



DDR 模板导入&检查操作手册

版本号：V1.0

发布时间：2023-05-04

版本历史

版本	日期	制/修订人	审核人	版本描述
1.0	2023-05-04	AWA2091、 AWA1946	AWA1651	初始版本



目录

版本历史	i
目录	ii
图表目录	2
1. 前言	3
1.1. 文档简介	3
1.2. 目标读者	3
1.3. 适用范围	3
2. Allegro 版本 DDR 模板导入流程	4
2.1. 前期材料准备	4
2.2. 导出 DDR 模板	6
2.3. 导入 DDR 模板	8
2.4. 确认导入结果	10
3. PADS 版本 DDR 模板导入流程	12
3.1. 前期资料准备	12
3.2. DDR 模板导入	12
3.3. 网表导入	12
3.4. 确认导入结果	13
4. 检查确认	14

图表目录

图 2.1 DDR 原理图部分	4
图 2.2 DDR DEMO 的座标	4
图 2.3 设置前项目 PCB 的座标	5
图 2.4 设置原点	5
图 2.5 设置后的原点	6
图 2.6 导出器件座标	6
图 2.7 导出路径的选择	7
图 2.8 导出成功提示	7
图 2.9 导出 sub-drawing	7
图 2.10 导出 sub-drawing 步骤	8
图 2.11 导出路径的选择	8
图 2.12 导入器件座标	9
图 2.13 导入器件座标成功提示	9
图 2.14 导入走线，过孔和铜皮	10
图 2.15 检查铜皮网络	10
图 2.16 检查铜皮网络	11
图 2.17 重新铺铜	11
图 3.1 导入模板	12
图 3.2 网表导入	12
图 3.3 网表导入结果	13
图 3.4 铜皮网络检查	13
图 3.5 元器件和走线检查	13
图 4.1 设置颜色	14
图 4.2 对比效果	14

1 前言

1.1 文档简介

本文档主要介绍 DDR 模板分别在 allegro 版本和 PADS 版本软件中的导入方法及其流程，指导客户进行 PCB layout 设计，保证 DDR 模板导入的准确性。

1.2 目标读者

硬件开发工程师

PCB layout 工程师

1.3 适用范围

适用于 allegro 和 PADS 软件。



2 Allegro 版本 DDR 模板导入流程

2.1 前期材料准备

1. 准备材料，获取正确的 DDR demo 的原理图和 PCB 文件，需注意：
 - 项目 PCB 文件的 SOC 方向需要与 DDR DEMO 板的方向一致；
 - 新项目的原理图的位号和封装选型须与 DDR 模板原理图的一致。
2. 在项目 PCB 导入原理图，并把 DDR 部分的器件删除，如下图框选所示：




图 2.1 DDR 原理图部分

3. 设置模块原点与新的 PCB 文件一致，两份文件的单位需要一致，另外，把两份 PCB 的 SOC 的座标设置为一，即把原点设到 SOC 的中心上。




图 2.2 DDR DEMO 的座标




图 2.3 设置前项目 PCB 的座标

4. 原点设置流程如下图所示，需注意，捕捉点需要在 SOC 的中心，选择 Setup->Change Drawing Origin，在 SOC 处，单击右键，选择 Snap pick to->Symbol Origin，这样可把原点设置在 SOC 的中心处。




图 2.4 设置原点

5. 设置成功后，项目 PCB 的 SOC 的座标与 DDR 的座标一致。




图 2.5 设置后的原点

2.2 导出 DDR 模板

1. 导出 DDR 模板的器件座标，选择 File->Export->Placement.




图 2.6 导出器件座标

2. 导出时，需要注意文件名和路径的选择，需要导出在新导入 PCB 文件的路径下。




图 2.7 导出路径的选择

3. 导出成功后，如下图 2.8 所示：




图 2.8 导出成功提示

4. 导出 DDR 模板的走线、铜皮和过孔，选择 File->Export->Sub-Drawing。




图 2.9 导出 sub-drawing

5. 导出时，按照下图步骤操作，需要注意的是：

- 确保所有的层都打开；
- 勾选的元素需要全面，确保板上所需的铜皮、走线、孔都要完全选中；
- 在 SOC 处右键选择 Snap pick to->Symbol Origin。




图 2.10 导出 sub-drawing 步骤

6. 需要注意文件名和路径的选择，需要导出在新导入 PCB 文件的路径下。




图 2.11 导出路径的选择

2.3 导入 DDR 模板

1. 导入器件座标，选择 File->Import->Placement，找到当时导出的路径以及文件，导入文件，注意：

- Placement Origin：原点位置（需要与导出时的参考点一致）；
- Symbol Origin：封装原点；
- Body Center：几何中心；
- Pin 1：1 脚位置；
- Add Unplaced Component only：仅添加未放置的器件（因此，才有第一步的把要导入的器件删除）；
- Add and Move：这选项是指器件已经 Place 到 PCB 上了，可根据座标来直接移动；
- Ignore FIXED Properly：忽略锁定的器件。




图 2.12 导入器件座标

2. 导入成功如下图所示：




图 2.13 导入器件座标成功提示

3. 导入 DDR 模板的走线、铜皮和过孔，选择 File->Import->Sub-Drawing，注意点有以下：

全志科技版权所有，侵权必究

Copyright © by Allwinner. All rights reserved

- 刚导出的文件需要放置到需要导入 PCB 文件下，这样目录才会显示可导入的列表；
- 捕捉的点需要与导出的捕捉点一致。




图 2.14 导入走线，过孔和铜皮

2.4 确认导入结果

1. 铜皮网络的确认，导入时，会存在铜皮网络丢失的情况，需要重新打开每一层，确认铜皮网络是否正确，如下图 2.15 和图 2.16 所示：




图 2.15 检查铜皮网络




图 2.16 检查铜皮网络

2. 观察铜皮的形态，是否与模板的一致，若无，需要重新设置优先级，进行重新铺铜，设置方法如下图 2.17，先选中铜皮，右键选择 Raise Priority 后，再选择 Update Shape。




图 2.17 重新铺铜

3 PADS 版本 DDR 模板导入流程

3.1 前期资料准备

获取正确的 DDR demo 原理图和 PADS 版本的 ASC 文件。需要注意新设计原理图 DDR 部分和 DDR DEMO 原理图的元件位号保持一致。

3.2 DDR 模板导入

新建一个 PADS 文件，并导入 ASC 文件，可得到一个 DDR 模板的 PADS layout 版本文件。此处需要注意，如果元件封装需要改成自己公司所使用封装的话，需要手动在该 DDR 模板上将相应的封装替换掉。




图 3.1 导入模板

3.3 网表导入

1. 生成新设计原理图的网表，并将 3.2 步骤生成的新建 PCB 与原设计网表进行对比，由此导入其他元器件。




图 3.2 网表导入

2. 如下图所示为已经比对完成并导入网表的结果。




图 3.3 网表导入结果

3.4 确认导入结果

1. 网表导入后，如果存在导入的网表的网络名与 DDR 模板网络名不一致时，覆铜外框或铜箔会丢失网络属性，需要重新赋予网络属性。




图 3.4 铜皮网络检查

2. 可每层 PCB 文件都打开对比下是否有丢失的元器件和走线。




图 3.5 元器件和走线检查

4 检查确认

把两份 DDR 的 PCB 都导出 gerber，在 cam350 中导入，进行对比 gerber，由此检查模板导入是否正确。对比 gerber 的操作如下：

- 先把两份 gerber 都导入到 CAM350 中；
- 同一份 PCB 的，选择同一个颜色，按 shift 键，把同一份 PCB 的层，全选后右键选择 Appearance->set color for All Date，让其选择为同一颜色；




图 4.1 设置颜色

- 单击点开相同的层，然后按快捷键 T，进行对比；
- 观察对比每一层的走线、过孔、铜皮的形态与 demo 的是否一致。




图 4.2 对比效果

著作权声明

版权所有©2023 珠海全志科技股份有限公司。保留一切权利。

本文档及内容受著作权法保护，其著作权由珠海全志科技股份有限公司（“全志”）拥有并保留一切权利。

本文档是全志的原创作品和版权财产，未经全志书面许可，任何单位和个人不得擅自摘抄、复制、修改、发表或传播本文档内容的部分或全部，且不得以任何形式传播。

商标声明

、 全志科技、 Allwinner Technology（不完全列举）均为珠海全志科技股份有限公司的商标或者注册商标。在本文档描述的产品中出现的其它商标，产品名称，和服务名称，均由其各自所有人拥有。

免责声明

您购买的产品、服务或特性应受您与珠海全志科技股份有限公司（“全志”）之间签署的商业合同和条款的约束。本文档中描述的全部或部分产品、服务或特性可能不在您所购买或使用的范围内。使用前请认真阅读合同条款和相关说明，并严格遵循本文档的使用说明。您将自行承担任何不当使用行为造成的不利后果，全志概不负责。

本文档作为使用指导仅供参考。由于产品版本升级或其他原因，本文档内容有可能修改，如有变更，恕不另行通知。全志尽全力在本文档中提供准确的信息，但并不确保内容完全没有错误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或发生侵犯第三方权利事件，全志概不负责。本文档中的所有陈述、信息和建议并不构成任何明示或暗示的保证或承诺。

本文档未以明示或暗示或其他方式授予全志的任何专利或知识产权。在您实施方案或使用产品的过程中，可能需要获得第三方的权利许可。请您自行向第三方权利人获取相关的许可。全志不承担也不代为支付任何关于获取第三方许可的许可费或版税（专利税）。全志不对您所使用的第三方许可技术做出任何保证、赔偿或承担其他义务。