



A523_EVB 开发板用户指南



文件版本号: V1.0

发布时间: 2023-03-24

版本历史

版本	日期	责任人	版本描述
1.0	2023.3.24	AW2062	INIT



目录

版本历史	i
目录	ii
图片目录	iv
图表目录	iv
表格目录	vi
1 前言	8
1.1 文档简介	8
1.2 目标读者	8
1.3 适用范围	8
1.4 文档约定	8
2 概述	9
2.1 简介	9
2.2 交付清单	9
2.3 其他组件	9
3 A523_EVB 开发板硬件介绍	10
3.1 功能框图	10
3.2 电源拓扑结构	10
3.3 接口结构	11
3.4 GPIO 分配	14
4 操作指南	18
4.1 上电	18
4.2 Debug 串口	18
4.3 启动介质选择	19
4.4 烧录	20
4.4.1 USB 烧录	20
4.4.2 卡量产烧录	21
4.5 FLASH 接口使用说明	23
4.6 MIPI-CSI 接口使用	25
4.6.1 全志配套摄像头子板使用	26
4.6.2 全志摄像头模组使用	27

4.7 LCD 接口使用	30
4.7.1 MIPI-DSI 接口使用	30
4.7.2 RGB 接口使用	32
4.7.3 EDP 接口使用	32
4.8 千兆网口使用	34
4.9 Wifi 和 BT 使用	35
4.10 Audio 模块接口	36
4.11 G-SENSOR 模块使用	37
4.12 USB OTG	38
5 附件	40



图片目录

图 3-1 A523_EVB 开发板功能框图	10
图 3-2 A523_EVB 电源拓扑结构	11
图 3-3 A523_EVB 正反面接口结构图	11
图 4-1 5VDC 电源接口	18
图 4-2 5V USB 电源接口	18
图 4-3 A55 debug 串口接口线序	18
图 4-4 CPUS debug 串口接口线序	19
图 4-5 BOOT-SEL 启动选择	19
图 4-6 BOOT-SEL 电阻位置	20
图 4-7 PhonenixSutit 工具	20
图 4-8 uboot 按键和 usb	21
图 4-9 PhoneixCard 工具	22
图 4-10 PhoneixCard 工具制作卡量产	22
图 4-11 TF 卡接口	23
图 4-12 卡量产烧录打印	23
图 4-13 flash 接口	23
图 4-14 FLASH 接口原理图图示	24
图 4-15 FLASH IO 电平更改	25
图 4-16 mipi-CSI 接座	26
图 4-17 全志 IMX386 摄像头子板接线图	26
图 4-18 摄像头子板电源硬件配置	27
图 4-19 IMX319 摄像头模组接线图	28
图 4-20 S5K5E8YX 摄像头模组接线图	29
图 4-21 JV1 接座原理图图示	29
图 4-22 JV6 接座原理图图示	29
图 4-23 MIPI-DSI 原理图图示	31
图 4-24 配套 LCD 屏与开发板接线图	31
图 4-25 CTP 原理图图示	32
图 4-26 RGB 屏接口	32
图 4-27 RGB 接口原理图图示	31

图 4-28	EDP 屏接口	31
图 4-29	千兆网接口	32
图 4-30	wifi 设计原理图	32
图 4-31	wifi 和 BT 接口	33
图 4-32	Audio 接口	35
图 4-33	Audio 模块接口原理图设计图示	36
图 4-34	G-SENSOR 模块	36
图 4-35	G-SENSOR 模块原理图设计图示	37
图 4-36	G-SENSOR 模块	37
图 4-37	G-SENSOR 模块原理图设计图示	38
图 4-36	USB 接口	38
图 4-37	usb 原理图设计图示	39



图表目录

图表 3-1 A523 EVB 板中 PB 口功能分配	14
图表 3-2 PC 口功能分配	14
图表 3-3 PD 口功能分配	15
图表 3-4 PE 口功能分配	15
图表 3-5 PF 口功能分配	15
图表 3-6 PG 口功能分配	16
图表 3-7 PH 口功能分配	16
图表 3-8 PK 口功能分配	16
图表 3-9 PL 口功能分配	17
图表 3-10 PM 口功能分配	17
图表 4-1 FLASH 接口 gpio 配置	25
图表 4-2 IMX386 摄像头子板 GPIO 配置	27
图表 4-3 摄像头模组 gpio 配置	30

表格目录

表格 3-1 A523_EVB 各接口功能说明表	12
--------------------------------	----



1 前言

1.1 文档简介

本文档主要用于介绍 A523 开发板的硬件结构特点以及接口说明，方便使用者快速了解和入门使用开发板。

1.2 目标读者

本文档主要适用于：

- 硬件设计工程师
- 软件设计工程师
- 技术支持工程师

1.3 适用范围

软硬件系统设计领域、产品方案设计领域。

1.4 文档约定

标志说明

本文档采用各种醒目的标志来表示在操作过程中应该特别注意的地方，这些标志的含义如下：

标识	说明
 注意	提醒操作中应注意的事项。不当的操作可能会损坏器件，影响可靠性、降低性能等。
 说明	为准确理解文中指令、正确实施操作而提供的补充或强调信息。

2 概述

2.1 简介

A523 开发板是全志科技专门针对 A523 系列多核处理器芯片开发的演示板，用于给客户展示 A523 强大的多媒体功能和智能视频处理能力，A523 开发板提供了丰富的接口，客户前期亦可以在 A523 开发板上做前期软件开发工作。A523 开发板同时为客户硬件设计提供参考，客户只需要对 A523 开发板电路进行增减即可完成硬件设计。

2.2 交付清单

A523 开发板硬件基础交付清单包括：

- ✓ A523 EVB 单板：A523_EVB_AXP717C_LPDDR4_4X_V2_0
- ✓ 电源：输入 100V~240V AC，输出 5V，2A，DC 或 Type-C 适配器
- ✓ 摄像头子板：V5 CAMERA CONVERT BOARD-V163、EF5046FA-V1.0
- ✓ 显示屏模组（不带触摸）：SQ101D-LCD 显示屏模组

2.3 其他组件

以下组件不包括在 A523 开发板硬件交付包中，但是客户在调试过程中可能会用到，例如：


- ✓ 网线
- ✓ 串口线
- ✓ 音视频输出线材
- ✓ SD 卡

3 A523_EVB 开发板硬件介绍

3.1 功能框图

A523_EVB 开发板功能框图如图 3-1 所示：


图 3-1 A523_EVB 开发板功能框图



3.2 电源拓扑结构

A523_EVB 电源拓扑结构如图 3-2 所示：


图 3-2 A523_EVB 电源拓扑结构




3.3 接口结构

A523_EVB 开发板正反面接口结构示意图如图 3-3 所示：

图 3-3 A523_EVB 正反面接口结构图





开发板上各接口功能说明如表 3-1 所示：

表格 3-1 A523_EVB 各接口功能说明表

编号	说明
1	SOC 主控 A523 芯片
2	16 位 DDR3 颗粒，默认贴 4Gb DDR3
3	Flash 颗粒，默认贴 GD 256bit SPI NOR
4	PMU 717C 电源供电区域
5	开发板型号丝印以及板编号
6	G-SENSOR 模块，默认型号 ICM-42670-P
7	5V DC 电源接口
8	电池接口
9	TYPE-C 接口，同时可作为 5V 供电接口
10	UART0, A55 CPUX 调试接口
11	CPUS 调试接口
12	JTAG 接口触点(PB 口)
13	网口

14	Micro USB 接口
15	TF 卡接口
16	MIPI CSI sensor 接口
17	MIPI DSI LCD 接口
18	RGB LCD 接口
19	CTP 接口
20	双 MIC
21	喇叭接口
22	LINE-IN 接口
23	TWI2、CPUS-JTAG、LRADC、DMIC 接口
24	WIFI 模块(AW869A)
25	GPADC0 功能按键
26	UBOOT (FEL) 烧录按键
27	PWRON 按键
28	RESET 按键
29	GPADC0~3 接口
30	AXP323 电源供电区域
31	OWA 接口
32	JTAG-SEL 接口
33	GND 测试接口
34	IR 接口
35	触屏接口
36	电源指示灯
37	快充指示灯
38	USBA 接口

39	PLLTEST 接口
40	WIFI 模块(AP6275P)
41	EDP 屏幕座子

3.4 GPIO 分配

以下为 A523 各 GPIO 接口功能复用情况。

PB 为 UART、SPI、TWI、I2S、JTAG、PWM、LCD 接口。

图表 3-1 A523 EVB 板中 PB 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PB0	UART2-TX	SPI2-CS	JTAG-MS	LCD0-D0	PWM6
PB1	UART2-RX	SPI2-CLK	JTAG-CK	LCD0-D1	PWM7
PB2	UART2-RTS	SPI2-MOSI	JTAG-DO	LCD0-D8	
PB3	UART2-CTS	SPI2-MISO	JTAG-DI	LCD0-D9	
PB4	TWI1-SCK	I2S0-MCLK		PWM8	
PB5	TWI1-SDA	I2S0-BCLK		PWM9	
PB6		I2S0-LRCK		PWM10	
PB7	OWA-IN	I2S0-DOUT0	I2S0-DIN1	LCD0-D16	PWM11
PB8	OWA-OUT	I2S0-DIN0	I2S0-DOUT1	LCD0-D17	PWM0
PB9	UART0-TX	TWI0-SCK		I2S0-DIN2	I2S0-DOUT2
PB10	UART0-RX	TWI0-SDA	PWM1	I2S0-DIN3	I2S0-DOUT3
PB11	TWI5-SCK	UART7-RTS	SPI1-CS	PWM2	
PB12	TWI5-SDA	UART7-CTS	SPI1-CLK	PWM3	
PB13	TWI4-SCK	UART7-TX	SPI1-MOSI	PWM4	
PB14	TWI4-SDA	UART7-RX	SPI1-MISO	PWM5	

PC 口为 FLASH 接口，支持 SPI NOR、SPI NAND、eMMC 和 octaflash，启动介质顺序通过 BOOT-SEL 进行选择，gpio 分配如图表 3-2 所示：

图表 3-2 PC 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PC0	NAND-WE	SDC2-DS			
PC1	NAND-ALE	SDC2-RST			
PC2	NAND-CLE		SPI0-MOSI	SPF-MOSI-IO0	
PC3	NAND-CE1		SPI0-CS0	SPF-CS0	
PC4	NAND-CE0		SPI0-MISO	SPF-MISO-IO1	
PC5	NAND-RE	SDC2-CLK			
PC6	NAND-RB0	SDC2-CMD			
PC7	NAND-RB1		SPI0-CS1	SPF-DQS	
PC8	NAND-DQ7	SDC2-D3		SPF-IO7	
PC9	NAND-DQ6	SDC2-D4		SPF-IO6	
PC10	NAND-DQ5	SDC2-D0		SPF-IO5	
PC11	NAND-DQ4	SDC2-D5		SPF-IO4	
PC12	NAND-DQS		SPI0-CLK	SPF-CLK	
PC13	NAND-DQ3	SDC2-D1			
PC14	NAND-DQ2	SDC2-D6			
PC15	NAND-DQ1	SDC2-D2	SPI0-WP	SPF-WP-IO2	
PC16	NAND-DQ0	SDC2-D7	SPI0-HOLD	SPF-HOLD-IO3	

PD 口为 LCD 屏接口，支持 1~4lane mipi DSI 屏和 RGB 以及 CPU 屏等，gpio 分配情况如图表 3-3 所示：

图表 3-3 PD 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PD0	LCD0-D2	LVDS0-D0P	DSI0-DP0	PWM0	
PD1	LCD0-D3	LVDS0-D0N	DSI0-DM0	PWM1	
PD2	LCD0-D4	LVDS0-D1P	DSI0-DP1	PWM2	
PD3	LCD0-D5	LVDS0-D1N	DSI0-DM1	PWM3	
PD4	LCD0-D6	LVDS0-D2P	DSI0-CKP	PWM4	
PD5	LCD0-D7	LVDS0-D2N	DSI0-CKM	PWM5	
PD6	LCD0-D10	LVDS0-CKP	DSI0-DP2	PWM6	
PD7	LCD0-D11	LVDS0-CKN	DSI0-DM2	PWM7	
PD8	LCD0-D12	LVDS0-D3P	DSI0-DP3	PWM8	
PD9	LCD0-D13	LVDS0-D3N	DSI0-DM3	PWM9	
PD10	LCD0-D14	LVDS1-D0P	DSI1-DP0	PWM10	SPI1-CS/DBI-CSX
PD11	LCD0-D15	LVDS1-D0N	DSI1-DM0	PWM11	SPI1-CLK/DBI-SCLK
PD12	LCD0-D18	LVDS1-D1P	DSI1-DP1	PWM12	SPI1-MOSI/DBI-SDO
PD13	LCD0-D19	LVDS1-D1N	DSI1-DM1	PWM13	SPI1-MISO/DBI-SDI/DBI-TE/DBI-DCX
PD14	LCD0-D20	LVDS1-D2P	DSI1-CKP	PWM14	UART3-TX
PD15	LCD0-D21	LVDS1-D2N	DSI1-CKM	PWM15	UART3-RX
PD16	LCD0-D22	LVDS1-CKP	DSI1-DP2	PWM16	UART3-RTS
PD17	LCD0-D23	LVDS1-CKN	DSI1-DM2	PWM17	UART3-CTS
PD18	LCD0-CLK	LVDS1-D3P	DSI1-DP3	PWM18	UART4-TX
PD19	LCD0-DE	LVDS1-D3N	DSI1-DM3	PWM19	UART4-RX
PD20	LCD0-HSYNC	PWM2	UART2-TX	UART7-RTS	UART4-RTS
PD21	LCD0-VSYNC	PWM3	UART2-RX	UART7-CTS	UART4-CTS
PD22	PWM1	SPI1-HOLD/DBI-DCX/DBI-WRX	UART2-RTS	UART7-TX	TWI0-SCK
PD23	PWM0	SPI1-WP/DBI-TE	UART2-CTS	UART7-RX	TWI0-SDA

PE 口为并口 CSI 接口，gpio 分配如图表 3-4 所示：

图表 3-4 PE 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PE0	MIPI-MCLK0				
PE1	TWI2-SCK	UART4-TX			
PE2	TWI2-SDA	UART4-RX			
PE3	TWI3-SCK	UART4-RTS			
PE4	TWI3-SDA	UART4-CTS			
PE5	MIPI-MCLK1	PLL-LOCK-DBG	I2S2-MCLK	LEDC	
PE6			I2S2-BCLK	LCD0-TRIG	NCSI-D8
PE7			I2S2-LRCK	LCD1-TRIG	NCSI-D9
PE8			I2S2-DOUT0	LCD2-TRIG	NCSI-D10
PE9			I2S2-DIN0		NCSI-D11
PE10	MIPI-MCLK3	PWM3			NCSI-D12
PE11	TWI1-SCK	UART5-RTS	SPI2-CS	UART6-TX	NCSI-D13
PE12	TWI1-SDA	UART5-CTS	SPI2-CLK	UART6-RX	NCSI-D14
PE13	TWI4-SCK	UART5-TX	SPI2-MOSI	UART6-RTS	CSI-SM-VS0
PE14	TWI4-SDA	UART5-RX	SPI2-MISO	UART6-CTS	CSI-SM-VS1
PE15	MIPI-MCLK2	PWM2			NCSI-D15

PF 口为 TF CARD 专用接口，支持 SDIO2.0 和 SDIO3.0 自动切换，gpio 分配如图表 3-5 所示：

图表 3-5 PF 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PF0	SDC0-D1	JTAG-MS		I2S3-DIN0	I2S3-DOUT1
PF1	SDC0-D0	JTAG-DI		I2S3-DOUT0	I2S3-DIN1
PF2	SDC0-CLK	UART0-TX		I2S3-DIN2	I2S3-DOUT2
PF3	SDC0-CMD	JTAG-DO		I2S3-LRCK	
PF4	SDC0-D3	UART0-RX		I2S3-DIN3	I2S3-DOUT3
PF5	SDC0-D2	JTAG-CK		I2S3-BCLK	
PF6				I2S3-MCLK	

PG 口为 WIFI SDIO、UART、I2S 接口，gpio 分配如图表 3-6 所示：

图表 3-6 PG 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PG0	SDC1-CLK				
PG1	SDC1-CMD				
PG2	SDC1-D0	PCIE-PERSTn			
PG3	SDC1-D1	PCIE-WAKEn			
PG4	SDC1-D2	PCIE-CLKREQn			
PG5	SDC1-D3				
PG6	UART1-TX				
PG7	UART1-RX				
PG8	UART1-RTS				
PG9	UART1-CTS				
PG10		I2S1-MCLK			
PG11		I2S1-BCLK			
PG12		I2S1-LRCK			
PG13		I2S1-DOU0	I2S1-DIN1		
PG14		I2S1-DIN0	I2S1-DOU1		

PH 口为 CTP、RGMII、TWI、USBID 接口，gpio 分配如图表 3-7 所示：

图表 3-7 PH 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PH0	TWI0-SCK			RGMII0-RXD1/RMII0-RXD1	
PH1	TWI0-SDA			RGMII0-RXD0/RMII0-RXD0	
PH2	TWI1-SCK		I2S2-DIN3	RGMII0-RXCTL/RMII0-CRS-DV	I2S2-DOU3
PH3	TWI1-SDA	CIR-OUT	I2S2-DIN2	RGMII0-CLKIN/RMII0-RXER	I2S2-DOU2
PH4	UART3-TX	SPI1-CS		RGMII0-TXD1/RMII0-TXD1	
PH5	UART3-RX	SPI1-CLK	LEDC	RGMII0-TXD0/RMII0-TXD0	
PH6	UART3-RTS	SPI1-MOSI	OWA-IN	RGMII0-TXCK/RMII0-TXCK	
PH7	UART3-CTS	SPI1-MISO	SPDIF-OUT	RGMII0-TXCTL/RMII0-TXEN	
PH8	DMIC-CLK	SPI2-CS	I2S2-MCLK	I2S2-DIN2	
PH9	DMIC-DATA0	SPI2-CLK	I2S2-BCLK	MDC0	
PH10	DMIC-DATA1	SPI2-MOSI	I2S2-LRCK	MDIO0	
PH11	DMIC-DATA2	SPI2-MISO	I2S2-DOU0	I2S2-DIN1	PCIE-PERSTn
PH12	DMIC-DATA3	TWI3-SCK	I2S2-DIN0	I2S2-DOU1	PCIE-WAKEn
PH13		TWI3-SDA	I2S3-MCLK	EPHY0-25	
PH14			I2S3-BCLK	RGMII0-RXD3/RMII0-NUL	
PH15			I2S3-LRCK	RGMII0-RXD2/RMII0-NUL	
PH16		I2S3-DOU0	I2S3-DIN1	RGMII0-RXCK/RMII0-NUL	CLK-FANOUT0
PH17		I2S3-DOU1	I2S3-DIN0	RGMII0-TXD3/RMII0-NUL	
PH18	CIR-OUT	I2S3-DOU2	I2S3-DIN2	RGMII0-TXD2/RMII0-NUL	
PH19	CIR-IN	I2S3-DOU3	I2S3-DIN3	LEDC	PCIE-CLKREQn

PK 口为 MIPI CSI 接口，gpio 分配如图表 3-8 所示：

图表 3-8 PK 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PK0	MCSIA-D0N				
PK1	MCSIA-D0P				
PK2	MCSIA-D1N				
PK3	MCSIA-D1P				
PK4	MCSIA-CKN	TWI2-SCK			
PK5	MCSIA-CKP	TWI2-SDA			
PK6	MCSIB-D0N				
PK7	MCSIB-D0P				
PK8	MCSIB-D1N				
PK9	MCSIB-D1P				
PK10	MCSIB-CKN	TWI3-SCK			
PK11	MCSIB-CKP	TWI3-SDA			
PK12	MCSIC-D0N	UART7-TX	TWI4-SCK	NCSI-PCLK	
PK13	MCSIC-D0P	UART7-RX	TWI4-SDA	NCSI-MCLK	
PK14	MCSIC-D1N	UART7-RTS	UART5-RTS	NCSI-HSYNC	
PK15	MCSIC-D1P	UART7-CTS	UART5-CTS	NCSI-VSYNC	
PK16	MCSIC-CKN	TWI5-SCK	UART5-TX	NCSI-D0	
PK17	MCSIC-CKP	TWI5-SDA	UART5-RX	NCSI-D1	
PK18	MCSID-D0N	MIPI-MCLK0	UART6-TX	NCSI-D2	
PK19	MCSID-D0P	TWI2-SCK	UART6-RX	NCSI-D3	
PK20	MCSID-D1N	TWI2-SDA	UART6-RTS	NCSI-D4	
PK21	MCSID-D1P	MIPI-MCLK1	UART6-CTS	NCSI-D5	
PK22	MCSID-CKN	TWI3-SCK	PWM6	NCSI-D6	
PK23	MCSID-CKP	TWI3-SDA	PWM7	NCSI-D7	

PL 口固定为 3.3V 的 IO 口, 可作为外设 3.3V 接口需求, 包括 RV 的 debug 接口都默认从 PL 口出, gpio 分配如图表 3-9 所示:

图表 3-9 PL 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PL0	S-TWI0-SCK				
PL1	S-TWI0-SDA				
PL2	S-UART0-TX	S-UART1-TX	S-PWM2		
PL3	S-UART0-RX	S-UART1-RX	S-PWM3		
PL4	S-JTAG-MS		S-PWM4	I2S0-BCLK	
PL5	S-JTAG-CK		S-PWM5	I2S0-LRCK	DMIC-DATA3
PL6	S-JTAG-DO	S-PWM6	I2S0-DIN1	I2S0-DOUT0	DMIC-DATA2
PL7	S-JTAG-DI	S-PWM7	I2S0-DOUT1	I2S0-DIN0	DMIC-DATA1
PL8	S-TWI1-SCK		R-JTAG-MS	I2S0-MCLK	DMIC-DATA0
PL9	S-TWI1-SDA		R-JTAG-CK	S-PWM1	DMIC-CLK
PL10	S-PWM0		R-JTAG-DO	DMIC-DATA0	S-SPI0-CS
PL11	S-CIR-IN		R-JTAG-DI	DMIC-DATA1	S-SPI0-CLK
PL12	S-TWI2-SCK	S-PWM8	S-UART0-TX	DMIC-DATA2	S-SPI0-MOSI
PL13	S-TWI2-SDA	S-PWM9	S-UART0-RX	DMIC-DATA3	S-SPI0-MISO

PM 口为 UART、PWM、中断接口, 主要为用作外设唤醒接口, gpio 分配如图表 3-10 所示:

图表 3-10 PM 口功能分配

GPIO	Default	Function1	Function2	Function3	Function4
PM0	S-UART0-TX	S-UART1-TX	S-PWM2		
PM1	S-UART0-RX	S-UART1-RX	S-PWM3		
PM2	S-TWI1-SCK	R-JTAG-MS	S-PWM6		
PM3	S-TWI1-SDA	R-JTAG-CK	S-PWM7		
PM4	S-PWM8	R-JTAG-DO	S-TWI2-SCK		
PM5	S-CIR-IN	R-JTAG-DI	S-TWI2-SDA	S-PWM9	

4 操作指南

4.1 上电

在 5V DC 接口上接 5V 直流电源或者在 5V USB 接口上接 5V 电源可上电开机，接口如图 4-1 和图 4-2 所示：

图 4-1 5VDC 电源接口






图 4-2 5V USB 电源接口



4.2 Debug 串口


UART0 为 A55 的默认 debug 串口，串口线直接接该座子即可，接口线序如图 4-3 所示：

图 4-3 A55 debug 串口接口线序



UART3 为 CPUS 的 debug 串口，接口线序如图 4-4 所示：

图 4-4 CPUS debug 串口接口线序




4.3 启动介质选择

全志开发板兼容 SPI NOR, SPI NAND, eMMC、flash 介质, 但不可同时使用, 只可同时贴片使用一种 flash 介质。

开发板启动除了以上 flash 介质外也支持通过 SDC0 接口启动即 TF 卡启动, 启动介质顺序通过硬件 BOOT-SEL 接口可选择, 如图 4-5 所示:

图 4-5 BOOT-SEL 启动选择



NO.	R1	R2	Boot Select type
1	NC	10K	SMHC0->MLC NAND->SLC NAND
2	10K	1K	SMHC0->SLC NAND->MLC NAND
3	10K	2K2	SMHC0->EMMC_USER->EMMC_BOOT
4	10K	3K9	SMHC0->EMMC_BOOT->EMMC_USER
5	6K8	4K7	SMHC0->SPI NOR
6	6K8	6K8	SMHC0->SPI NAND


对应开发板默认贴第四组参数。

全志开发板可支持两种软件烧录方式，分别是 usb 烧录和卡量产烧录。

USB 烧录采用全志发布的 PhoenixSuit 工具作为 USB 烧写工具，如图 4-7 所示：

接着先断开开发板电源，按下 26: UBOOT 按键不要放开，然后使用 miniusb 口的 usb 线接到 14: usb 口上，并接到电脑 usb 口上，直到电脑工具界面出现进度条后可放开 uboot 按键，等待进度条结束即可烧写成功，烧写过程中可接着串口查看烧写过程打印。


图 4-8 uboot 按键和 usb



4.4.2 卡量产烧录

卡烧录需要使用全志发布的卡量产工具 PhoneixCard，如图 4-9 所示

图 4-9 PhoneixCard 工具




打开 PhoneixCard 工具，点击固件，选择需要烧写的固件，把 TF 卡通过读卡器接到电脑上，此时工具输出信息栏会显示找到盘符，对应列表内页面会显示 TF 卡的状态；

点击选择制作卡的种类为量产卡，之后点击烧卡；

工具会对卡进行格式化，并在输出信息栏上显示烧写过程，知道显示烧写结束为止，对应的列表栏也会显示烧写进度，如图 4-10 所示：

图 4-10 PhoneixCard 工具制作卡量产




制作完成后，取下 TF 卡，并插到开发板 TF 接口上，如图 4-11 所示：

图 4-11 TF 卡接口



然后对开发板进行上电，通过开发板的串口，可以看到烧写过程，烧写结束后，串口会有打印 SHUTDOWN 等关机字样，表示已经烧写完成并关机，如图 4-12 所示：

图 4-12 卡量产烧录打印




此时软件固件已经烧写到开发板的 flash 中了，断开电源，并拔除 TF 卡，然后重新上电即可正常开机。

4.5 FLASH 接口使用说明

全志开发板 FLASH 接口可以支持三种 flash 类型，分别是 SPI FLASH、eMMC、actaflash 等三种封装形式的 flash，对应开发板位置如图 3-13 所示：

图 4-13 flash 接口



开发板设计同时兼容，但注意不可能同时使用两种及以上的 flash，可根据需要，自行更换所需的 flash 介质进行开发调试，如图 4-14 所示为开发板 flash 电路设计，值得注意的是使用 eMMC 时，IO 电平会影响 eMMC 速率，50M 速率 IO 电平可 3.3V 和 1.8V，50M 以上速率 IO 电平需固定为 1.8V，开发板上为兼容 SPI FLASH 物料，默认 IO 电平为 3.3V，因此有 50M 以上速率的 eMMC 验证需求需要更改 VCC-PC 的 IO 电平为 1.8V，如图 4-15 所示，RP13 电阻需移除，RP42 需上件。

图 4-14 FLASH 接口原理图图示




图 4-15 FLASH IO 电平更改



FLASH 接口 gpio 配置如图表 4-1 所示：


图表 4-1 FLASH 接口 gpio 配置

GPIO	Default	Function1	Function2	Function3	Function4
PC0	NAND_WE	SDC2_DS			
PC1	NAND_ALE	SDC2_RST			
PC2	NAND_CLE		SPI0_MOSI	SPF_MOSI_IO0	
PC3	NAND_CE1		SPI0_CS0	SPF_CS0	
PC4	NAND_CE0		SPI0_MISO	SPF_MISO_IO1	
PC5	NAND_RE	SDC2_CLK			
PC6	NAND_RB0	SDC2_CMD			
PC7	NAND_RB1		SPI0_CS1	SPF_DQS	
PC8	NAND_DQ7	SDC2_D3		SPF_IO7	
PC9	NAND_DQ6	SDC2_D4		SPF_IO6	
PC10	NAND_DQ5	SDC2_D0		SPF_IO5	
PC11	NAND_DQ4	SDC2_D5		SPF_IO4	
PC12	NAND_DQS		SPI0_CLK	SPF_CLK	
PC13	NAND_DQ3	SDC2_D1			
PC14	NAND_DQ2	SDC2_D6			
PC15	NAND_DQ1	SDC2_D2	SPI0_WP	SPF_WP_IO2	
PC16	NAND_DQ0	SDC2_D7	SPI0_HOLD	SPF_HOLD_IO3	

4.6 MIPI-CSI 接口使用

全志开发板 MIPI-CSI 接口预留有三个接座用以支持单个摄像头子板，单个摄像头模组和一路 2lane mipi 摄像头和一路 4lane mipi 摄像头，对应开发板位置如图 4-16 所示：

图 4-16 mipi-CSI 接座



4.6.1 全志配套摄像头子板使用


全志开发板配套的 IMX386 摄像头通过子板与开发板通过连接器连接到 JV5 插座上，连接图如图 4-17 所示：

图 4-17 全志 IMX386 摄像头子板接线图



摄像头子板电源采用的是开发板上的电源供电，因此开发板上要保证 DVDD-CSI、AVDD-CSI、IOVDD-CSI 这三路供电正常，同时不要带电插拔，注意方向，如图 4-18 所示：

图 4-18 摄像头子板电源硬件配置



IMX386 使用的 2lane mipi 配置，对应 gpio 配置如图表 4-2 红框所示：

图表 4-2 IMX386 摄像头子板 GPIO 配置

GPIO	Default	Function1	Function2
PE3	MCSID-SCK		
PE4	MCSID-SDA		
PE5	MCSID-MCLK		
PE11	MCSID-RESET		
PE12	MCSID-PWDN		
PK18	MCSID_D0N		
PK19	MCSID_D0P		
PK20	MCSID_D1N		
PK21	MCSID_D1P		
PK22	MCSID_CKN		
PK23	MCSID_CKP		

4.6.2 全志摄像头模组使用

全志摄像头模组中 4lane mipi 的 IMX319 模组，可直接接到 JV1 接座上如图 4-19 所示。2lane mipi 的 S5K5E8YX 模组可直接接到 JV6 接座，同时不用带电插拔，注意方向，如图 4-20 所示：

图 4-19 IMX319 摄像头模组接线图




图 4-20 S5K5E8YX 摄像头模组接线图



摄像头模组供电采用开发板上 DVDD-CSI、AVDD-CSI、IOVDD-CSI 供电，软件和硬件上需要保证这三路电源供电正常，IMX319 摄像头对应接口原理图如图 4-21 所示，S5K5E8YX 摄像头对应接口原理图如图 4-22 所示：

The diagram illustrates the pin connections for the CON39P_IN_CAMERA connector. The pins are numbered 1 through 41. The connections are as follows:


- Pin 1:** MCSIB-D1[P/N]
- Pin 2:** MCSIB-D0[P/N]
- Pin 3:** MCSIB-D0[P/N]
- Pin 4:** MCSIB-D0[P/N]
- Pin 5:** MCSIB-D0N
- Pin 6:** MCSIB-D0P
- Pin 7:** MCSIA-D1N
- Pin 8:** MCSIA-D1P
- Pin 9:** MCSIA-D0N
- Pin 10:** MCSIA-D0P
- Pin 11:** MCSIA-D0N
- Pin 12:** MCSIA-D0P
- Pin 13:** MCSIA-CKN
- Pin 14:** MCSIA-CKP
- Pin 15:** MCSIB-D1N
- Pin 16:** MCSIB-D1P
- Pin 17:** GND5
- Pin 18:** MDN1_F
- Pin 19:** MDP1_F
- Pin 20:** GND6
- Pin 21:** MDN0_F
- Pin 22:** MDP0_F
- Pin 23:** GND7
- Pin 24:** MCN_F
- Pin 25:** MCP_F
- Pin 26:** GND8
- Pin 27:** MCN_F
- Pin 28:** GND9
- Pin 29:** MCN_F
- Pin 30:** GND10
- Pin 31:** PWON_F
- Pin 32:** RESET_F
- Pin 33:** RESET_B
- Pin 34:** PWON_B
- Pin 35:** SCL
- Pin 36:** SDA
- Pin 37:** AF_VDD28
- Pin 38:** D_VDD
- Pin 39:** AVDD-CSI
- Pin 40:** IOVDD-CSI
- Pin 41:** GND

Additional connections and labels include:

- CV5:** Connected to pin 17 (GND5).
- NC:** Connected to pin 18 (MDN1_F).
- C0402:** Connected to pin 19 (MDP1_F).
- GND:** Connected to pin 20 (GND6).
- LED+:** Connected to pin 21 (MDN0_F).
- LED-:** Connected to pin 22 (MDP0_F).
- MCSIB-MCLK-R:** Connected to pin 23 (GND7).
- MCSIR-RST-R:** Connected to pin 24 (MCN_F).
- MCSIS-STBY-R:** Connected to pin 25 (MCP_F).
- MCSIS-CK-R:** Connected to pin 26 (GND8).
- MCSIS-SDA-R:** Connected to pin 27 (MCN_F).
- AFVCC-CSI:** Connected to pin 36 (SDA).
- DVDD-CSI:** Connected to pin 37 (AF_VDD28).
- AVDD-CSI:** Connected to pin 38 (D_VDD).
- IOVDD-CSI:** Connected to pin 39 (AVDD28).

The diagram also shows a dashed box labeled "close to connector" indicating the proximity of the CV5, NC, C0402, and GND components to the connector pins.

图 4-22 JV6 接座原理图图示



Page 29 of 42

图表 4-3 摄像头模组 gpio 配置

GPIO	Default	Function1	Function2
PE0	MCSI-MCLK-F		
PE1	MCSI-SCK-F	TWI2-SCK	
PE2	MCSI-SDA-F	TWI2-SDA	
PE6	MCSI-STBY-F		
PE7	MCSI-RST-F		
PE8	MCSI-STBY-R		
PE9	MCSI-RST-R		
PE13	MCSI-SCK-R		
PE14	MCSI-SDA-R		
PE15	MCSI-MCLK-R		
PK0	MCSIA_D0N		
PK1	MCSIA_D0P		
PK2	MCSIA_D1N		
PK3	MCSIA_D1P		
PK4	MCSIA_CKN		
PK5	MCSIA_CKP		
PK6	MCSIB_D0N		
PK7	MCSIB_D0P		
PK8	MCSIB_D1N		
PK9	MCSIB_D1P		
PK12	MCSIC_D0N		
PK13	MCSIC_D0P		
PK14	MCSIC_D1N		
PK15	MCSIC_D1P		
PK16	MCSIC_CKN		
PK17	MCSIC_CKP		


4.7 LCD 接口使用

全志开发板 LCD 接口支持 MIPI-DSI 和 RGB 两种接口方式，开发板上默认配套使用的是 MIPI-DSI 屏。

4.7.1 MIPI-DSI 接口使用

如图 4-23 所示为开发板 MIPI-DSI 接口原理图，最大可支持 4lane MIPI DSI，但不支持 LVDS。

图 4-23 MIPI-DSI 原理图图示




全志开发板配套的屏为 4lane MIPI DSI 接口的屏幕，注意由于屏功耗较大，电脑 usb 口供电能力不足，容易出现无法开机现象，因此使用该屏时需要使用外部适配器进行供电，与开发板的接线方式如图 4-24 所示，对应触摸 CTP 部分原理图如图 4-25 所示，注意不要带电插拔，注意方向。

图 4-24 配套 LCD 屏与开发板接线图



图 4-25 CTP 原理图图示



对应 gpio 配置如图表 4-4 红框所示：


图表 4-4 MIPI-DSI 和 CTP gpio 配置

GPIO	Default	Function1	Function2
PD10	LCD0_D14	DSI1_DP0	
PD11	LCD0_D15	DSI1_DN0	
PD12	LCD0_D18	DSI1_DP1	
PD13	LCD0_D19	DSI1_DN1	
PD14	LCD0_D20	DSI1_CKP	
PD15	LCD0_D21	DSI1_CKM	
PD16	LCD0_D22	DSI1_DP2	
PD17	LCD0_D23	DSI1_DN2	
PD18	LCD0_CLK	DSI1_DP3	
PD19	LCD0_DE	DSI1_DN3	
PH0	CTP-SCK	RGMII0_RXD1/RMII0_RXD1	
PH1	CTP-SDA	RGMII0_RXD0/RMII0_RXD0	
PH9	CTP-INT	MDC0	
PH10	CTP-RST	MDIO0	

4.7.2 RGB 接口使用


RGB 屏接口在开发板上通过 JL4 座子连接，注意不要带电插拔，注意方向。对应开发板位置如图 4-26 所示：

图 4-26 RGB 屏接口



对应原理图如图 4-27 所示：

图 4-27 RGB 接口原理图图示



对应 gpio 配置如图表 4-5 所示：

图表 4-5 RGB 屏 gpio 配置

GPIO	Default	Function1	Function2
PB7	LCD-PI02		
PB13	LCD-PI00	EDP-BL-PWMI	
PB14	LCD-PI01	EDP-BL-EN	
PD0	LCD0_D2		
PD1	LCD0_D3		
PD2	LCD0_D4		
PD3	LCD0_D5		
PD4	LCD0_D6		
PD5	LCD0_D7		
PD6	LCD0_D10		
PD7	LCD0_D11		
PD8	LCD0_D12		
PD9	LCD0_D13		
PD10	LCD0_D14	DSI1_DP0	
PD11	LCD0_D15	DSI1_DN0	
PD12	LCD0_D18	DSI1_DP1	
PD13	LCD0_D19	DSI1_DN1	
PD14	LCD0_D20	DSI1_CKP	
PD15	LCD0_D21	DSI1_CKM	
PD16	LCD0_D22	DSI1_DP2	
PD17	LCD0_D23	DSI1_DN2	
PD18	LCD0_CLK	DSI1_DP3	
PD19	LCD0_DE	DSI1_DN3	
PD20	LCD0_HSYNC		
PD21	LCD0_VSYNC		
PD22	LCD-RST		
PD23	LCD-PWM		

4.7.3 EDP 屏接口使用

EDP 屏通过 JL2 座子经过排线和 EDP 屏幕连接，注意不要带电插拔，注意方向。使用时需要将原理图中 EDP LCM 页中的 RL187、RL188 贴上，去掉对应开发板上的位置如图 4-28 所示：

Differential pairs :
20= 100 ohm

VCC_LCD

WP TP47

CLP42 NC100nF0402

CLP43 NC100nF0402

DP-TXN CLP42

DP-TXP CLP43

DP-TXN CLP44 NC100nF0402

DP-TXP CLP45 NC100nF0402

DP-TXN CLP46 NC100nF0402

DP-TXP CLP47 NC100nF0402

DP-TXN CLP48 NC100nF0402

DP-TXP CLP49 NC100nF0402

DP-AUXN CLP50 NC100nF0402

DP-AUXP CLP51 NC100nF0402

BL174 R0402

GND

VCC-I/V8

VCC_LCD

BL177 R0402

CL10K 1uF

CL141 4.7uF

C0402 C0402

DP-HPD

GND

BL176 R0402

GND

PS

BL190 1.8k

R0402

CL52 NC

C0402

Green for SIO test,
Option for core test.

BL190 0.01R-1%

R0503

CL54 4.7uF

C0402

CL53SP0R51 1nF

GND

CLP52 NC

CLP53 NC

CLP54 NC

CLP55 NC

CLP56 NC

CLP57 NC

CLP58 NC

CLP59 NC

CLP60 NC

CLP61 NC

CLP62 NC

CLP63 NC

CLP64 NC

CLP65 NC

CLP66 NC

CLP67 NC

CLP68 NC

CLP69 NC

CLP70 NC

CLP71 NC

CLP72 NC

CLP73 NC

CLP74 NC

CLP75 NC

CLP76 NC

CLP77 NC

CLP78 NC

CLP79 NC

CLP80 NC

CLP81 NC

CLP82 NC

CLP83 NC

CLP84 NC

CLP85 NC

CLP86 NC

CLP87 NC

CLP88 NC

CLP89 NC

CLP90 NC

CLP91 NC

CLP92 NC

CLP93 NC

CLP94 NC

CLP95 NC

CLP96 NC

CLP97 NC

CLP98 NC

CLP99 NC

CLP100 NC

CLP101 NC

CLP102 NC

CLP103 NC

CLP104 NC

CLP105 NC

CLP106 NC

CLP107 NC

CLP108 NC

CLP109 NC

CLP110 NC

CLP111 NC

CLP112 NC

CLP113 NC

CLP114 NC

CLP115 NC

CLP116 NC

CLP117 NC

CLP118 NC

CLP119 NC

CLP120 NC

CLP121 NC

CLP122 NC

CLP123 NC

CLP124 NC

CLP125 NC

CLP126 NC

CLP127 NC

CLP128 NC

CLP129 NC

CLP130 NC

CLP131 NC

CLP132 NC

CLP133 NC

CLP134 NC

CLP135 NC

CLP136 NC

CLP137 NC

CLP138 NC

CLP139 NC

CLP140 NC

CLP141 NC

CLP142 NC

CLP143 NC

CLP144 NC

CLP145 NC

CLP146 NC

CLP147 NC

CLP148 NC

CLP149 NC

CLP150 NC

CLP151 NC

CLP152 NC

CLP153 NC

CLP154 NC

CLP155 NC

CLP156 NC

CLP157 NC

CLP158 NC

CLP159 NC

CLP160 NC

CLP161 NC

CLP162 NC

CLP163 NC

CLP164 NC

CLP165 NC

CLP166 NC

CLP167 NC

CLP168 NC

CLP169 NC

CLP170 NC

CLP171 NC

CLP172 NC

CLP173 NC

CLP174 NC

CLP175 NC

CLP176 NC

CLP177 NC

CLP178 NC

CLP179 NC

CLP180 NC

CLP181 NC

CLP182 NC

CLP183 NC

CLP184 NC

CLP185 NC

CLP186 NC

CLP187 NC

CLP188 NC

CLP189 NC

CLP190 NC

CLP191 NC

CLP192 NC

CLP193 NC

CLP194 NC

CLP195 NC

CLP196 NC

CLP197 NC

CLP198 NC

CLP199 NC

CLP200 NC

CLP201 NC

CLP202 NC

CLP203 NC

CLP204 NC

CLP205 NC

CLP206 NC

CLP207 NC

CLP208 NC

CLP209 NC

CLP210 NC

CLP211 NC

CLP212 NC

CLP213 NC

CLP214 NC

CLP215 NC

CLP216 NC

CLP217 NC

CLP218 NC

CLP219 NC

CLP220 NC

CLP221 NC

CLP222 NC

CLP223 NC

CLP224 NC

CLP225 NC

CLP226 NC

CLP227 NC

CLP228 NC

CLP229 NC

CLP230 NC

CLP231 NC

CLP232 NC

CLP233 NC

CLP234 NC

CLP235 NC

CLP236 NC

CLP237 NC

CLP238 NC

CLP239 NC

CLP240 NC

CLP241 NC

CLP242 NC

CLP243 NC

CLP244 NC

CLP245 NC

CLP246 NC

CLP247 NC

CLP248 NC

CLP249 NC

CLP250 NC

CLP251 NC

CLP252 NC

CLP253 NC

CLP254 NC

CLP255 NC

CLP256 NC

CLP257 NC

CLP258 NC

CLP259 NC

CLP260 NC

CLP261 NC

CLP262 NC

CLP263 NC

CLP264 NC

CLP265 NC

CLP266 NC

CLP267 NC

CLP268 NC

CLP269 NC

CLP270 NC

CLP271 NC

CLP272 NC

CLP273 NC

CLP274 NC

CLP275 NC

CLP276 NC

CLP277 NC

CLP278 NC

CLP279 NC

CLP280 NC

CLP281 NC

CLP282 NC

CLP283 NC

CLP284 NC

CLP285 NC

CLP286 NC

CLP287 NC

CLP288 NC

CLP289 NC

CLP290 NC

CLP291 NC

CLP292 NC

CLP293 NC

CLP294 NC

CLP295 NC

CLP296 NC

CLP297 NC

CLP298 NC

CLP299 NC

CLP300 NC

CLP301 NC

CLP302 NC

CLP303 NC

CLP304 NC

CLP305 NC

CLP306 NC

CLP307 NC

CLP308 NC

CLP309 NC

CLP310 NC

CLP311 NC

CLP312 NC

CLP313 NC

CLP314 NC

CLP315 NC

CLP316 NC

CLP317 NC

CLP318 NC

CLP319 NC

CLP320 NC

CLP321 NC

CLP322 NC

CLP323 NC

CLP324 NC

CLP325 NC

CLP326 NC

CLP327 NC

CLP328 NC

CLP329 NC

CLP330 NC

CLP331 NC

CLP332 NC

CLP333 NC

CLP334 NC

CLP335 NC

CLP336 NC

CLP337 NC

CLP338 NC

CLP339 NC

CLP340 NC

CLP3


图表 4-6 EDP 屏 gpio 配置

GPIO	Default	Function1	Function2
PB13	LCD-PIO0	EDP-BL-PWMI	
PB14	LCD-PIO1	EDP-BL-EN	
EDP-TX0P			
EDP-TX0N			
EDP-TX1P			
EDP-TX1N			
EDP-TX2P			
EDP-TX2N			
EDP-TX3P			
EDP-TX3N			
EDP-AUXP			
EDP-AUXN			
EDP-HPD			
EDP-REXT			

4.8 千兆网口使用

全志开发板支持千兆网接口，千兆网接口对应 JE1，使用时需要注意将 RGMII 功能选通电阻 R41 至 R59（见丝印位号图）贴上，同时去掉表 4-7 中的 Default 功能的连接电阻 R1、R2、R3、RL88、RL89、R310、R311、R319、R322、R301、R300、R304、R305、R306、R307（见丝印位号图），gpio 配置如图表 4-7 所示：

图 4-29 千兆网接口




图表 4-7 千兆网 gpio 配置

GPIO	Default	Function1	Function2
PH0	CTP-SCK	RGMII0_RXD1/RMII0_RXD1	
PH1	CTP-SDA	RGMII0_RXD0/RMII0_RXD0	
PH2	SENSOR-TWI-SCK	RGMII0_RXCTL/RMII0_CRS_DV	
PH3	SENSOR-TWI-SDA	RGMII0_CLKIN/RMII0_RXER	
PH4	PS-EINT	RGMII0_TXD1/RMII0_TXD1	
PH5	ETA6973-nCE	RGMII0_TXD0/RMII0_TXD0	
PH6	PA-SHDN	RGMII0_TXCK/RMII0_TXCK	
PH7	OWA-OUT	RGMII0_TXCTL/RMII0_TXEN	
PH13	ETA6973-nINT	EPHY-CLK_25M	
PH14	USB0-ID	RGMII0_RXD3/RMII0_NULL	
PH15	USB2-SW-EN	RGMII0_RXD2/RMII0_NULL	
PH16	LCD-BL-EN	RGMII0_RXCK/RMII0_NULL	
PH17	DDR-PARA-SEL-GPIO	RGMII0_TXD3/RMII0_NULL	
PH18	CIR_OUT	RGMII0_TXD2/RMII0_NULL	
PH19	CIR_IN	RGMII0-RESET	

4.9 Wifi 和 BT 使用


全志开发板兼容 XR829 on board 设计以及双频 wifi 模组设计, 开发板上默认使用 AW869A, 有使用需求时, 根据使用的 wifi 型号设计要求对应修改开发板周边器件, 对应设计原理图如图 4-30 所示:

图 4-30 wifi 设计原理图



对应开发板接口位置如图 4-31 所示:


图 4-31 wifi 和 BT 接口



4.10 Audio 模块接口

A523 EVB 板上留有两个 MIC 接口、一个 LINE IN，两个 SPEAKER、一个 OWA 接口如图 4-32 所示为开发板上 Audio 接口位置。

图 4-32 Audio 接口



Audio 模块接口设计如图 4-33 所示，值得注意的是 SPEAKER 开发板上兼容了两种方式，分别是单端和差分，开发板默认贴片使用差分方式，对应的喇叭接口为 J72。

Component	Differential	Single-ended
R1, R2, C1, C3, D1	50Ω	50Ω
C2	3.3pF	0Ω
R3	2.2K	1K

AllWinner Technology Co., Ltd		
Design Name	AS21-EVB-AXP717C-LPDDR4-4K	
Rev	Page Name	Rev
A3	18 AUDIO	

全志开发板 G-SENSOR 模块默认使用 DA215S 型号，同时兼容 MC3433 型号，对应开发板位置如图 4-34 所示：




A close-up photograph of a printed circuit board (PCB) showing various electronic components and their labels. A large red number '6' is overlaid on the image, centered over the component labeled 'R26'. Other visible labels include 'R337', 'R28GYROSC', 'R29', 'R34', 'R339', 'R338', 'R27', 'A72', 'U2', and 'C92'.

G-SENSOR 默认不贴，对应原理图设计如图 4-35 所示：

图 4-35 G-SENSOR 模块原理图设计图示

3axis G-sensor



G-SENSOR 模块 gpio 配置如图表 4-8 所示：

图表 4-8 G-SENSOR 模块 gpio 配置

GPIO	Default	Function1	Function2
PH2	SENSOR-TWI-SCK	RGMII0_RXCTL/RMII0_CRD_DV	
PH3	SENSOR-TWI-SDA	RGMII0_CLKIN/RMII0_RXER	
PL4	GS-INT	S_JTAG_MS	I2S0-BCLK

4.12 USB OTG

A523 EVB 板上有三个 usb 接口，micro USB、Type-A 接口支持 OTG 功能，Type-C 接口支持 Type-C 音频、快充、正反插等功能，如图 4-36 所示；

图 4-36 USB 接口





图 4-36 中 14、9 接口支持 usb OTG 功能，其中 14 通过 USB-ID 进行识别，若 ID 检测到低电平，则主控识别为 usb 外设插入，usb0 工作为 Host 模式，此时开发板需要对外部设备进行供电，软件上通过拉高 USB-DRVBUS 电平，使 usb 口有对外的 5V 供电，注意由于需要 usb 对外部设备供电，因此此模式下开发板必须通过 5V 电源进行供电，反之，ID 检测到高电平，则 usb0 工作为 Device 模式，开发板无需对外部设备进行供电，USB-DRVBUS 电平拉低，此时开发板通过 usb 和 5V 电源供电都可以。Type-C 接口的设备识别通过 CC 逻辑来识别，支持 Type-C 音频对应原理图设计如图 4-37 所示：

USB2.0 OTG



图表 4-9 Micro USB gpio 配置

GPIO	Default	Function1	Function2
PH14	USB0-ID	RGMIIO_RXD3/RMII0_NULL	
USB0-DM			
USB0-DP			

5 附件

1.A523_EVB 开发板原理图



2.A523_EVB 开发板 PCB 丝印位号图



著作权声明

版权所有©2023 珠海全志科技股份有限公司。保留一切权利。

本文档及内容受著作权法保护，其著作权由珠海全志科技股份有限公司（“全志”）拥有并保留一切权利。

本文档是全志的原创作品和版权财产，未经全志书面许可，任何单位和个人不得擅自摘抄、复制、修改、发表或传播本文档内容的部分或全部，且不得以任何形式传播。

商标声明

、 全志科技、 Allwinner Technology（不完全列举）均为珠海全志科技股份有限公司的商标或者注册商标。在本文档描述的产品中出现的其它商标，产品名称，和服务名称，均由其各自所有人拥有。

免责声明

您购买的产品、服务或特性应受您与珠海全志科技股份有限公司（“全志”）之间签署的商业合同和条款的约束。本文档中描述的全部或部分产品、服务或特性可能不在您所购买或使用的范围内。使用前请认真阅读合同条款和相关说明，并严格遵循本文档的使用说明。您将自行承担任何不当使用行为（包括但不限于如超压，超频，超温使用）造成的不利后果，全志概不负责。

本文档作为使用指导仅供参考。由于产品版本升级或其他原因，本文档内容有可能修改，如有变更，恕不另行通知。全志尽全力在本文档中提供准确的信息，但并不确保内容完全没有错误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或发生侵犯第三方权利事件，全志概不负责。本文档中的所有陈述、信息和建议并不构成任何明示或暗示的保证或承诺。

本文档未以明示或暗示或其他方式授予全志的任何专利或知识产权。在您实施方案或使用产品的过程中，可能需要获得第三方的权利许可。请您自行向第三方权利人获取相关的许可。全志不承担也不代为支付任何关于获取第三方许可的许可费或版税（专利税）。全志不对您所使用的第三方许可技术做出任何保证、赔偿或承担其他义务。