



A523 硬件设计指南

文档版本：V1.6

发布日期：2024-07-12

前言

概述

本文档主要介绍 A523 芯片在平板应用方案设计中的原理图设计要点以及细则，旨在指导客户设计，帮助客户缩短产品的量产周期，提高产品设计的可靠性以及降低产品的设计成本，保证设计质量。同时核心模块请使用全志科技发布的模板，保证产品的性能和可靠性。

芯片型号

本文档对应的芯片型号为：A523

适用对象

本文档主要适用于：

- 产品硬件开发工程
- 技术支持工程师
- 产品测试工程师
- PCB layout 工程师

版本定义

本文档是基于小规模量产验证的数据进行发布。本文档量产参数可能会被修改、校准和补充。

本文档仅作为使用指导，本文档中的所有陈述、信息和建议均不构成任何明示或默示的声明或保证（包括但不限于就其特定目的的适用性、适销性、不侵权性及文档内容的准确性、完整性等保证），全志不对任何人使用此类信息或/和本文档的行为承担任何责任。

如对文档产生任何疑问，请您及时与全志沟通确认并获取最新版本。

修订记录

修订记录累积每次文档的更新说明，最新版本的文档包含以前所有文档版本的更新内容，请以最新版为准。

版本	修改记录	日期	作者	备注
Ver 1.0	Initial Version	2023-03-15	AWA2062	
Ver 1.1	增加了单节快充、SPI INCELL 屏	2023-07-31	AWA2062	
Ver 1.2	2.11 章节中填充了 EDP 屏幕的相关功能	2023-08-8	AWA2051	
Ver1.3	增加 2.17 章节及 2.20 章节以后的内容	2023-11-21	AWA2051	
Ver1.4	1、更新 2.12 EDP 相关描述 2、修改 2.1.5 相关描述。 3、增加 2.1.8、2.12 双节电池相关描述。	2024-04-08	AWA0979	
Ver1.5	1、更新文档整体部分语法错误描述。 2、2.3.4 添加 VCC-MCSI 供电注释。	2024-06-11	AWA0979	
Ver1.6	1、更新图 2-12、2-20。 2、更新 2.1.5 章节 AXP717C 不带电池方案相关描述。	2024-07-12	AWA0979	

目录

前言	1
概述	1
芯片型号	1
适用对象	1
版本定义	1
修订记录	2
目录	3
图片目录	6
表格目录	11
1. A523 概述	12
1.1. A523 方案介绍	12
1.2. 系统应用框图	13
2. 原理图设计	14
2.1. 电源系统设计	14
2.1.1. A523 电源系统架构介绍	14
2.1.2. A523 上电时序要求	14
2.1.3. A523 下电时序要求	17
2.1.4. A523 POWER TREE	19
2.1.5. PMIC AXP717C 电路设计	20

2.1.6. PMIC AXP323 电路设计	25
2.1.7. 单节快充电路设计	27
2.1.8. 双节高压快充	28
2.2. DRAM	30
2.3. SoC	33
2.3.1. 系统功能配置脚设计	33
2.3.2. 系统时钟电路设计	36
2.3.3. SoC 电源	38
2.3.4. GPIO 部分	40
2.4. FLASH	42
2.5. CARD	45
2.6. USB	47
2.7. WIFI-BT	52
2.8. AUDIO	54
2.9. Debug	59
2.10. KEY/GPADC	60
2.11. DISPLAY	62
2.12. EDP 屏幕设计	64
2.13. SENSOR	66
2.14. CAMERA	68
2.15. TP	71
2.16. SPI INCELL 屏电路设计	71

2.17. GPS	74
2.18. IR	75
2.19. HDMI IN	75
2.20. DP IN	77
2.21. 以太网	78
3. ESD 设计	80
3.1. 原理图 ESD 设计	80
3.2. PCB ESD 设计	81
3.3. 软件 ESD 设计	81
3.4. 结构工艺 ESD 设计	81
4. EMI 设计	82
5. 防浪涌设计	84
6. 散热设计	84

图片目录

图 1-1 A523 芯片框图	12
图 1-2 A523 产品应用框图	13
图 2-1 A523 上电时序图	16
图 2-2 A523 下电时序图	18
图 2-3 A523+AXP717C +AXP323 POWER TREE	19
图 2-4 AXP717C DCDC3 电路参考	20
图 2-5 AXP717C DCDC3 输出电压挡位	20
图 2-6 DDR4 2.5V 电路设计	21
图 2-7 CPUSLDO 电路设计	22
图 2-8 Camera 模块合并供电电路设计	22
图 2-9 Camera 模块 AFVCC 供电电路设计	22
图 2-10 LPDDR4X 颗粒 VDDQ 供电设计	23
图 2-11 BC1.2 功能贴片电路	23
图 2-12 AXP717C 不带电池方案设计	24
图 2-13 AXP717 USB TYPE-C 设计参考	24
图 2-14 AXP717 ACIN 功能设计参考	25
图 2-15 323-DCDC1/2 电路设计	26
图 2-16 323-DCDC3 电路设计	26
图 2-17 未使用 LDO 的处理	26
图 2-18 单节快充电路设计	28

图 2-19	高压快充电路	29
图 2-20	高压快充系统供电电路	30
图 2-21	A523 DRAM 滤波电容	32
图 2-22	DRAM_PARA 选择原理图	32
图 2-23	BOOT-SEL 信号设计	35
图 2-24	复位中断电路设计	36
图 2-25	AP-NMI 上拉电路设计	36
图 2-26	外部晶振	37
图 2-27	外部 32.768kHz 晶振	37
图 2-28	32KFOUT 脚电路设计	37
图 2-29	SoC 滤波电容	39
图 2-30	SoC Power PIN	40
图 2-31	UAR0 调试串口	41
图 2-32	TWI 通讯总线设计	41
图 2-33	VCC-MCSI 供电注意事项	42
图 2-34	eMMC 5.0/5.1 片子选贴电路	43
图 2-35	VCC-PC 电源设计	43
图 2-36	NAND FLASH 的 IO 电压	44
图 2-37	NAND、EMMC 信号线阻抗标注说明	44
图 2-38	FLASH 电源工作电流电压标注	45
图 2-39	SDC0-CLK 串接电阻	45
图 2-40	SDC0-DET 串接电阻	46

图 2-41	VCC-CARD 的保护电路	46
图 2-42	TF 卡信号阻抗要求	47
图 2-43	TF 卡工作电压电流标注	47
图 2-44	USB-ID 串接电阻	48
图 2-45	USB0 电路设计	49
图 2-46	CC 信号处理	49
图 2-47	USB0 电源设计	50
图 2-48	USB1 口电源设计	50
图 2-49	USB 走线阻抗要求	51
图 2-50	USB 工作电压电流标注	51
图 2-51	USB2 和 USB3 供电方案	51
图 2-52	AP-CK32KO 上拉电路	53
图 2-53	WiFi 天线匹配电路设计	53
图 2-54	SDIO 信号走线阻抗要求	53
图 2-55	Audio codec 外围电路	54
图 2-56	Speaker 电路设计	55
图 2-57	耳机接口电路设计	55
图 2-58	美标欧标耳机接口差异	56
图 2-59	HS-MIC 信号电路设计	56
图 2-60	MIC 电路设计	57
图 2-61	AUDIO 电源工作电压电流标注	57
图 2-62	MEMS DMIC 方案设计参考	58

图 2-63	TYPE-C 耳机方案设计参考	58
图 2-64	CPUX 的调试接口	60
图 2-65	按键电路设计	60
图 2-66	UBOOT 按键	61
图 2-67	GPADC 电路设计	61
图 2-68	背光电路参考设计	63
图 2-69	LVDS、MIPI-DSI 信号走线阻抗要求	63
图 2-70	LCD 部分电源工作电压电流	63
图 2-71	EDP 在 AP 端的信号	64
图 2-72	HPD 电路设计	65
图 2-73	EDP 信号走线阻抗要求	65
图 2-74	EDP-switch 输出设计	66
图 2-75	TWI 电路设计	67
图 2-76	ALS 传感器电路设计	67
图 2-77	SENSOR 电源工作电压电流	67
图 2-78	Camera 电源	69
图 2-79	MCLK 电路设计	69
图 2-80	Camera 的 TWI 设计	70
图 2-81	MIPI-CSI 信号走线阻抗要求	70
图 2-82	CAMERA 电源工作电压电流	70
图 2-83	SPI INCELL 屏接口电路设计	71
图 2-84	SPI INCELL 屏背光及电源电路设计	72

图 2-85	GPS 电路设计	74
图 2-86	IR 电路设计	75
图 2-87	HDMI 接口电路	76
图 2-88	MIPI-CSI 转化电路	76
图 2-89	Typec 连接设计	77
图 2-90	DP 转 MIPI 电路设计	78
图 5-1	防浪涌设计参考	84



表格目录

表 2-1	SOC 及颗粒的 ZQ 引脚设计	31
表 2-2	A523 系统功能配置脚说明	33
表 2-3	PCM 连接方式	52
表 2-4	UART 连接方式	52
表 2-5	RGB/LVDS/DSI 接口定义	62
表 2-6	MCSI 信号输出方案	68
表 4-1	A523 各接口时钟频率	83



1.A523 概述


1.1.A523 方案介绍

A523 方案是全志科技针对平板市场推出的新一代高性能低成本平板解决方案，主要面向于中高端平板市场。IC 采用 8 核 64bit A55 CPU+G57 MC01 GPU 的 SoC 架构。

A523 集成新一代支持 DDR3/DDR3L/DDR4/LPDDR3/LPDDR4/LPDDR4x 的 DRAM 控制器。同时 A523 还集成 13M Camera ISP 处理器，支持 4K@60Hz 视频解码，支持 MIPI/RGB/LVDS/EDP 丰富的 LCD 接口。工艺的提升，使 A523 具有更低的功耗和更高的性能。搭载全新的 Android T 系统，为新一代平板带来更好的产品体验。

A523 的芯片框图如图 1-1 所示：


图 1-1 A523 芯片框图



1.2.系统应用框图

A523 典型产品应用框图如图 1-2 所示：

图 1-2 A523 产品应用框图



2. 原理图设计

2.1. 电源系统设计

2.1.1. A523 电源系统架构介绍

A523 平台搭配两款标配的电源管理芯片：AXP717C、AXP323。

AXP717C 集成电池充放电管理和电源转换，能够提供 3 路可调输出降压 DCDC，14 路可调输出 LDO；

AXP323 是一款高集成度电源管理芯片，能够提供 3 路可调输出降压 DCDC，3 路可调输出 LDO；

AXP717C+AXP323 电源方案可以满足 A523 方案的使用。

2.1.2. A523 上电时序要求

A523 的上电时序要求如下：

- 为了保证系统时钟的有效状态，VCC-RTC 需保持一直供电。
- AXP717C 分三步上电。
- VDD-CPUS、VDD-CPUL、VDD-SYS、VDD-GPU、VDD-VE、VDD-DE、VDD09-USB、VDD09-PCIE、VDD09-EDP、VCC-DRAM、VCC-PM、VDD18-LPDDR、VCC25-DRAM、VCC-DRAML、AVCC、VCC-PLL、VDD18-DRAM、VCC-DCXO 第一步上电；。
- CPVIN、VCC-PC、VCC-LVDS0、VCC-MCSI、VCC-EFUSE、VCC18-PCIE、VCC18-EDP 第二步上电。
- VCC-PC、VCC-IO、VCC33-USB、VCC33-USB-2、VCC-PD、VCC-PK、VDD33、VCC-PL 第三步上电。
- VDD-CPUB、VDD-DNR 由第三步上电的电源使能，同为第三步上电；VCC-PC 电压 1.8V 时第

二步上电，电压 3.3V 时第三步上电。


- 在整个上电时序中，Reset 信号必须一直为低电平，直到所有电源上电稳定之后，才能将 Reset 信号拉高。
- VDD-CPUS 上电完成后延迟 $32\text{ms} \pm 50\%$ ，内部复位信号释放，24M 晶振起振，4ms 后稳定，当外部复位全部释放后，系统启动，523 的上电时序如图 2-1 所示：



注意，部分外设 IO 电源的上电时序因受限于驱动的加载时间，如 VCC-PG/VCC-PE，设计上要求只要晚于 T2 时间段启动即可，不在 SoC 上电时序限制范围之内。



图 2-1 A523 上电时序图



2.1.3. A523 下电时序要求

A523 的下电时序要求如下：

- VCC-RTC 不掉电。
- PMU 接收到下电指令后，拉低 Reset 信号，并延时 T2。


A523 的下电时序如图 2-2 所示：



注意，下电时序仅适用于软件关机流程，长按 power 按键 6S 强制硬关机或者拔掉电池关机不适用于以下下电时序。



图 2-2 A523 下电时序图




2.1.4. A523 POWER TREE

A523 的 POWER TREE 设计要求如下：

- POWER TREE 红色标识的电源，需要默认上电开启，而且有固定的上电时序要求，由 PMU 内部的烧码决定，因此，此部分电源必须按照标案设计，不能更改。
- A523 平台针对平板典型场景进行功耗优化处理，建议电源 POWER TREE 设计按照标案默认分配进行设计，避免因电源改动增加产品部分场景功耗，同时也增加软件适配工作量。
- 对于绑定在一起供电的部分 SoC 模块电源，已经经过系统验证测试，不能随意更换搭配，避免导致系统不稳定，如 AVCC/VCC-PLL 等。

A523+AXP717C+AXP323 的 POWER TREE 参考设计如图 2-3 所示：

图 2-3 A523+AXP717C +AXP323 POWER TREE



2.1.5. PMIC AXP717C 电路设计

- SoC 的功能模块供电设计，请勿修改，按照标案设计。
- DCDC1/DCDC2/DCDC3 电感参考值为：感量为 1uH，要求此路最大电流不超过电感额定电流的 80%，直流电阻小于 100 毫欧，强烈建议使用铁氧体电感，其中 DCDC1/2/3 的额定电流分别为：4A/3A/1.5A。
- 标案设计中，PMU 的 DCDC1 给 SOC 的 CPUL 供电，其 FB 引脚必须接到 SoC 的 VDD-CPUFb 脚，DCDC2 给 SOC 的 SYS 系统供电，其 FB 引脚必须接到 SoC 的 VDD-SYSFB 脚，且 FB 走线不能靠近敏感信号，走线尽可能做包地处理。
- 对于 PMU 未使用的 DCDC 和 LDO，方案应用时可以将此路输入输出滤波电容删除，但必须保持输入供电。
- DCDC3 是给 DRAM 模块供电，电路设计如图 2-4 所示。VCC-DRAM 的电源反馈走线必须做远端反馈，反馈线要从 SoC DRAM BALL 负载电容或者 DRAM 颗粒负载电容处拉回 PMU，切勿从 PMU 滤波电容端出来就拉回。PMU 烧码默认输出电压值为 1.1V，系统启动后软件根据 DRAM 配置参数自动调节 DCDC3 的输出电压：1.1V/1.2V/1.35V/1.5V。如图 2-5 所示：

图 2-4 AXP717C DCDC3 电路参考






图 2-5 AXP717C DCDC3 输出电压挡位




- VCC-PC 有 1.8V 和 3.3V 两种电压，设计需根据 NAND/EMMC 的规格来配置电压，具体设计请查看 NAND/EMMC 芯片的 datasheet。
- A523 进入休眠待机状态时，只有 VDD-CPU、VCC-DRAM、VDD18-LPDDR (VCC25-DRAM)、VCC-RTC、VCC-PL、VCC-PM、VDD18-DRAML(LPDDR4X)模块带电，只有 CPU 和 DRAM 模块保持在运行状态，其他模块都会掉电进入待机状态，如果待机功耗偏高，请进行电源工作状态的逐一排查。
- 需评估好各路电源的工作电压和最大工作电流，并在原理图中明确标注，便于 PCB layout 走线。
- 如果使用 DDR4 颗粒，VCC-DRAM 的 2.5V 电路设计如下图所示。需要特别注意的是，DDR4-EN 的使能为了满足 DDR4 协议上电要求，需要挂在 BLDO2 上，特别提醒，在使用模板时，电源使能信号一定要注意看是否加上电源符号，如 BLDO2，避免 VCC-DRAM 因为没有使能输出而无法工作，如图 2-6 所示：

图 2-6 DDR4 2.5V 电路设计



- 请注意 AXP717C 的 CPUSLDO 输入源为 FB3，在进行 PCB 设计时，需要加粗 FB3 的走线，使其能够承受最少 30mA 的电流，如图 2-7 所示：

图 2-7 CPUSLDO 电路设计



- A523 支持 USB 待机场景，使用时需根据产品需求进行对应的电源配置。如果不支持 USB-STANDBY, VCC-USB 与 VCC-IO 共用, VDD-USB 与 VDD-SYS 共用, 确保功耗做到极致。如果支持 USB-STANDBY, VDD-USB 与 CPUS 共用, VCC-USB 与 VCC-PL 共用, 且 VCC-5V 不可关闭, 对应该场景下的使用的 IO 要挂到 PL 口上。
- 当电源芯片 LDO 路数有限时可以将 Camera 模组马达的供电 AFVCC 与 IOVDD 绑在一起, 用 ALDO2 供电, 同时软件需要配置成 2.8V, 如图 2-8 所示。针对部分 Camera 模组配置的马达有特殊的时序要求, AFVCC 要求晚于 IOVDD 上电, 否则会导致马达异响等现象, 针对这种模组采用独立的 LDO 给马达供电, 如产品不带振动马达设计, 使用 BLDO3 单独给 AFVCC 供电; 如产品既带振动马达, Camera 模组马达又有时序要求, 需要外挂一路 LDO 实现。AXP717C 电源方案中 AFVCC 和马达使用 BLDO3 进行供电, 此时 RP53 需要 NC, 贴 RP35, 如图 2-9 所示。

图 2-8 Camera 模块合并供电电路设计






图 2-9 Camera 模块 AFVCC 供电电路设计




全志科技版权所有，侵权必究

图 2-12 AXP717C 不带电池方案设计




- AXP717C 支持 CC 功能，如需要支持 TYPE-C 接口，设计时候将 AXP717 的 CC1 和 CC2 对应接到 TYPE-C 接口处，如图 2-13 所示：

图 2-13 AXP717 USB TYPE-C 设计参考




- AXP717C 使用时候, 必须增加防浪涌设计, 并且靠近 USB 接口摆放, 建议使用结电容小于 2pf 的元件。
- DP/DM 线路上需要留有串接电阻以便调整 EMI, 请注意不同阻值需要调整不同的 IO 驱动等级。
- AXP717C 本身不带 ACIN 功能, 如需支持 ACIN 接口, 需要将 ACIN 通过肖特基二极管接到 VBUS 处。由于有些 DC 适配器质量很差, 实际到板子的电压大概 4.7V, 针对此类质量差的适配器,

图 2-15 323-DCDC1/2 电路设计




- AXP323 的 DCDC3-FB 必须接到 SoC 的 VDD-DNRFB 脚，且不能靠近敏感信号，走线尽可能做包地处理，如图 2-16 所示：

图 2-16 323-DCDC3 电路设计



- 对于 PMU 未使用的 DCDC 和 LDO，方案应用时可以将此路输入输出滤波电容删除，但必须保持输入供电，如图 2-17 所示。

图 2-17 未使用 LDO 的处理




2.1.7. 单节快充电路设计

- 搭配一颗 ETA697X 充电芯片, A523 就可以实现 QUICK CHARGER 功能, 具体的设计如图 2-18 或者标案设计, 请勿随意修改。
- LP20 电感参考值为: 感量为 1uH, 要求此路最大电流不超过电感饱和电流的 80%, 直流电阻小于 100 毫欧, 推荐使用额定电流 3.5A 及以上的功率电感, 需要结合充电输出功率来进行匹配。
- 默认不使用 ETA6973/6974 的 NTC 功能, TS 需要按照标案使用 10K 做上下拉处理。
- 考虑到关机充电等需求, 快充的 GPIO 需要配置在 SoC 的 PM、PL 域, 保证在休眠唤醒等场景下状态可知可控。

图 2-18 单节快充电路设计

QUICK CHARGER -1 CELL




- nCE、nPG、nINT 由于是开漏结构，nCE 默认下拉，开启快充功能。nPG、nINT 默认上拉到 VCC-PL，其中 nINT 为快充的中断口，当有中断触发时，会产生 256us 的低电平脉冲，nPG 为电源状态指示，低电平表明电源正常。
- 快充输出功率受电池充电电流上限和系统负载影响。当输出功率较大时，发热会比较大，建议对快充 IC 做散热处理，增加导热胶等措施将热量散发出去。

2.1.8. 双节高压快充

- A523 搭配全志开发的 AXP519 芯片可以实现对设备的电池的高压快充功能，快充使用 PD 协议进行适配，默认使用 9V/2A 进行充电。
- 产品若采用 11 寸以上大屏或有大功率外设的场景，需评估外设的瞬态功耗是否超出电源方案的限制，例如开机或唤醒场景背光开启瞬间可能会存在瞬态大电流。因此若有外设瞬态电流过大的场景，推荐采用双节电池方案，可用 AXP519 的 VSYS 给外设供电。

- 双节高压快充电路请参考 AXP519 页，如图 2-19 及图 2-20，其中的关键物料，例如 MOS、DCDC 等不允许随意修改。
- 使用高压快充时，可以使用 Type-C 接口接入，常规电平为 5V，充电时电压会达到 9V，需要注意同一网络的挂载其他器件的耐压能力，防止烧毁。

图 2-19 高压快充电路



- LU1 电感感量参考值为 2.2uH，要求此路最大电流不超过电感饱和电流的 80%，直流电阻小于 100 毫欧，推荐使用额定电流 3.5A 及以上的功率电感，具体选型需要结合设定的充电输出功率来进行匹配。
- 采样电阻 RP177/RP176 建议使用 5mohm 低寄生电感的合金或半合金电阻（1206）、温度系数<100PPM、精度高于 1%，推荐型号见图纸。
- Layout 时需要注意芯片最高充电电流能够达到 2A，请注意线路的承载能力。
- 高压快充运行需要搭配全志开发的 AXP2601 电量计实现电池的电量检测，系统运行时还需要一颗 DCDC 实现对系统供电，设计见标案或图 2-20。
- 请注意 AXP260X 的 IRO 信号在芯片运行时会有输出，建议连接至 CPUS 的某个引脚处理其动


需要做出调整没具体措施见表 2-1。

表 2-1 SOC 及颗粒的 ZQ 引脚设计

项目	ZQ PIN 接法
SOC 接 DDR3、LPDDR3、DDR4	120-1%下拉到 GND
SOC 接 LPDDR4	120R-1%上拉到 VCC-DRAM
SOC 接 LPDDR4x	120R-1%上拉到 VCC-DRAML
颗粒 LPDDR4	240R-1%的上拉电阻到 VCC-DRAM
颗粒 LPDDR4x	240R-1%的上拉到 VCC-DRAML
颗粒 DDR3、DDR4、LPDDR3	240R-1%的下拉到 GND


- DRAM 上电时序请严格参照标案原理图设计。LPDDR3、LPDDR4、LPDDR4x 颗粒需要的 VDD18-LPDDR 电源使用 BLDO2 供电；DDR4 颗粒需要的 VCC25-DRAM 电源需外挂 LDO 供电，使用 AXP717C BLDO2 使能控制输出；LPDDR4x 颗粒需要的 VCC-DRAML 电源需外挂 DCDC 供电，使用 AXP717C BLDO2 使能控制输出。
- DRAM 外分立器件的数量、值大小以及精度不允许随意更改，请严格参照标案原理图设计。
- DRAM 所有的滤波电容不能删减，建议在开发阶段建议预留滤波电容进行调试，可以不贴片，待开发测试验证稳定之后，量产可以根据实际情况酌情删除，标案建议的颗粒端电容如图 2-21 所示。

图 2-21 A523 DRAM 滤波电容



- A523 支持的 DDR 型号请登录“一号通”网站：open.allwinnertech.com 进行查询，产品设计时请严格选用我司支持列表里面的物料型号，若有未支持的 DDR 模板、DDR 新物料，请通过我司业务渠道申请模板设计、调试支持。
- 当前的 DRAM_PARA 参数由两个 GPIO 和一个 GPADC 组合实现支持 32 套参数，如图 2-22 下所示，参数编号为 0-31，默认选择第 7 组参数。
- DRAM 部分设计请严格参照标案原理图设计，并采用配套的 DDR PCB 模板，不建议自行修改。
- DDR-PARA-SEL-GPIO0 连接的 R4 上件对应表格第一列的 0，R3 上件对应 1；DDR-PARA-SEL-GPIO1 连接的 R8 上件对应表格第一列的 0，R7 上件对应 1；第三列参数通过 R6 的阻值来进行调节，见第三列括号中的阻值。

图 2-22 DRAM_PARA 选择原理图



GPIO Level (Set by the R7 pull-up and R9 pull-down resistance of RH16 GPIO)	GPIO Level (Set by the R3 pull-up and R4 pull-down resistance of RH17 GPIO)	GPIO Voltage (Fixed pull-up R5 is 10K-1%, Set the voltage by adjusting pull-down resistor R6)	DDR PARA
0	0	163mV (1K-1%)	DDR PARA 0
0	0	382mV (2.7K-1%)	DDR PARA 1
0	0	608mV (5.1K-1%)	DDR PARA 2
0	0	811mV (8.2K-1%)	DDR PARA 3
0	0	1050mV (14K-1%)	DDR PARA 4
0	0	1315mV (27K-1%)	DDR PARA 5
0	0	1569mV (68K-1%)	DDR PARA 6
0	0	1800mV (NC)	DDR PARA 7
0	1	163mV (1K-1%)	DDR PARA 8
0	1	382mV (2.7K-1%)	DDR PARA 9
0	1	608mV (5.1K-1%)	DDR PARA 10
0	1	811mV (8.2K-1%)	DDR PARA 11
0	1	1050mV (14K-1%)	DDR PARA 12
0	1	1315mV (27K-1%)	DDR PARA 13
0	1	1569mV (68K-1%)	DDR PARA 14
0	1	1800mV (NC)	DDR PARA 15
1	0	163mV (1K-1%)	DDR PARA 16
1	0	382mV (2.7K-1%)	DDR PARA 17
1	0	608mV (5.1K-1%)	DDR PARA 18
1	0	811mV (8.2K-1%)	DDR PARA 19
1	0	1050mV (14K-1%)	DDR PARA 20
1	0	1315mV (27K-1%)	DDR PARA 21
1	0	1569mV (68K-1%)	DDR PARA 22
1	0	1800mV (NC)	DDR PARA 23
1	1	163mV (1K-1%)	DDR PARA 24
1	1	382mV (2.7K-1%)	DDR PARA 25
1	1	608mV (5.1K-1%)	DDR PARA 26
1	1	811mV (8.2K-1%)	DDR PARA 27
1	1	1050mV (14K-1%)	DDR PARA 28
1	1	1315mV (27K-1%)	DDR PARA 29
1	1	1569mV (68K-1%)	DDR PARA 30
1	1	1800mV (NC)	DDR PARA 31

2.3. SoC

2.3.1. 系统功能配置脚设计

2.3.1.1. 系统功能配置脚设计

A523 系统功能配置脚说明如表 2-2 所示：

表 2-2 A523 系统功能配置脚说明


信号名	信号说明	应用说明
-----	------	------

BOOT-SEL-ADC	BOOT 启动顺序选择，需外挂分压电阻	默认使用 GPADC0，根据电阻分压选择启动顺序，详见标案原理图。
JTAG-SEL	JTAG 配置，内部默认上拉	1: 软件可选择 JTAG 功能从 PF（Default）或 PB 口出。 0: 强制 JTAG 功能从 PB 口出。
FEL	升级 PIN	上电低电平触发机器进入烧写模式，量产烧写固件时用到
RESET	复位 PIN	1. CPU 复位 PIN。 2. Watchdog 输出 PIN。
NMI	不可屏蔽中断 PIN	1.接收电源系统的中断。 2.发出闹钟唤醒信号，唤醒电源系统。
TEST	IC 测试 PIN	浮空
DDR-PARA-SEL-ADC	DDR 识别	通过配置电阻识别 DDR 颗粒类型

A523 系统功能配置脚设计要点如下：

- JTAG-SEL 默认为高电平，默认浮空；若要配置为低电平，直接接地即可。此信号为敏感信号，易受 ESD 等干扰，禁止在实际产品中引出一段浮空走线。
- TEST 为内部测试引脚，实际应用请做悬空处理，禁止引出一段浮空走线。
- FEL/GPADC 模块信号接按键时要接 1nF 去抖动电容，请勿删除或者更改为其他容值。
- BOOT_SEL_ADC 为存储介质启动先后顺序配置脚，可以调整 NAND 和 EMMC 的启动顺序，可以根据产品的需求进行相关配置，A523 默认开启 BOOT_SEL_ADC pin 识别启动顺序,设计见图 2-22。
- DDR-PARA-SEL-ADC，默认连接 DDR PARA 1，通过更改电阻搭配可以灵活识别板载 DDR 颗粒类型，需要驱动予以配合，具体设计见 2.2 章节。

图 2-23 BOOT-SEL 信号设计




NO.	R1	R2	Boot Select type
1	NC	10K	SMHC0->MLC NAND->SLC NAND->try
2	10K	1K	SMHC0->SLC NAND->MLC NAND->try
3	10K	2K2	SMHC0->EMMC_USER->EMMC_BOOT->try
4	10K	3K9	SMHC0->EMMC_BOOT->EMMC_USER->try
5	6K8	4K7	SMHC0->SPI NOR->try
6	6K8	6K8	SMHC0->SPI NAND->try

try default order:(selected fail media will not try)
EMMC_USER->EMMC_BOOT->SLC NAND->MLC NAND->SPI NOR->SPI NAND

2.3.1.2. 复位和中断电路


- A523 支持内部复位和外部复位，在 RTC 内外复位时同时有效的，共有四个源头，分别是 RTC 产生的 POR、VCC-CPUS 的电压检测、3.3V 的电压检测、和外部复位。
- 内部复位主要由 Watchdog 产生，共有 4 个来源（CPU/CPUS/RV/TWD），Watchdog 产生的复位会同步到除自身外的所有数字逻辑，并进一步传输到芯片 PAD 上，然后就会执行外部复位流程，产生芯片全局复位，同时也会反馈复位 Watchdog，完成后就会解除芯片复位，芯片完成一次刷新。
- AP-RESET、AP-NMI 信号上需接 1nF 下地电容，请勿删除或者更改为其他容值，否则会影响系统正常启动。复位和中断信号需远离板边和干扰信号，尽量做包地处理，如图 2-23 所示：

图 2-24 复位中断电路设计



- AP-NMI 网络为 OD 输出结构，必须加上拉到 VCC-RTC。如图 2-24 所示：


图 2-25 AP-NMI 上拉电路设计



2.3.2. 系统时钟电路设计


- DCXO 模块具有 24M CLK fanout 功能，配套 Allwinner XR819/XR829 WiFi 芯片使用，可以节省 WiFi 部分的 24M 晶振，降低产品的 BOM 成本，使用时 WREQIN 脚需连接为 XR819/XR829 WIFI 模组中断响应脚。此功能不能配合其它厂家 WiFi 芯片使用，若使用其它家 WiFi 芯片，需将 WREQIN 信号接地，REFCLK-OUT 悬空处理。DCXO 模块的使用方法必须参照标案原理图进行设计。
- 晶振选型参考如下：
 - 1) 当需要 DCXO 扇出时钟给 XR819/XR829 WIFI 使用时，晶振选型频偏 $\leq 10\text{ppm}$ ；
 - 2) 当不需要 DCXO 扇出时钟给 XR819/XR829 WIFI 使用时，晶振选型频偏 $\leq 20\text{ppm}$ 。
- 高频晶振网络 X24MO 上的串接电阻必须保留，便于调试振荡幅度。匹配电容容值需根据晶体的负载电容进行匹配选择。如图 2-25 所示：

图 2-26 外部晶振



- 外部 32.768kHz 晶振的精度要求小于 $\leq 20\text{ppm}$ ，在高温 70°C 和低温 -20°C 下能稳定工作；
- X32KI/X32KO 之间并接的电阻，必须保留，用于对频率微调；匹配电容容值需根据晶体的负载电容进行选择。如图 2-26。

图 2-27 外部 32.768kHz 晶振



- 32KFOUT 脚为 OD 输出结构，使用时必须外接上拉电阻，上拉电压需与外设的工作电压保持一致，如图 2-27 所示：

图 2-28 32KFOUT 脚电路设计



- A523 内部含有产生 32K 时钟的 RC 振荡电路，DCXO 模块会定时对 RC 振荡电路进行校准。如果客户对系统时钟的精度要求不高，可以省掉外部的 32K 晶体电路，采用内部 RC 振荡电路，同时需要在软件上打开相关的时钟配置。
- 在需要通过 32KFOUT PIN 扇出 32K 时钟给 WIFI 模组使用的时，需要外挂 32K 晶振。

- Layout 时天线阻抗 $50 \pm 10\% \text{ ohm}$ 传输线需尽量短，平顺，拐角处需走弧度线，需隔层参考的话注意相邻层挖空，WIFI 天线尽量远离 DRAM 走线，高速信号及时钟信号，变化比较大的电源信号。
- SDIO_CLK 做包地处理。如果不能包地则保持 $\geq 12\text{mil}$ ，两层板时，D0-D3 两两包地，CLK 单线包地，线间距 4mil 。D0-D3 相对 CLK 等长控制 $< 500\text{mil}$ 。
- WIFI 部分的走线阻抗 $50 \pm 10\% \text{ ohm}$ 。参考平面完整。保持 2W 间距。
- PCB 板载天线区域需要挖空所有层，区域周围所有层尽可能铺 GND 并多打 via




注意，晶振参数不得随意更改，需保证晶体自身负载电容需与外挂匹配电容、PCB 走线负载电容匹配。

2.3.3. SoC 电源

- SoC 部分的滤波电容不能删减，需严格按照标案原理图设计，否则会影响系统的稳定性，如图 2-28

SoC 滤波电容所示：

图 2-29 SoC 滤波电容



- 建议 VDD-CPUBFB、VDD-CPULFB、VDD-SYSFB、VDD-DNRFB 信号预测试点，且靠近 SoC 的 PIN 脚放置，便于对负载端进行电压测试，Layout 时反馈线在 TOP 面与 LX 的平行走线尽量短，不要从电感下方、交流路径下方或者紧挨 CLK 等敏感跳变信号。

- A523 端各电源建议容值如下：

VDD-CPUB 电源 ball 至少要有 2 个 10uF 以上的电容,3 个 2.2uF 电容,预留 1 至 2 颗 100nF 电容,靠近引脚放置,所有的电容不能删减。


VDD-CPUL 电源 ball 至少要有 2 个 22uF 以上的电容,3 个 2.2uF 电容,预留 1 至 2 颗 100nF 电容,靠近引脚放置,所有的电容不能删减。

VDD-SYS 电源 ball 至少要有 1 个 10uF 以上的电容,2 个 2.2uF 电容,预留 2 个 100nF 电容,靠近引脚放置,所有的电容不能删减。

VCC-DRAM 电源 ball 至少要有 1 个 10uF 电容,3 个 2.2uF 电容,可以根据运行速率适当增加 1 至 3 颗 100nF 电容靠近引脚放置,所有的电容不能删减。

- SoC 其余部分电源脚必须参照标案设计外挂滤波电容,且 PCB 设计时就近放置,不能删减,如 PLL、EFUSE、RTC、GPIO 等,如图 2-29 所示：

图 2-30 SoC Power PIN




2.3.4. GPIO 部分

- UART0 默认用于系统调试打印,建议预留测试点,用于系统调试打印,如果条件允许也可以预留 NC 防反灌电路,以便保护调试中的 IO,如图 2-30 所示

图 2-31 UAR0 调试串口

CPUX DEBUG



- 关键 GPIO 分配建议按照标案图进行设计，请勿随意调整，以便降低软件适配工作量。
- GPIO PL0 和 PL1 为主控与 PMIC 专用的 TWI 通讯总线，内部有 4.7K 上拉，不建议与其余 TWI 设备共用。如图 2-31 所示：

图 2-32 TWI 通讯总线设计




- GPIO PL、PM 口为 CPUS 的 IO 口，在待机休眠时不掉电，保持正常工作状态。若需要休眠唤醒功能，请把中断唤醒源接在 PL、PM 口上，且注意电平匹配，PL 口默认使用 3.3V 电平，PM 口默认使用 1.8V 电平。
- 具有独立供电电源引脚的 GPIO 口，可以根据外设的需求进行电压的适配调整，如 PC、PD、PE、PF、PG、PL、PM 口；PB 和 PH 口不具备独立供电设计，由 VCC-IO 电源供电，默认为 3.3V 电压。
GPIO 使用时需注意与外设的电平匹配问题。
- GPIO 口需增加上拉电阻时，需将对应的上拉电源设计为对应的电压域，避免造成系统电源漏电，增加系统功耗，如 PE 口的上拉电阻必须加到 VCC-PE 电源上。
- PC/PF 组 IO 有 Flash 及 SD-Card 功能，SoC 启动时会 Try 各种介质，会发送时钟、命令、数据等信号，不要将声光电等传感器的控制信号放置在 PC/PF 上，以免外设不受控制，出现如 LED 异

常闪亮或功放有 pop 声音等，如果因为 IO 口数量不够，必须使用 PC/PF 组 IO，请务必联系全志导入需求。

- 接声光电等信号时要注意在软件可控前，硬件上要能固定 IO 状态，避免外设异常工作。
- PF 口的供电在 SOC 内部由 switch 选择，根据外设情况自动选择 3.3V/1.8V 供电，1.8V 在内部由 VCC-MCSI 供电，因此产品方案设计上需注意:若产品带 TF 卡，即使没有 camera 规格，VCC-MCSI 也要保持供电。


图 2-33 VCC-MCSI 供电注意事项



2.4.FLASH


- 标案原理图中 FLASH 部分提供了 NAND TSOP48、BGA152 封装与 eMMC BGA169 封装的原理图参考设计，客户可以根据产品规格需求进行相关的删减或者增加。
- 在 PCB 布局中，Flash 需靠近主控摆放，走线与高频信号隔开。
- Flash 的封装建议采用全志提供的封装库，可以兼容 TSOP48 NAND/eMMC 的 FLASH 双 layout 设计。
- 如果使用 eMMC 5.0 及 5.0 以上的颗粒，则需要预留电阻，其中 153ball 的 eMMC PIN J5 和 A6，169ball 的 eMMC PINT5 和 H6，必须通过 0R 电阻下拉到地；因 A523 eMMC-DS 信号集成下拉电阻，153ball eMMC PIN H5 和 169ball PIN R5 的 10K 下拉电阻 10K 可以 NC。其他非 eMMC 5.0

图 2-34 eMMC 5.0/5.1 片子选贴电路



- 如果 eMMC 设备使用 HS200 和 HS400 高速总线模式，需将 eMMC VCCQ 以及主控 GPIO PC 口的电压配置为 1.8V 电压。使用时请按照实际需求进行 VCC-PC 的电源的配置，如图 2-33 所示：

图 2-35 VCC-PC 电源设计




- 贴一片 NAND，可以是 1CE 或 2CE 的；贴两片 NAND，只能是 1CE。
- 部分 NAND Flash 具有 VPS 电源供电脚，NAND Flash 的 VPS0 和 VPS1 的电路连接需要参照相应的 Datasheet 进行匹配设计。
- 对 eMMC 这类存在 NC/RFU 等保留引脚，不可为方便走线将这些信号与电源，地或其他 eMMC 信

号连接在一起，否则会引起 eMMC 无法使用。


- 需注意 NAND FLASH 的 IO 电压有 1.8V 和 3.3V 两种电压，使用时需参照对应的 datasheet。按实际的需求匹配 VCC-PC 的电压大小，如图 2-34 所示。
- Layout 时信号 NAND—D0~D7、RE、WE 相对 DQS 等成控制 $\leq 300\text{mil}$ ；过孔数量：D0~D7 上使用的过孔数量相同。

图 2-36 NAND FLASH 的 IO 电压



- 原理图中需增加 NAND、EMMC 信号线走线的阻抗要求标注说明，如下图所示：


图 2-37 NAND、EMMC 信号线阻抗标注说明



- Layout 时控制信号阻抗为 50Ω，组内信号需要做等长处理，对于 EMMC—D0~D7、DS 相对 CLK 等成控制≤300mil；总长度控制在 2000mil 以内；eMMC 信号 D0~D7 组内包地；CLK 在 SOC 端串接 33R 电阻，走线单独包地。

- 需评估清楚 NAND、EMMC 芯片的工作电压及最大工作电流，并在原理图中标注清楚，便于 PCB layout 设计，如图 2-36 所示：

图 2-38 FLASH 电源工作电流电压标注



- NAND 和 EMMC 选型请严格参照《Allwinner AXX eMMC support list_Vxx》和《Allwinner AXX NAND Flash Support List_Vxx》文档，必须选用支持列表里面 A523 平台支持的型号。
- GPIO 口 PC1、PC6、PC7 在 SoC 内部有做上拉，外部设计 eMMC-RST、NRB0、NRB1 电路时候，可以做 Cost down，省去外部上拉的设计。

2.5.CARD

- CLOCK 脚不需要上拉电阻，需在靠近主控端串联 33 欧电阻，如图 2-37 所示。若并联电容，容值不得超过 15pF。

图 2-39 SDC0-CLK 串接电阻




- GPIO 口 PF3 和 PF6 在 SoC 内部有做上拉，外部设计 SDC0-CMD 以及 SDC0-DET 电路时候，可以做 Cost down，省去外部上拉的设计。
- A523 支持 SD3.0 协议，会自动识别 CARD 的类型然后调节 IO 电压。若 TF 卡是 SD3.0 存储卡，A523 会工作在 SD3.0 模式，IO 电压则会从 3.3V 切换到 1.8V，PF 口供电会在 SoC 内部进行切换，无需外部提供独立电源。
- SD 接口信号线为高速信号线，若运行 SD3.0 模式，则要求信号线上并接的 TVS 管的寄生电容 $\leq$

5pF；若只运行 SD2.0 模式，则要求 TVS 管的寄生电容<35pF，否则会影响数据传输质量。


- 建议保留 DET 信号线上的串联电阻，避免在插入 SD CARD 时产生信号下冲，影响信号质量，同时能够提高 IO 信号的 ESD 性能。如图 2-38 所示：

图 2-40 SDC0-DET 串接电阻



- 对于 VCC-CARD，建议采用电源开关保护电路，避免在插入坏卡时拉挂系统以及改善 SD CARD 上电时的电源质量。如果为了降低产品成本，可以删除此电路。如图 2-39 所示：

图 2-41 VCC-CARD 的保护电路



- 部分产品的 TF 接口内缩在结构外壳内部，受到 ESD 干扰的风险较低，为了降低产品成本，设计

时可以根据产品结构和测试结果，酌情删减 TF 卡接口的 ESD 器件。


- 需在原理图中标注清楚 TF 卡信号线的走线阻抗要求，以便 PCB layout 设计，如图 2-40 所示：

图 2-42 TF 卡信号阻抗要求



- 需在原理图中标注清楚 TF 卡电源的工作电压和最大工作电流，以便 PCB layout 设计，如图 2-41 所示：


图 2-43 TF 卡工作电压电流标注



2.6.USB


- USB0、USB2 具有 OTG 功能，USB1 只具有 HOST 功能，烧录程序只能使用 USB0 口，在产品功能定义上需要注意区别，USB2 和 USB3 不能使用分离接口，如果要用 USB2，必须保证在物理结构上和 USB3 是同一接口。
- USB0/1/2 为 USB2.0 接口，USB3 为 USB3.1,其中，USB2.0 的速率为：HS, 480 Mbit/s、FS, 12 Mbit/s、LS, 1.5 Mbit/s，USB3.0 的速率为：SS, 5 Gbit/s、HS, 480 Mbit/s、FS, 12 Mbit/s。
- USB0 座子上的 ID Pin 脚用于外部设备检测，连接到 GPIO 脚，并通过电阻上拉到 VCC-IO 电压。若 ID 检测为低，则主控识别 USB 外设插入，USB0 工作为 Host 模式。反之，USB0 工作为 Device 模式。
- 建议保留 ID 信号线上的串联电阻，避免在插入 USB 设备时产生信号下冲，影响信号质量，同时

图 2-45 USB0 电路设计



- 当 USB0 采用 Type-C 接口，带模拟音频输出时，需要带 CC 检测芯片进行识别。当 USB0 采用 Type-C 接口，但未带模拟音频，不需要 CC 检测芯片。
- RU1、RU2 选用 5.1Ω 可以提高 USB 接口的抗 ESD 能力，RU1、RU2 使用 0Ω 或 5.1Ω 时 USB0 对应驱动参数不同，需要软件做出相应处理。
- 为抑制电磁辐射，可以考虑在信号线上预留共模电感（Common mode choke），在调试过程中根据实际情况选择使用电阻或者共模电感。
- AXP717C 方案接 TYPE-C 接口的时候，建议保留 CC1/CC2 信号线上的串联电阻，避免在插入 USB 设备时产生信号下冲，影响信号质量，更改为 1K 阻值可以提升 IO 口的 ESD 性能。如图 2-44 所示：

图 2-46 CC 信号处理




- USB0 和 USB1 接口，在供电电源设计时需要保持与配套的电源方案对应一致。

1、USB0 口的电源设计：

PMIC 自带限流输出功能，可以由驱动打开或关闭。USB0 口外加限流开关如图 2-45 所示，供电来源于系统 VCC-5V。

图 2-47 USB0 电源设计




2、USB1 口的电源设计：

a) USB1 口的供电来源于系统 VCC-5V，只增加一个限流开关即可，如图 2-46 所示：

b) 不使用 USB1 时，VDD09_USB、VCC33_USB、VCC33_18_USB 建议连接电源：

图 2-48 USB1 口电源设计



3、USB 建议 Layout 采用以下原则：

c) 阻抗要求：差分 90ohm。

d) 等长需求：差分对内长度差 50mil 内，总长度控制在 4000mil 以内。

e) USB-DM/USB-DP 走线的过孔不超过 2 个。


f) USB-DM/USB-DP 建议与其它信号的间距大于 10 mil，避免走线走在器件下面或者与其他信号交叉，建议包地处理。

g) TVS 器件需要靠近 USB 座子摆放。

h) USB 座子金属外壳接地，管脚 TOP 面建议全铺接地。


- 需在原理图中标注清楚 USB 信号线的走线阻抗要求，以便 PCB layout 设计，如图 2-47 所示：

图 2-49 USB 走线阻抗要求




- 需在原理图中标注清楚 USB 电源的工作电压和最大工作电流，以便 PCB layout 设计，如图 2-48 所示：

图 2-50 USB 工作电压电流标注



- USB2 和 USB3 在供电电源设计时需要保持与配套电源方案对应一致，单独使用 USB2.0、USB3.1 或 PCIE2.1 的任意功能时，USB2 的电源 3.3V，及 USB3 的电源 0.9V 和 1.8V 均需要供电，如图 2-49 所示，如果不使用 PCIE 相关功能，信号中的 PCIE-REF-CLKP 和 PCIE-REF-CLKN 需要接地，其余信号可以浮空。

图 2-51 USB2 和 USB3 供电方案



2.7.WIFI-BT

- 需确保 VCC-WIFI 电源的电压与 WiFi 芯片的工作电压保持一致。
- WiFi 的 SDIO 口需与 PG 口的电压保持一致，中断口的电压需与 PM 口的电压保持一致。
- PCM 的连接方式如表 2-2 PCM 连接方式，请勿接反：

表 2-3 PCM 连接方式

主控端	WIFI 端
PCM-CLK	PCM-CLK
PCM-SYNC	PCM-SYNC
PCM-DOUT	PCM-DIN
PCM-DIN	PCM-DOUT

- UART 的连接方式如表 2-3 UART 连接方式，请勿接反：


表 2-4 UART 连接方式

主控端	BT 端
UART-RX	UART-TX
UART-TX	UART-RX
UART-RTS	UART-CTS
UART-CTS	UART-RTS

- A523 主控的 32KFOUT 为内部 32.768KHz 时钟输出脚，与 WiFi 模组结合使用时，必须加外部上


拉电阻，且注意上拉的电源幅值为 1.8V，在待机时不关闭。如图 2-50 所示：

图 2-52 AP-CK32KO 上拉电路




- WiFi 的天线设计建议预留 π 型匹配电路，便于天线的匹配调试。如图 2-51 所示：

图 2-53 WiFi 天线匹配电路设计



- 每一个新的 PCB 使用 onboard 的 WiFi，都需要进行一次阻抗匹配和传导测试。
- 对于其它不同厂家的 WiFi 模组，具体原理图设计请参照 WiFi 原厂的设计指导文档。
- 需在原理图中标注清楚 WIFI SDIO 信号线的走线阻抗要求，以便 PCB layout 设计，如图 2-52 所示：

图 2-54 SDIO 信号走线阻抗要求




- 需在原理图中标注清楚 WiFi 电源的工作电压和最大工作电流，以便 PCB layout 设计。

- SDIO_CLK 做包地处理。如果不能包地则保持 $\geq 12\text{mil}$ ，两层板时，D0-D3 两两包地，CLK 单线包地，线间距 4mil。D0-D3 相对 CLK 等长控制 $<500\text{mil}$ 。
- 全志推出的 AW869A 和 AW869C 是双频模组，WLAN 支持 2.4G、5.8G、BT5.2、但是 AW869A 的带宽为 40Mhz，AW869C 为 80Mhz，AW869C 和 AW869A 均支持 WiFi 6，如果有使用需求可以联系全志 FAQ 获取信息。
- AW869A&AW869C 模组可以使用双天线。将模组的 pin 4 BT_ANT 对外经过 π 电路连接天线即可。

2.8.AUDIO

- A523 支持 2 路 DAC、3 路 ADCs、3 路 Audio Outputs、3 路 Audio Input、4 路 I2S、8 路数字 DMIC 和一路 OWA，用户可以根据场景需求选择合适的 IO。
- AVCC、VRA1、VRA2、AGND 的接地点汇总成一点，通过 0R 电阻到 GND。Audio codec 模块外围的网络上电阻、电容的参数不能修改。如图 2-53 所示：
- Layout 设计时建议 AGND 铜箔宽度 $\geq 20\text{mil}$ ，AGND 接地电阻连接到 GND 平面的过孔 ≥ 2 个。

图 2-55 Audio codec 外围电路




- CPVDD 与 VEE 共用滤波电容，PCB 设计时需单独走线到滤波电容 C71 处连接在一起，不能在 IC 下方 PAD 将其连接在一起，且建议走线宽度要 $\geq 10\text{mil}$ ，长度 $\leq 300\text{mil}$ 。
- SPEAKER 电路设计见图 2-54，或标案设计，图纸仅供参考，用户可以根据自己的需求灵活选择

音频物料。

- 为防止 pop 现象出现，硬件上建议在运放的使能引脚增加下拉电阻。

图 2-56 Speaker 电路设计




- 耳机输出的 RC 电路必须保留，如下图 2-50 的 CA5/RA7，CA6/RA8。HPOUTFB 的接地电阻 RA10 要尽可能的靠近耳机座子。MIC2N-N 网络要参考耳机座子的地，如图 2-55 所示：



注意，禁止 RA10 不靠近座子导致的中间接地等行为，否则会导致环路引入过多噪声，引发异常响或底噪过大。

图 2-57 耳机接口电路设计




- 耳机插入检测，通过 HP-DET 的高低电平的变化来判断。若 JA1 的 4 和 5 脚默认开路，插入耳机
全志科技版权所有，侵权必究

后短路,则电阻 RA9 NC 不贴;若 JA1 的 4 和 5 脚默认短路,插入耳机后断开,则电阻 RA9 贴 100K,

如图 2-55 所示,不同耳机检测的有效电平需在 sys_config 配置文件修改。


- 如果产品不带耳机接口,但又需要通过 HPOUTL/HPOUTR 信号外接音频功放时,必须将 HPOUTFB 信号在 CPU 端就近接地处理,且 HPOUTL/HPOUTR 信号的对地容阻不可 NC。
- 耳机输出 HPOUTR/L 通路不允许串接磁珠,否则会影响音频的传输质量。
- Layout 时建议 MBIAS、HBIAS 与 MICxP/MICxN 并行走线,线宽 10mil,且包地处理;LINEINL/R、AXIL/R、FMINL/R 每对 L、R 信号分别包地,线宽最小 4mil,走线及过孔远离高速信号及时钟信号。
- 不同的耳机座子,其结构也不尽相同,耳机接法必须考虑实际采用的耳机座子的结构,具体请参照耳机座子对应的规格书,并考虑欧标 (OMTP) 或者美标 (CTIA) 四段式耳机的接线顺序。标案默认为美标四段式耳机接法。美标与欧标的接口差异如图 2-56 所示:

图 2-58 美标欧标耳机接口差异




- AVCC 电源为内部模拟模块的供电电源,对电源质量要求较高,请勿改变现有的供电关系。
- HS-MIC 信号为 MIC 检测和信号接收 PIN,一般都在耳机接口的外部,容易受 ESD 干扰,需对地接 1nF 电容,如 CA8,靠近耳机座子摆放,提高系统 ESD 性能,不能删除。如图 2-57 所示:

图 2-59 HS-MIC 信号电路设计




- 本地 MIC 的电路设计推荐了单端设计和类差分设计方案，如果产品需 costdown，建议采用单端设计方式，可以省掉一个 ESD 器件。如果需提高 mic 音质和抗干扰性，推荐采用类差分设计。如图 2-58 所示：

图 2-60 MIC 电路设计




- 耳机 MIC 和本地 MIC 的偏置电阻需要根据差分或者单端进行匹配。如图 2-58 所示的电阻 RA21/RA23/RA25/RA27。
- 请注意在 MIC 接口电路上串接 33R 电阻，提高 EMI 性能，防止 MIC 引脚损坏
- MIC 信号 layout 时，建议线宽 4mil，线距离 4mil，且包地处理。
- 需在原理图中标注清楚 AUDIO 部分电源的工作电压和最大工作电流，以便 PCB layout 设计，如图 2-59 所示：

图 2-61 AUDIO 电源工作电压电流标注



- 全志标案中推出了在 Audio+AEC 设计，默认使用 AC107 方案，A523+AC107 方案有 2 路 DAC，5 路 ADC（2 拾音+2AEC），支持双喇叭做 AEC 回采功能，采集幅值为 0.5V，频率为 8kHz~96kHz。
- ADC 不使用时可以将其悬空处理。
- 方案需要做 MEMS DMIC 设计，如图 2-60 所示，A523 最多支持 8 个 DMIC 设计，通过配置 SEL 上下拉可以使一个 DMIC_DATA 接两个 MIC。


图 2-62 MEMS DMIC 方案设计参考



- TYPE-C 耳机功能需要外部增加 Audio Switch，Type-C 耳机方案，HPOUTL/R 与 DP/DM 切换的模拟开关，必须默认选择 USB DP/DM，以便第一次上电能烧录固件。TYPE-C 耳机麦方案，需要支持正反插，还需要增加 MIC 与 GND 切换模拟开关，建议选择带 SENSE 功能的模拟开关。PCB 上，芯片靠近 Type-C 座子放置，SBU1/SBU2 分开走线，线宽大于 15mil，尽量大于 20mil，减小左右声道串扰。如图 2-61 所示，详细设计请参考标案设计原理图。

图 2-63 TYPE-C 耳机方案设计参考

TYPE-C AUDIO



- MBIAS/HBIAS 在不使用的情况下，可以悬空，省去电容，但软件不要去使能 MBIAS/HBIAS。




- 1、LINEOUT 与 HPOUT 输出无声音和 MIC 录音无声音，测量 AVCC/CPVIN 电压是否 1.8V，VRA1/VRA2 电压是否为 0.9V，CPVDD 电压是否为 1.0V，CPVEE 电压是否为 -1.0V。
- 2、HPOUT 还是无声音，外部 32K 晶振是否起振，外部无 32K 晶振是否配置使用内部 RC16M 产生 32K 时钟。

2.9.Debug

- CPUX 的 JTAG 调试接口和 UART 接口分别可以从 SoC 的 PB、PF 口出来，两者必须至少保留其中一种接口，以便开发调试和量产问题分析处理。在有 TF 卡功能的产品中，建议 PB 口也尽量预留测试点，量产可以不贴元件，增加问题的分析调试通道。UART 接口建议增加防漏电电路，避免样机在长期老化测试中样机和电脑之间存在漏电，导致机器工作不正常或者电脑被拉挂。如图 2-62 所示：

图 2-64 CPUX 的调试接口




2.10. KEY/GPADC

- LRADC 按键键数选择，根据产品需要进行增加或者删减，LRADC 的电压采集范围为 0~1.286V，设计上请保证每个键值之间的电压间隔大于 0.2V 以上。分压电阻必须采用精度为 1% 的高精度电阻。如图 2-63 所示：


图 2-65 按键电路设计

KEY/ADC




- 如果不需要按键，若考虑 SDK 兼容，则 LRADC 必须加 100K 上拉电阻到 AVCC，否则 LRADC 可以 floating
- UBOOT 按键为硬件触发程序烧录按键，请根据产品需求决定是否预留。如图 2-64 所示：

图 2-66 UBOOT 按键



- RESET、POWER 按键请根据产品需求进行删减。
- 机器硬件触发烧录固件的按键组合方式有如下两种，请务必保留其中的一种按键，避免机器程序被破坏之后无法软件烧录。
 - 1) UBOOT 按键；
 - 2) 音量加键或者减键+ POWER 按键。
- A523 包含 4 路 GPADC，在标案中 GPADC0 和 1 的设计见 2.3.1 章节，另外两路 ADC 用户可以根据自己的需求使用，电路设计见图 2-65 或标案设计。
- GPADC 的规格为 12 位采样分辨率和 10 位精度，取值范围为 0V 到 AVCC，使用时建议预留调试滤波电容。

图 2-67 GPADC 电路设计



2.11. DISPLAY

- A523 支持 RGB、LVDS、MIPI-DSI、EDP 四种接口 LCD 屏，产品设计时请根据具体的 LCD 规格选用相关的参考设计电路。

2.11.1. PD 接口 LCD 设计

- PD 口对应的 RGB 数据接口、LVDS 接口、DSI 接口请按照标案默认设计，不能修改。如表 2-4 所示。


表 2-5 RGB/LVDS/DSI 接口定义

GPIO	Default	Function1	Function2
PD0	LCD0-D2	LVDS0-D0P	DSI0-DP0
PD1	LCD0-D3	LVDS0-D0N	DSI0-DM0
PD2	LCD0-D4	LVDS0-D1P	DSI0-DP1
PD3	LCD0-D5	LVDS0-D1N	DSI0-DM1
PD4	LCD0-D6	LVDS0-D2P	DSI0-CKP
PD5	LCD0-D7	LVDS0-D2N	DSI0-CKM
PD6	LCD0-D10	LVDS0-CKP	DSI0-DP2
PD7	LCD0-D11	LVDS0-CKN	DSI0-DM2
PD8	LCD0-D12	LVDS0-D3P	DSI0-DP3
PD9	LCD0-D13	LVDS0-D3N	DSI0-DM3
PD10	LCD0-D14	LVDS1-D0P	DSI1-DP0
PD11	LCD0-D15	LVDS1-D0N	DSI1-DM0
PD12	LCD0-D18	LVDS1-D1P	DSI1-DP1
PD13	LCD0-D19	LVDS1-D1N	DSI1-DM1
PD14	LCD0-D20	LVDS1-D2P	DSI1-CKP
PD15	LCD0-D21	LVDS1-D2N	DSI1-CKM
PD16	LCD0-D22	LVDS1-CKP	DSI1-DP2
PD17	LCD0-D23	LVDS1-CKN	DSI1-DM2
PD18	LCD0-CLK	LVDS1-D3P	DSI1-DP3
PD19	LCD0-DE	LVDS1-D3N	DSI1-DM3

- 务必保证 AP 端与 LCD 端的 MIPI 或 LVDS 接口信号差分对正确连接，正负不能反接。
- LCD 的正负压供电电源需根据 LCD 的规格进行匹配设计，标案中的设计仅供参考。
- LCD 的背光 IC 需要根据具体 LCD 规格设计，默认采用 PWM 调光，采用 PWM 调光时，请注意 PWM 的频率需要大于 20KHz，否则会出现电感啸叫的情况，建议根据背光 IC 的规格参数，将 PWM 频率调整为 30KHz~50KHz。
- 背光 IC 的 FB 端对地的限流电阻选用 1%精度的电阻，封装的选用需满足电路的功率需求，二极管建议使用肖特基二极管。如图 2-66 所示：


图 2-68 背光电路参考设计

BACKLIGHT




- 请确认 LCD 的 IO 电压与 AP 端的控制 IO 电压是否一致，若不一致，注意做电平匹配处理，如 LCD-RST 信号。
- 需在原理图中标注清楚 LVDS、MIPI-DSI 信号线的走线阻抗要求，以便 PCB layout 设计，如图 2-67 所示：

图 2-69 LVDS、MIPI-DSI 信号走线阻抗要求



- 需在原理图中标注清楚 LCD 电源的工作电压和最大工作电流，以便 PCB layout 设计，如图 2-68 所示：

图 2-70 LCD 部分电源工作电压电流




- 对于 RGB 转换其他视频信号的应用（如 RGB 转 HDMI 输出），为了避免部分 3.3V 视频转换芯片

兼容性差导致转接显示故障等问题，在开发阶段，强烈建议预留 3.3V 和 1.8V 两种不同电源的转换芯片设计（优先推荐 1.8V 的方案），待转接方案实机测试验证通过后，再根据验证结果移除不需要的兼容设计。针对 1080P 规格的 RGB 信号转换方案，必须注意 PD 口的电源设计，VCC-PD 的滤波电容要尽量靠近 SoC 管脚端放置。

2.12. EDP 屏幕设计

- EDP 在 SoC 上有专用的 I/O 引脚，支持最多 4lane 的信号输出，每路信号的功能都是唯一确定的，不支持信号间做交换设计，见图 2-69 所示：


图 2-71 EDP 在 AP 端的信号



- EDP-REXT 作为内部校准信号，需要连接精度优于 1% 的 1K 电阻到 GND，且 PCB Layout 时靠近 SoC 摆放。
- 当不使用 EDP 功能时，相关的信号和电源可以悬空。
- LCD-EDP 屏幕的供电电源及相关信号设计，要根据所选屏幕规格书确定，标案中的设计仅供参考，
- LCD-EDP 连接可以直接 FPC 接口，默认使用 PWM 调光，具体的频率及幅值等参数需要根据所选屏幕的规格书来确定。
- DP-HPD 信号为屏幕接入检测，未接入屏幕建议下拉 100k 电阻到地，检测阈值需要根据实际使用


的屏幕来确定，如图 2-70 所示：

图 2-72 HPD 电路设计




- EDP 信号线的走线阻抗要求 100ohm，建议在原理图中标注，以便 PCB layout 设计，同时需要串入 100nF 隔直电容保证信号质量，如图 2-71 所示：

图 2-73 EDP 信号走线阻抗要求



- 若产品有 typeC 视频输出的需求，EDP 输出信号可以通过 switch 芯片连接到 typeC 接口，实现 USB3.1 和 EDP 信号在同一物理接口的时分复用输出，switch 电路参考如下图，详情请参考标案原理图：

图 2-74 EDP-switch 输出设计



- EDP 信号传输频率超过 1.6GHz，请勿复用 EDP 到多个显示接口，否则会影响信号完整性。
- EDP 与 DP 接口协议接近，但面对的对象不同，当前 AP 端只支持 EDP 接口协议，使用时需要区分。
- EDP 信号当前在电流模式下输出信号的幅值最高为 500mV，在使用时可以针对接收端的情况调整；如果使用 switch 方案，外接较长的传输线或 SINK 端信号质量较差，可能造成兼容性问题。因此产品若需用到 EDP 接口，默认推荐 EDP 接 LCD 屏幕。
- 产品若采用 11 寸以上大屏，需评估外设的瞬态功耗是否超出电源方案的限制，例如开机或唤醒场景背光开启瞬间可能会存在瞬态大电流。因此若有外设瞬态电流过大的场景，推荐采用双节电池方案，详情可参考 2.1.8 章节。

2.13. SENSOR

- SENSOR 的 VCC 与 IOVCC 的电压大小可能不一致，确保 MASTER 的 TWI 总线电压域与 SENSOR

的 IOVCC 一致，否则需要做电平转换处理。


- SENSOR 的 TWI 需接上拉电阻，不可删除，如图 2-72 所示：

图 2-75 TWI 电路设计




- SENSOR 的中断信号默认接到 A523 的 PH 口，如果有需要在待机工作的 SENSOR，请保持该 SENSOR 的供电在待机时正常工作，同时将中断口连接到 PL 口。如 ALS 传感器的电路设计，如图 2-73 所示：

图 2-76 ALS 传感器电路设计



- 如果一路 TWI 上需要挂多个 SENSOR，需确保各个 TWI 设备的地址不冲突。
- 必须在原理图中标注清楚 SENSOR 电源的工作电压和最大工作电流，以便 PCB layout 设计，如图 2-74 所示：

图 2-77 SENSOR 电源工作电压电流



2.14. CAMERA

- A523 支持四路 MIPI-CSI 接口，硬件设计时，为了便于 PCB layout 设计，可以调换 A、B 通道与前后置摄像头之间的对应关系，但是，如果不同于标案，需要同时进行相关的软件适配。MCSIA 和 MCSIB、MCSIC 和 MCSID 才能组合成 4lane 使用，MCSIA 和 MCSIB 用作 4lane 时，需使用 MCSIA 的 CLK，MCSIB 的 CLK 可以悬空，也可以用作普通 IO，其中 MCSIA0、MCSIA1、MCSIB0、MCSIB1 依次对应 MCSI0/1/2/3；MCSIC 和 MCSID 用作 4lane 时，需使用 MCSIC 的 CLK，MCSID 的 CLK 可以悬空，也可以用作普通 IO，其中 MCSIC0、MCSIC1、MCSID0、MCSID1 依次对应 MCSI0/1/2/3，具体涉及方案可以见表 2-5。
- 其中每对 DSI 差分信号的最高速率为 1.2Gbps/lane，单 MIPI DSI 可以支持 FHD 分频，双 MIPI DSI 可以支持 2.5K 分辨率。

表 2-6 MCSI 信号输出方案


CSI	Pad name	2-lane	4-lane
MCSI-A	PK0	MCSIA_D0N	MCSIA_D0N
	PK1	MCSIA_D0P	MCSIA_D0P
	PK2	MCSIA_D1N	MCSIA_D1N
	PK3	MCSIA_D1P	MCSIA_D1P
	PK4	MCSIA_CKN	MCSIA_CKN
	PK5	MCSIA_CKP	MCSIA_CKP
MCSI-B	PK6	MCSIB_D0N	MCSIB_D0N
	PK7	MCSIB_D0P	MCSIB_D0P
	PK8	MCSIB_D1N	MCSIB_D1N
	PK9	MCSIB_D1P	MCSIB_D1P
	PK10	MCSIB_CKN	\
	PK11	MCSIB_CKP	\
MCSI-C	PK12	MCSIC_D0N	MCSIC_D0N
	PK13	MCSIC_D0P	MCSIC_D0P
	PK14	MCSIC_D1N	MCSIC_D1N
	PK15	MCSIC_D1P	MCSIC_D1P
	PK16	MCSIC_CKN	MCSIC_CKN
	PK17	MCSIC_CKP	MCSIC_CKP

MCSI-D	PK18	MCSID_D0N	MCSID_D0N
	PK19	MCSID_D0P	MCSID_D0P
	PK20	MCSID_D1N	MCSID_D1N
	PK21	MCSID_D1P	MCSID_D1P
	PK22	MCSID_CKN	\
	PK23	MCSID_CKP	\

- CAMERA 供电电源 AVDD-CSI、DVDD1V8-CSI、IOVDD-CSI、AFVCC-CSI 在接口处需挂滤波电容，


容值选用需参考 Sensor 规格书需求。如图 2-75 所示：

图 2-78 Camera 电源



- MCLK 建议靠近座子端预留 NC 电容，靠近 SoC 端串接 33R 电阻。如图 2-76 所示：

图 2-79 MCLK 电路设计



- AVDD-CSI 为 Sensor 内部模拟电路供电，对电源的纹波噪声要求较高，必须与其它电源分开供电，


以保证 AVDD-CSI 的电源质量。

- 若模组带自动对焦功能，需给模组提供 AFVCC-CSI 电源供电，若 AFVCC-CSI 电源没有时序要求，

可以与 IOVDD 共电，若有 AFVCC-CSI 电源有时序要求，需独立供电。

- 若前后摄像头的数字电源 DVDD-CSI 供电电压相同，则前后摄像头可以共用同一路电源，若数字电源 DVDD-CSI 供电电压不同，需考虑独立供电或者 CAMERA 模组上做 DCDC 降压兼容设计。
- 摄像头模组 PIN 脚定义：检查摄像头模组的 PIN 定义，是否与插座一致。检查模组排线和插座的方向是否吻合，检查模组金手指接触面的方向是否匹配。
- CAMERA 的 TWI 必须接上拉电阻，且不能与其他设备共用。有需要同时打开两个摄像头的时候，这组摄像头就要求 TWI 地址不能相同，避免通讯冲突。如图 2-77 所示：

图 2-80 Camera 的 TWI 设计




- 需在原理图中标注清楚 MIPI-CSI 信号线的走线阻抗要求，以便 PCB layout 设计，如图 2-78 所示：

图 2-81 MIPI-CSI 信号走线阻抗要求

MCSIB-D1[P/N]	MCSIC-D1[P/N]
MCSIB-D0[P/N]	MCSIC-D0[P/N]
MCSIA-D1[P/N]	MCSIC-CK[P/N]
MCSIA-D0[P/N]	Differential pairs
MCSIA-CK[P/N]	Z0= 100 ohm
Differential pairs	
Z0= 100 ohm	

- 需在原理图中标注清楚 CAMERA 电源的工作电压和最大工作电流，以便 PCB layout 设计，如图 2-79 所示：

图 2-82 CAMERA 电源工作电压电流




2.15. TP


- TP 的 TWI 需接上拉电阻到 VCC-IO 电源。
- CTP-INT、CTP-RST 信号连接到 A523 的 PH 口，默认为 3.3V 电压，使用时请注意须与 TP 驱动芯片 IO 电压保持一致。
- 必须在原理图中标注清楚 CTP 电源的工作电压和最大工作电流，以便 PCB layout 设计。
- 如果考虑在休眠时，CTP 能唤醒系统，需要对 CTP-RST 进行特殊处理。因为休眠时只有 PL 口在工作。

2.16. SPI INCELL 屏电路设计

图 2-83 SPI INCELL 屏接口电路设计




BACKLIGHT



2.17. GPS


- A523 搭载卫星得模块可以实现 BDS/GPS/GLONASS/QZSS/SBAS 卫星定位导航授时,设计参见标案设计或下图, 请勿随意修改其中的电路设计和元件, 如果有变动需求请联系对应芯片厂家。

图 2-85 GPS 电路设计



2.18. IR

图 2-86 IR 电路设计




- A523 的 IR 功能推荐电路见图 2-84，IR-RX 已验证支持 NEC 及 RC5 协议，IR-TX 已验证支持 NEX 协议。
- 设计时请注意 IR-RX 的上拉电源域与对应 IO 一致，防止长时间过压烧毁 IO 口，同时注意 IR 的电源串阻数值，要根据所选规格书确定，以延长其使用寿命。


2.19. HDMI IN

- A523 没有独立的 HDMI 功能，需要借助 MIPI 信号，信号从 HDMI 接口进入，通过一颗转换芯片输入到芯片的 MIPI 引脚来实现 HDMI 输入功能，最高支持到 HDMI1.4，相关设计见标案图纸 option 页或图 2-85 和图 2-86。
- 由于 HDMI 为对外接口，建议在所使用的差分对上连接 ESD 器件，且电路的结电容需要控制到 0.5pf 以下。
- HDMI 的差分信号在 layout 时需要控制阻抗在 100Ω，注意 TX 和 RX 不要调换和反接，设计时差分线需要包地处理，间距为 4H（H 为差分线到参考平面的距离），且控制过孔不要超过 2 个。
- HDMI-5V 及系统中任意上拉到 HDMI 的信号都需要通过二极管隔离，防止因为外部灌电流影响系统运行。

HDMI IN



MIPI CSI



- 外部转接 IC 的设计请严格按照参考标案设计，DDC_TWI 接 47K 电阻上拉到 HDMI 5V，不需要

全志科技版权所有，侵权必究


电平转换电路，EDID_TWI 接 4.7K 电阻上拉到 VDDIO 即可，HDPI 串 1 K 电阻到 HDMI 5V，同时加 100K 下拉到地。

- 转化 IC 所用到的电源可以参考标案设计，如果使用其他型号电源芯片，请参照转化 IC 的规格书进行设计，以保证压流符合需求。

2.20. DP IN


- A523 没有独立 DP IN 功能，需要借助 MIPI 输入来实现，DP 信号可以从 Type-c 接口输入，通过转换芯片后以 MIPI 信号的形式输入 SOC，电路设计见图 2-87 图 2-88，详细电路设计请参考标案图纸 Option 页。

图 2-89 Typec 连接设计



- 转接电路的电路设计请严格按照标案或图 2-88 进行设计，不要删减元件。
- 转换 IC 输出的 MIPI DSI 信号传输给 SOC，走线过程也请控制差分对阻抗在 100Ω，其他注意点请参照 LCD 章节设计要求。
- 转换芯片的供电电路支持差异化的设计，可以根据实际的产品需求选择，但是请注意不同的供电方式可能带来软件驱动的变化，设计中请根据 IC 规格书选取合适的电源芯片即可。

图 2-90 DP 转 MIPI 电路设计




2.21. 以太网

- A527 集成一套 GMAC，支持 RGMII 和 RMII 接口，网口方案可外挂千兆或百兆 phy 芯片，速

率兼容 10/100/1000Mbps。

- 外挂 phy 电路设计可参考标案，目前默认是 RTL8211F。若客户采用其他 phy 芯片，外围电路建议客户跟 phy 芯片厂家详细确认。
- 参考设计的 RJ45 连接器默认内嵌变压器，客户若采用低成本 RJ45，需要增加分立变压器，且注意 RC 电路需贴片。



- 以太网差分线上串接排阻的阻值不能太大，建议预留 0 欧，有利于改善雷击测试。
- A523 的 Fanout 25MHz 时钟信号给到外部 PHY 芯片使用，可节省外部 25MHz 晶振。
- RGMII-TXCK 建议预留 RC，便于 EMI 抑制调试，靠 SOC 端摆放。
- RGMII-RXCK 建议预留 RC，便于 EMI 抑制调试，靠 PHY 芯片端摆放。

3.ESD 设计

平板产品因为体型较薄，测试时与测试平台靠的很近，加上自身有一块较大的 LCD 金属外壳，导致 GND 平面耦合较大，对 ESD 的测试带来了巨大挑战，因此在进行 ESD 测试时，会经常出现 LCD 花屏、卡死，TP 触摸失灵，系统崩溃等现象。产品的 ESD 设计与整机的结构工艺设计、电子系统设计、软件设计、元器件选型等都密不可分，因此，如果客户对产品的 ESD 性能要求较高，需在产品设计前期进行充分的技术评估和产品规划。在产品设计时，不仅需要做好电子配件的选型，同时还需要做好原理图、PCB、结构工艺、软件等多方面的防护设计。

3.1.原理图 ESD 设计

A523 的原理图 ESD 设计主要注意点如下：

- A523 系统功能配置脚 TEST 等为敏感信号，易受干扰，抗 ESD 能力较弱，方案应用时不要引出走线，若要引出走线时建议增加对地 1~100nF 电容。
- 系统挂死与 IO 的抗 ESD 能力有关，提高各接口输入 PIN 的 ESD 能力有助于提高系统 ESD。如 HP-DET/USB-ID/CARD-DET/MIC-DET 等检测 PIN，将其到 SoC 端串接电阻有利于提高 ESD 性能。
- HS-MIC 信号为接口外露 PIN，除了增加 ESD 保护器件外，还要增加在 HS-MIC 到 SoC 端串接 1K~1.5K 电阻，或对地增加 1nF 电容；现有方案直接将 HS-MIC 对地电容改为 1nF 即可。
- 复位信号在靠近 AP 端，必须保留一个对 GND 的滤波电容，容值固定选择 1nF。走线尽可能包地处理，且远离干扰信号。
- 对于模组上的 reset 信号，如果测试 ESD 不过，可以考虑在模组上靠近芯片管脚的位置增加 1~100nF 电容接地，提升 ESD 性能。

- USB 的 DP 和 DM 信号可以串接上磁珠或者 5.1R 电阻，以增强 ESD 性能
- CPU/DRAM/晶振等 ESD 敏感的关键器件，建议预留金属屏蔽罩。
- 关键敏感电源可以考虑增加 LC 滤波设计。
- 部分与外部直连或者裸露的接口，如 speaker、MIC、耳机、USB、TF、按键等，必须加上合适的 ESD 器件。

3.2.PCB ESD 设计



说明，PCB 的 ESD 设计请参考《A523_Tablet_PCB_Design Layout Guide_Vxx》指导文档 ESD 设计部分。

3.3.软件 ESD 设计

软件 ESD 设计主要参考点如下：

- 建议把不用的 IO 口设置为低电平。
- 软件上可以加看门狗，对保护的目标状态位进行检测和异常监控。
- 出现 LCD 花屏、卡顿、卡死等异常现象时，如果在硬件整改无效的情况下，可以考虑增加 LCD 软复位的策略。
- 出现摄像头卡死、黑屏等现象，如果硬件整改效果不理想，也可以使用软复位的手段来解决。
- 出现 TP 失灵，不能恢复正常时，在硬件整改无效的情况下，可以考虑增加 TP 软复位的策略。

3.4. 结构工艺 ESD 设计

结构 ESD 设计主要参考点如下：

- 整机结构、装配工艺设计时，可通过加大 PCBA 的 GND 平面与外部金属平面的有效接触面积，

如 LCD 金属保护壳，增加 ESD 的泄放平面，提升 ESD 水平。

- 如果整机有接口副板设计，通过 FPC 排线与主板连接，建议将接口 ESD 器件摆放在副板上，并将副板与 LCD 金属平面通过导电棉有效连接在一起，使其就近下地，降低 ESD 流入主板干扰到 SoC 系统工作。
- 建议在 PCB 板双面四周均匀留出多个不小于 25mm² 的 GND 裸露铜皮（此铜皮直接通过过孔与 GND 平面相连），并通过导电棉与金属平面相连接。
- 塑胶内层喷导电漆，并将其与 GND 平面有效连接，达到屏蔽的效果。
- 如果 LCD 的 FPC 排线过长易受干扰，可以将 FPC 排线贴导电布屏蔽，或者采用屏蔽的 FPC 排线。
- LCD 在 ESD 测试异常时，可能是 LCD 的 TCOM 板电路受到干扰导致，可以考虑将其贴导电布屏蔽。
- 整机在结构工艺设计时，尽量将 LCD、TP 等 ESD 敏感部件远离裸露在外面的金属接口，降低 ESD 干扰风险。
- 整机装配时，需确保 PCBA 与 LCD 平面有效的接触，增加 ESD 泄放路径。

4.EMI 设计

产品设计之初，应充分了解硬件系统有哪些时钟信号，并对这些信号加以防护，以提高产品 EMI 性能，减少后续 DEBUG 时间和成本。

A523 各模块主时钟频率如表 4-1 所示。

表 4-1 A523 各接口时钟频率

接口	时钟	时钟频率	是否支持展频
DDR	SCKP/SCKN	DDR 各频点	支持
TWI	TWI-SCK	400 KHz	支持
SDIO	SDC-CLK	50MHz、100MHz、150MHz	支持
LCD	LCD-CLK	33MHz、49.5MHz、74.25MHz	支持
CSI	MCLK	24M、37.25MHz、74.5MHz	支持

EMI 设计建议参考如下：

- 各接口设计请按照各模块原理图和 PCB 设计要求进行。
- 硬件系统上高速时钟线建议走内层，且较高速的单端的时钟线上均要预留 RC 滤波电路，抑制高频分量，对于各模块时钟线进行包地处理。
- 差分对信号进行按照差分对要求走线，若无空间，需要满足 3W 原则。
- 排线座子合理布局，排线下方尽量不要有元器件和 PCB 走线。
- 若受结构限制，排线必须拉得很长，则建议排线座子信号线采用两两包地方式，且子板要预留与显示屏金属平面接地位置，排线必要时建议采用带屏蔽的排线。
- PCB 背面预留一些空白地位置，使用导电泡棉与显示屏接触，改善地回路。
- USB 与 BMU 共用一路 USB-DM/DP，在 BMU 端 USB-DM/DP 信号上串接的电阻靠近分叉点处放置。
- 喇叭线建议采用双绞线。


5. 防浪涌设计

产品设计之初，应考虑在各个电源输入处进行防浪涌设计，选取合适的防护器件。

防浪涌设计建议参考如下：

- USB 增加大功率防浪涌器件，建议增加 OVP 芯片进行保护。

图 5-1 防浪涌设计参考



- 选取合适的防护器件

- 1、Vrwm 电压高于线路最大正常工作电压,如 DC5V 电源接口,应选择 Vrwm 高于 5V 的 TVS。
- 2、保护器件钳位电压 VCL 尽量小,满足电路残余电压低于被保护设备瞬时耐受电压,例如 TVS 的限制电压 VCL 超过 DC/DC 的耐压过多,会导致芯片损坏。
- 3、保护器件的承受能力 (功率/通流) 不低于浪涌电流,例如 TVS 的功率过小会导致自身失效。

TVS 管在 PCB 布局时靠近接口摆放。

6. 散热设计

为了更好的发挥整机软硬件性能，必须考量整机散热。

- CPU 采用 DVFS 动态调频调压策略，本身可以降低功耗，在某些大负载场景下，功耗增加导

全志科技版权所有，侵权必究

致热损耗相应增加，从而导致温升提高；当温度达到一定阈值，cpu 会进行降频或关核策略来降低温升，保障系统在合理温度区间运行。因此整机散热不良，会导致大负载场景无法得到 SoC 的高性能体验。

- 具体散热考量措施可参考《A523 散热设计指导》，或第三方专业散热厂家推荐方案。



著作权声明

版权所有©2023 珠海全志科技股份有限公司。保留一切权利。

本文档及内容受著作权法保护，其著作权由珠海全志科技股份有限公司（“全志”）拥有并保留一切权利。

本文档是全志的原创作品和版权财产，未经全志书面许可，任何单位和个人不得擅自摘抄、复制、修改、

发表或传播本文档内容的部分或全部，且不得以任何形式传播。

商标声明

、、、 Allwinner Technology（不完全列举）均为珠海全志科技股份

有限公司的商标或者注册商标。在本文档描述的产品中出现的其它商标，产品名称，和服务名称，均由其各自所有人拥有。

免责声明

您购买的产品、服务或特性应受您与珠海全志科技股份有限公司（“全志”）之间签署的商业合同和条款的约束。本文档中描述的全部或部分产品、服务或特性可能不在您所购买或使用的范围内。使用前请认真阅读合同条款和相关说明，并严格遵循本文档的使用说明。您将自行承担任何不当使用行为（包括但不限于如超压，超频，超温使用）造成的不利后果，全志概不负责。

本文档作为使用指导仅供参考。由于产品版本升级或其他原因，本文档内容有可能修改，如有变更，恕不另行通知。全志尽全力在本文档中提供准确的信息，但并不确保内容完全没有错误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或发生侵犯第三方权利事件，全志概不负责。本文档中的所有陈述、信息和建议并不构成任何明示或暗示的保证或承诺。

本文档未以明示或暗示或其他方式授予全志的任何专利或知识产权。在您实施方案或使用产品的过程中，可能需要获得第三方的权利许可。请您自行向第三方权利人获取相关的许可。全志不承担也不代为支付任何关于获取第三方许可的许可费或版税（专利税）。全志不对您所使用的第三方许可技术做出任何保证、赔偿或承担其他义务。