

Quais componentes do nRisc precisam de receber o sinal de clock, no Verilog, e por quê?

Clock no nRisc

- Importante em componente onde pode ocorrer alteração do valor de entrada em função de mudança do valor de saída
- Todas as escritas, em todos os componentes, devem acontecer em uma mesma borda do clock (ex: *posedge*).
- As leituras devem ocorrer na borda oposta (ex: *negedge*)
 - garanta que os sinais de simulação só se propagam após estarem estabilizados em todos os componentes em um determinado tempo de simulação (evita *loops*).
- Como pensar para decidir se deve escrever e ler em bordas diferentes do clock?
 - Verifique se o valor de entrada do componente poderá ser alterado como decorrência de uma mudança no valor de saída. Em outras palavras: há algum caminho que conecta uma saída do componente a alguma entrada?
 - Faça essa distinção ao menos nos elementos que guardam estados/valores (ex: PC, Memórias e Registradores).

