


第四章 乘法器和除法器

- 1.乘法的运算过程
- 2.乘法器的实现
- 3.乘法器的优化

- 4.除法的运算过程
- 5.除法器的实现
- 6.除法器的优化

手工进行乘法运算







20 27 30


手工进行乘法运算

```
2 3 4 5
 9 8 7 6
114 20 27 30
```







×				0	
		1	0	0	0
	0	0	0	0	




			1	0	0	0
×			1	0	0	1
			1	0	0	0
		0	0	0	0	
	0	0	0	0		

```
2 3 4 5
114 20 27 30
```







×			1 1	0	0	0 1
			1	0	0	0
		0	0	0	0	
	0	0	0	0		
1	0	0	0			
1	0	0	1	0	0	0



简化后的运算过程



简化后的运算过程




被乘数 Multiplicand

乘数 Multiplier

如果当前参与运算的乘数位为1,则直接将被乘数放置在对应位置上

简化后的运算过程



被乘数 Multiplicand

乘数 Multiplier


如果当前参与运算的乘数位为1, 则直接将被乘数放置在对应位置上

如果当前参与运算的乘数位为0, 则直接将"0"放置在对应位置上

十进制和二进制运算的选择


采用十进制的ENIAC

采用二进制的EDVAC





十进制和二进制运算的选择



关于EDVAC的 报告草案 1945

电子管是一种"全或无"设备(all-or-none),适合表示只有两个数值的系统,即二进制。


二进制可以大幅度地简化乘法和除法 的运算过程。尤其是对于乘法,不再 需要十进制乘法表,也不再需要两轮 的加法。


必须要记住,十进制才是适合人使用的。因此,输入输出设备需要承担二进制和十进制之间的转换工作。





约翰·冯·诺依曼 John Von Neumann 1903~1957


二进制乘法的运算过程


















被乘数 Multiplicand

乘数 Multiplier

每个中间结果产生后 直接与当前的乘积累加

每产生一个中间结果 被乘数向左移动一位




被乘数 Multiplicand

乘数 Multiplier

每个中间结果产生后直接与当前的乘积累加

每产生一个中间结果 被乘数向左移动一位




被乘数 Multiplicand

乘数 Multiplier

每个中间结果产生后 直接与当前的乘积累加

每产生一个中间结果 被乘数向左移动一位




被乘数 Multiplicand

乘数 Multiplier

每个中间结果产生后 直接与当前的乘积累加

每产生一个中间结果 被乘数向左移动一位





第四章 乘法器和除法器

1.乘法的运算过程

4.除法的运算过程


2.乘法器的实现

5.除法器的实现


3.乘法器的优化

6.除法器的优化


乘法器的实现结构




乘法器的工作过程(初始化)




乘法器的工作过程(1)




乘法器的工作过程(1a)




乘法器的工作过程(2)




乘法器的工作过程(3)




乘法器的工作过程(4)




乘法器的工作过程(1) 第2轮




乘法器的工作过程(2) 第2轮




乘法器的工作过程(3) 第2轮




乘法器的工作过程(4) 第2轮




乘法器的工作过程(1) 第3轮




乘法器的工作过程(1) 第4轮




乘法器的工作过程(4) 第4轮




乘法器的运算结果




乘法器的运算结果



N位乘法器的工作流程图



对比:N位乘法器的工作流程(优化后)






第四章 乘法器和除法器


- 1.乘法的运算过程
- 2.乘法器的实现
- 3.乘法器的优化

- 4.除法的运算过程
- 5.除法器的实现
- 6.除法器的优化


N位乘法器的工作流程图




乘法器的优化1:加法移位并行




乘法器的优化1:加法移位并行





N位乘法器的工作流程图





N位乘法器的工作流程化











"被乘数寄存器" 8位宽带左移但其中有效数字始终只有4位

"乘数寄存器" 4位宽带右移 但其中有效数字每周期减少1位

"乘积寄存器"8位宽 但初始时有效数字只有4位 而且每周期增加1位

"加法器"8位宽,但参与运算的有效数字实际只有4位

Multiplicand 1 0 0 0


4-bit


"被乘数寄存器"缩减为4位而 且取消左移功能

"乘数寄存器" 4位宽带右移 但其中有效数字每周期减少1位

"乘积寄存器" 8位宽 但初始时有效数字只有4位 而且每周期增加1位

"加法器"8位宽,但参与运算的有效数字实际只有4位






"被乘数寄存器"缩减为4位而 且取消左移功能

"乘数寄存器" 4位宽带右移 但其中有效数字每周期减少1位

"乘积寄存器"增加右移功能 乘积初始值置于其中高4位,随 着运算过程不断右移

"加法器"8位宽,但参与运算的有效数字实际只有4位




"被乘数寄存器"缩减为4位而 且取消左移功能

"乘数寄存器" 4位宽带右移 但其中有效数字每周期减少1位

"乘积寄存器"增加右移功能 乘积初始值置于其中高4位,随 着运算过程不断右移

"加法器"缩减为4位宽,"乘积寄存器"只有高4位参与运算




"被乘数寄存器"缩减为4位而 且取消左移功能

取消"乘数寄存器",乘数初始置于"乘积寄存器"低4位

"乘积寄存器"增加右移功能 乘积初始值置于其中高4位,随 着运算过程不断右移

"加法器"缩减为4位宽,"乘积寄存器"只有高4位参与运算




"被乘数寄存器"缩减为4位而 且取消左移功能

取消"乘数寄存器",乘数初始置于"乘积寄存器"低4位

"乘积寄存器"增加右移功能 乘积初始值置于其中高4位,随 着运算过程不断右移

"加法器"缩减为4位宽,"乘积寄存器"只有高4位参与运算

N位乘法器的实现结构






第四章 乘法器和除法器

- 1.乘法的运算过程
- 2.乘法器的实现
- 3.乘法器的优化

- 4.除法的运算过程
- 5.除法器的实现
- 6.除法器的优化

除法的运算过程(示例1)



Dividend = Quotient × Divisor + Remainder

除法的运算过程(示例2)






第四章 乘法器和除法器


- 1.乘法的运算过程
- 2.乘法器的实现
- 3.乘法器的优化

- 4.除法的运算过程
- 5.除法器的实现
- 6.除法器的优化


32-bit 除法器的工作流程图




4-bit 除法器的实现示例




除法器的工作过程(0)




除法器的工作过程(1)




除法器的工作过程(2)




除法器的工作过程(2a)




除法器的工作过程(2b)




除法器的工作过程(3)



除法器的工作过程(4)




除法器的工作过程(1)第二轮




除法器的工作过程(第二轮~第四轮)

轮次	操作	商	除数	余数	
_	1. 余数=余数-除数	0000	0001 0000	111 0111	
	2b. 余数=余数+除数,商左移补0	0000	0001 0000	0000 0111	
	3. 除数右移	0000	0000 1000	0000 0111	
	1. 余数=余数-除数	0000	0000 1000	111 1111	
三	2b. 余数=余数+除数,商左移补0	0000	0000 1000	0000 0111	
	3. 除数右移	0000	0000 0100	0000 0111	
	1. 余数=余数-除数	0000	0000 0100	0000 0011	
四	2a. 商左移补 1	0001	0000 0100	0000 0011	
	3. 除数右移	0001	0000 0010	0000 0011	


除法器的工作过程(1)第五轮




除法器的工作过程(2)第五轮




除法器的工作过程(2a) 第五轮




除法器的工作过程(3)第五轮




除法器的工作过程(4)第五轮



除法器的运算结果



32-bit 除法器的实现






第四章 乘法器和除法器


- 1.乘法的运算过程
- 2.乘法器的实现
- 3.乘法器的优化

- 4.除法的运算过程
- 5.除法器的实现
- 6.除法器的优化


除法器的实现(第一版)



除法器的面积优化




除法器的实现(第二版)




除法的性能优化分析

回顾:乘法的特点


- 。每个部分积都是独立的
- 。可以并行计算各个部分积




除法的性能优化分析




对比:N位乘法器的工作流程图



对比:N位乘法器的工作流程(优化后)



除法的性能优化分析





第五章 单周期处理器

- 1. 处理器设计的 主要步骤
- 4.访存指令的控制信号

2. 数据通路的建立

5.分支指令的控制信号

3.运算指令的控制信号

6.控制信号的集成

处理器的设计步骤

- ① 分析指令系统,得出对数据通路的需求
- ② 为数据通路选择合适的组件
- ③连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤ 集成控制信号,形成完整的控制逻辑

MIPS指令系统的简化版本

无符号加法和减法

- ° addu rd, rs, rt
- ° subu rd, rs, rt

6-bit 5-bit 5-bit 5-bit 5-bit 6-bit funct R rd shamt opcode rt rs 31 26 25 21 20 16 15 11 10

立即数的逻辑或

ori rt, rs, imm16

装载和存储一个字(32位)

6-bit

5-bit

- o lw rt,imm16(rs)
- o sw rt,imm16(rs)

条件分支

o beq rs,rt,imm16

Ι	opcode		pcode rs		rt		immediate		
	31	26	25	21	20	16	15		0

16-bit

5-bit

指令的含义

指令位域的分解

需求:存放指令的存储器,可读, 地址和数据均为32位

16-bit

。R型指令:{op, rs, rt, rd, shamt, funct} ← MEM[PC]

。I型指令:{op, rs, rt, Imm16} ← MEM[PC]

5-bit

6-bit

需求:存放指令地 址的32位寄存器

5-bit

指令的含义

指令的操作

```
\circ ADDU R[rd] ← R[rs] + R[rt]; PC← PC+4
```

 \circ SUBU R[rd] ← R[rs] - R[rt]; PC← PC+4

需求:改写一个寄存 器的内容(rd或rt) 需求:一组存放数据 的32位通用寄存器 需求:同时读取两个寄 存器的内容(rs和rt)

• ORI R[rt] ← R[rs] | zero_ext(Imm16); PC ← PC+4

需求:运算的操作数可以是寄存器或者 扩展后的立即数

需求:提供加、减、逻 辑或 三种功能的运算器 需求:将16位立即数扩展到32位(零扩展)

指令的含义

指令的操作

```
\circ LOAD R[rt] ← MEM[R[rs]+sign_ext(Imm16)]; PC← PC+4
```

° STORE MEM[R[rs]+sign ext(Imm16)] ← R[rt]; PC← PC+4

需求:存放数据的存储器,可读写,地址和数据均为32位

需求:将16位立即数扩展 到32位(符号扩展)


```
• BEQ if (R[rs] == R[rt])
then PC \leftarrow PC+4 + (sign_ext(Imm16) | |00)
else PC \leftarrow PC+4
```

需求:比较两个数 / 判断是否相等 需求:PC寄存器支持两种自增方式, 加4或加一个立即数

指令系统的需求


算术逻辑单元(ALU)

- 。运算类型:加、减、或、比较相等
- 。操作数:2个32位的数,来自寄存器或扩展后的立即数



立即数扩展部件

- 。 将一个16立即数扩展为32位数
- 。 扩展方式:零扩展、符号扩展



程序计数器 (PC)

- 。一个32位的寄存器
- 。 支持两种加法:加4或加一个立即数



指令系统的需求

寄存器堆

- 。每个寄存器为32位宽,共32个
- 。支持读操作:rs 和 rt
- 。 支持写操作:rt 或 rd
- 。注:这称为"两读一写"的寄存器堆

存储器

- 。一个只读的指令存储器,地址和数据均为32位
- 。一个可读写的数据存储器,地址和数据均为32位
- 。注:这两个存储器实际对应了CPU中的指令和数据高速缓存(Cache)

存储组件:寄存器堆

内部构成

。 32个32位的寄存器


数据接口信号

。 busA, busB: 两组32位的数据输出

。 busW:一组32位的数据输入

读写控制

- 。 Ra(5位): 选中对应编号的寄存器,将其内容放到busA
- 。 Rb(5位): 选中对应编号的寄存器,将其内容放到busB
- 。 Rw(5位): 选中对应编号的寄存器,在时钟信号(clk)的上升沿,如果写使能信号有效(WriteEnable==1),将busW的内容存入该寄存器
- 。 注:寄存器堆的读操作不受时钟控制




存储组件:存储器

数据接口信号

。 Data In: 32位的数据输入信号

。 Data Out: 32位的数据输出信号



读写控制

- · Address: 32位的地址信号。该信号指定一个存储单元,将其内容送到数据输出信号
- · Write Enable:写使能信号。在时钟信号(clk)的上升沿,如果写使能信号有效(为1),将数据输入信号的内容存入地址信号指定存储单元
- 。 注:存储器的读操作不受时钟控制

处理器的设计步骤

- ① 分析指令系统,得出对数据通路的需求
- ②为数据通路选择合适的组件
- ③连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤集成控制信号,形成完整的控制逻辑



第五章 单周期处理器

- 1. 处理器设计的 主要步骤
- 4.访存指令的控制信号

2. 数据通路的建立

5.分支指令的 控制信号

3.运算指令的控制信号

6.控制信号的集成

建立数据通路的方法

基本原则

。 根据指令需求,连接组件,建立数据通路

指令的需求

- 。所有指令的共同需求
- 。不同指令的不同需求

建立数据通路的方法

基本原则

。 根据指令需求,连接组件,建立数据通路


指令的需求

- 。 所有指令的共同需求
- 。不同指令的不同需求

所有指令的共同需求

取指令

- 。程序计数器(PC)的内容是指 令的地址
- 。 用PC的内容作为地址,访问指 令存储器获得指令编码




所有指令的共同需求

取指令

- 。程序计数器 (PC)的内容是指 令的地址
- 。用PC的内容作为地址,访问指 令存储器获得指令编码

更新程序计数器 (PC)

- 。顺序执行时
 - $PC \leftarrow PC + 4$
- 。发生分支时
 - PC ← 分支目标的地址




所有指令的共同需求

取指令

- 。程序计数器 (PC)的内容是指 令的地址
- 。用PC的内容作为地址,访问指 令存储器获得指令编码

更新程序计数器(PC)

- 。顺序执行时
 - $PC \leftarrow PC + 4$
- 。发生分支时
 - PC ← 分支目标的地址



所有指令的共同需求


取指令

- 。程序计数器 (PC)的内容是指 令的地址
- 。用PC的内容作为地址,访问指 令存储器获得指令编码

更新程序计数器 (PC)

- 。顺序执行时
 - $PC \leftarrow PC + 4$
- 。发生分支时
 - PC ← 分支目标的地址

Instruction Fetch Unit, IFU



建立数据通路的方法

基本原则

。 根据指令需求,连接组件,建立数据通路

指令的需求


- 。所有指令的共同需求
- 。 不同指令的不同需求

加法和减法指令的需求

$$R[rd] = R[rs] \text{ op } R[rt]$$

o addu rd, rs, rt subu rd, rs, rt


	6-t	oit	5-	bit	5-	bit	5	-bit	5-l	oit	6-	-bit
R	opc	ode	r	S	r	:t		rd	sha	amt	fu	nct
	31	26	25	21	20	16	15	11	10	6	5	0




注:ALUCtr和RegWr是由 指令译码生成的控制信号

逻辑运算指令的需求


R[rt] = R[rs] op ZeroExt[imm16]



逻辑运算指令的需求




访存指令的需求(Load)




访存指令的需求(Load)


R[rt] = Mem[R[rs]+SignExt[imm16]]



访存指令的需求(Store)



数据通路初步完成



处理器的设计步骤

- ① 分析指令系统,得出对数据通路的需求
- ② 为数据通路选择合适的组件
- ③连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤集成控制信号,形成完整的控制逻辑



第五章 单周期处理器

- 1. 处理器设计的 主要步骤
- 4.访存指令的控制信号

2. 数据通路的建立

5.分支指令的控制信号

3.运算指令的控制信号

6.控制信号的集成

不同维度的指令分类

	addu rd,rs,rt subu rd,rs,rt	ori rt,rs,imm16	
访存指令		lw rt, imm16(rs) sw rt, imm16(rs)	
分支指令		beq rs, rt, imm16	
	R型指令	I型指令	J型指令

加法指令的操作步骤

addu rd, rs, rt

① MEM[PC]

 $\bigcirc 3) \quad PC = PC + 4$

从指令存储器中取回指令 指令指定的操作 计算下一条指令的地址


6-bi	t		5-bit		5-bit		5-bit	5	-bit		6-bit
opco	de		rs		rt		rd	sh	amt	1	funct
31	26	25	21	20	16	15	11	10	6	5	0


R

加法指令的操作步骤(1)

Instruction = MEM[PC] Instruction Fetch Unit, IFU

- 。从指令存储器中取回指令
- 。所有指令均有此步骤







加法指令的操作步骤(1)


Instruction = MEM[PC] Instruction Fetch Unit, IFU

- 。从指令存储器中取回指令
- 。所有指令均有此步骤







加法指令的操作步骤(2)



加法指令的操作步骤(2)




加法指令的操作步骤(2)




加法指令的操作步骤(3)

$$PC=PC + 4$$

。除了分支指令,均有此步骤



Instruction Fetch Unit, IFU



不同维度的指令分类

运算指令	addu rd, rs, rt subu rd, rs, rt	ori rt,rs,imm16	
访存指令		lw rt, imm16(rs) sw rt, imm16(rs)	
分支指令		beq rs, rt, imm16	
	R型指令	I型指令	J型指令

ori指令的操作步骤

ori rt, rs, imm16

① MEM [PC] **从指令存储器中取回指令**

② R[rt]=R[rs] | ZeroExt[imm16] 指令指定的操作

③ PC=PC + 4 **计算下一条指令的地址**


6-bit 5-bit 5-bit 16-bit

 opcode
 rs
 rt
 immediate

 31
 26
 25
 21
 20
 16
 15
 0


ori指令的操作步骤(2)

 $R[rt] = R[rs] \mid ZeroExt[imm16]$



ori指令的操作步骤(2)

 $R[rt] = R[rs] \mid ZeroExt[imm16]$



ori指令的操作步骤(2)

 $R[rt] = R[rs] \mid ZeroExt[imm16]$

