

第五章 单周期处理器

- 1. 处理器设计的 主要步骤
- **₽**
- 4.访存指令的 控制信号

2. 数据通路的建立

- ·
- 5.分支指令的 控制信号

3.运算指令的控制信号

- •
- 6.控制信号的集成

不同维度的指令分类

运算指令	addu rd, rs, rt subu rd, rs, rt	ori rt,rs,imm16	
访存指令		lw rt, imm16(rs) sw rt, imm16(rs)	
分支指令		beq rs, rt, imm16	
	R型指令	I型指令	J型指令

lw指令的操作步骤


lw rt, imm16(rs)

- ① MEM[PC] 从指令存储器中取回指令
- ② R[rt]=DataMemory{R[rs]+SignExt[imm16]} 指令指定的操作
- ③ PC=PC + 4 计算下一条指令的地址

	6-1	bit	5	-bit	5	5-bit		16-bit	
I	opcode		opcode rs rt		rt		immediate		
	31	26	25	21	20	16	15		0


lw指令的操作步骤(2)

R[rt]=Data Memory{R[rs]+SignExt[imm16]}




lw指令的操作步骤(2)

R[rt]=Data Memory{R[rs]+SignExt[imm16]}



lw指令的操作步骤(2)

R[rt]=Data Memory{R[rs]+SignExt[imm16]}



sw指令的操作步骤

6-bit

sw rt, imm16(rs)

- ① MEM[PC] 从指令存储器中取回指令
- ② DataMemory{R[rs]+SignExt[imm16]}=R[rt] **指令指定的操作**
- ③ PC=PC + 4 计算下一条指令的地址

5-bit


opcode			rs		rt		immediate
31	26	25	21	20	16	15	0

5-bit

16-bit

sw指令的操作步骤(2)

DataMemory{R[rs]+SignExt[imm16]}=R[rt]





第五章 单周期处理器

- 1. 处理器设计的 主要步骤
- 4.访存指令的 控制信号

2. 数据通路的建立

5.分支指令的控制信号

3.运算指令的控制信号

6.控制信号的集成

不同维度的指令分类

11- 1	addu rd, rs, rt subu rd, rs, rt	ori rt,rs,imm16	
访存指令		lw rt, imm16(rs) sw rt, imm16(rs)	
分支指令		beq rs, rt, imm16	
	R型指令	I型指令	J型指令

条件分支指令的示例

```
if(i==j)
    f=g+h;
else
f=g-h;
```

C语言代码

```
beq $s3,$s4,True  # branch i==j
sub $s0,$s1,$s2  # f=g-h(false)
j  Next  # goto Next

True: add $s0,$s1,$s2 # f=g+h (true)
Next: ...
```

MIPS汇编语言代码


beg指令的操作步骤

```
beq rs, rt, imm16
        从指令存储器中取回指令
(1) MEM[PC]
② if (R[rs]-R[rt]==0) 判断转移条件是否成立
(3) then PC = PC + 4 + SignExt[imm16]*4;
  else PC = PC + 4;
                  计算下一条指令的地址
   6-bit
        5-bit
               5-bit
                                 16-bit
```

I	opcode		opcode rs		rt	immediate			
	31	26	25	21	20	16	15		0


beq指令的操作步骤(2)

if (R[rs]-R[rt]==0) then zero=1; else zero=0;




beq指令的操作步骤(2)

if (R[rs]-R[rt]==0) then zero=1; else zero=0;




beg指令的操作步骤(2)

if (R[rs]-R[rt]==0) then zero=1; else zero=0;



beq指令的操作步骤(3)

```
if(zero==0) then PC=PC+4 + SignExt[imm16]*4 ;
    else PC=PC+4;
```



nPC_sel	zero	MUX	↑ nDC col
0 (''+4'')	X	0 (PC+4)	nPC_sel_ zero
1 (''branch'')	0 (\neq)	0 (PC+4)	PC+4 Target
1 (''branch'')	1 (=)	1 (Target Address)	Address

beq指令的操作步骤(3)

if(zero==0) then PC=PC+4 + SignExt[imm16]*4; else PC=PC+4; nPC_sel **'**32 zero PC 32 Target clk Address Adder 32 Address **Instruction Word Instruction** Memory IFU

beq指令的操作步骤(3)

if(zero==0) then PC=PC+4 + SignExt[imm16]*4; else PC=PC+4; nPC sel ⁷32 zero PC Target Address clk Adder Adder 32 SignExt||00 Address Instruction Word Instruction *′*32 Memory **IFU**



第五章 单周期处理器

- 1. 处理器设计的 主要步骤
- 4.访存指令的控制信号


2. 数据通路的建立

5.分支指令的控制信号

3.运算指令的控制信号

6.控制信号的集成


现有指令所需的控制信号



处理器的设计步骤


- ① 分析指令系统,得出对数据通路的需求
- ②为数据通路选择合适的组件
- ③连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤集成控制信号,形成完整的控制逻辑

控制逻辑与数据通路



控制信号的汇总(以add指令为例)

add: $R[rd] \leftarrow R[rs] + R[rt]; PC \leftarrow PC + 4$



控制信号的逻辑表达式

func	100000	100010	/					
opcode (op)	000000	000000	001101	100011	101011	000100		
	add	sub	ori	lw	sw	beq		
RegDst	1	1	0	0	Х	Х		
ALUSrc	0	0	1	1	1	0		
MemtoReg	0	0	0	1	Х	Х		
RegWr	1	1	1	1	0	0		
MemWr	0	0	0	0	1	0		
nPC_sel	0	0	0	0	0	1		
ExtOp	Х	Х	0	1	1	х		
ALUctr<1:0>	00(ADD)	01 (SUB)	10 (OR)	00(ADD)	00(ADD)	01(SUB)		

控制信号的逻辑表达式

R

func	100000	100010						
opcode (op)	000000	000000	001101	001101 100011 10101				
	add	sub	ori	lw	sw	beq		
RegDst	1	1	0	0	X	Х		

opcode	rs	rt	rd	shamt	funct	
opcode	rs	rt	immediate			


add, sub

ori, lw, sw, beq

控制器的逻辑表达式

```
RegDst
             = add + sub
ALUSTC
               = ori + lw + sw
MemtoReq = lw
ReqWr
               = add + sub + ori + lw
MemWr
             = sw
nPC sel
             = beq
ExtOp = lw + sw
ALUctr[0] = sub + beq
ALUctr[1] = or
        = rtype ·func5 ·~func4 ·~func3 ·~func2 ·~func1 ·~func0
add
         = rtype ·func5 ·~func4 ·~func3 ·~func2 · func1 ·~func0
sub
rtype = \sim op5 \cdot \sim op4 \cdot \sim op3 \cdot \sim op2 \cdot \sim op1 \cdot \sim op0,
ori
         = \sim op5 \cdot \sim op4 \cdot op3 \cdot op2 \cdot \sim op1 \cdot op0
lw
         = op5 \cdot \sim op4 \cdot \sim op3 \cdot \sim op2 \cdot op1 \cdot op0
         = op5 \cdot \sim op4 \cdot op3 \cdot \sim op2 \cdot op1 \cdot op0
SW
bea
         = \sim op5 \cdot \sim op4 \cdot \sim op3 \cdot op2 \cdot \sim op1 \cdot \sim op0
```

控制器的实现示意图



处理器的设计步骤

- ① 分析指令,得出对数据通路的需求
- ② 为数据通路选择合适的组件 🤍
- ③连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤集成控制信号,形成完整的控制逻辑