Einführung

- Erweiterte Backus-Naur-Form (EBNF)
 - ist eine Erweiterung der Backus-Naur-Form (BNF) und stellt eine formale Metasprache dar, die zur Beschreibung kontextfreier Grammatiken benutzt wird.


Symbol	Bedeutung
=	ist definiert als
-	Ende einer Produktionsregel
"abc"	das Terminalsymbol abc
Bezeichner	das nichtterminale Symbol
X Y	Alternative (Exklusiv-oder)
[X]	0- oder 1-maliges Auftreten von X
{ X }	0- oder mehrmaliges Auftreten von X
(X Y)	Zusammenfassung: entweder X oder Y

Terminalsymbole: fett hervorgehoben, Großbuchstaben

- VHDL VHSIC Hardware Description Language
- VHSIC Very High Speed Integrated Circuit
- Die Hardwarebeschreibungssprache VHDL wurde 1987 als IEEE-1076-Standard festgelegt und 1993 erweitert.
- VHDL ist ursprünglich als Beschreibungs- und Simulationssprache entwickelt worden.
- VHDL eignet sich für
 - Spezifikation,
 - Dokumentation und
 - technologieunabhängige Beschreibung
- digitaler Systeme und Schaltungen auf verschiedenen Abstraktionsebenen

- VHDL ist für Entwürfe komplexer Systeme (FPGA-/CPLD-/ ASIC-Design) ausgelegt:
 - getrennte Übersetzung einzelner Module;
 - Top-Down-/Buttom-Up-Entwurf;
 - Modularisierung und Hierarchiebildung (Syntaxkonstrukte wie z.B.: ENTITY, COMPONENT, PROCESS, PROCEDURE).
- Die Beschreibung einer Schaltung in VHDL kann auf unterschiedliche, funktional äquivalente Arten erfolgen. Allerdings bringt das bei einer Schaltungssynthese auch einer VHDL-Beschreibung nicht immer die gleichen Ergebnissen hervor.
- Aus der Sicht der Synthese enthält VHDL Sprachkonstrukte, die überhaupt nicht (FILE, ASSERT, AFTER) oder nur bedingt (RECORD, REGISTER, WHILE) in Schaltungsstrukturen umgesetzt werden können.

Einführendes Beispiel am SN7400



```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

-- Quad 2-Input NAND Gate
ENTITY SN7400 IS

PORT(A1, A2, A3, A4: IN std_logic;
B1, B2, B3, B4: IN std_logic;
Y1, Y2, Y3, Y4: OUT std_logic);
END ENTITY SN7400;
```

```
ARCHITECTURE logic OF SN7400 IS
BEGIN

Y1 <= NOT(A1 AND B1);

Y2 <= NOT(A2 AND B2);

Y3 <= NOT(A3 AND B3);

Y4 <= NOT(A4 AND B4);

END ARCHITECTURE logic;
```

```
LIBRARY unisim;
USE unisim.vcomponents.ALL;

ARCHITECTURE structure OF SN7400 IS
BEGIN
g1: NAND2 PORT MAP(Y1, A1, B1);
g2: NAND2 PORT MAP(Y2, A2, B3);
g3: NAND2 PORT MAP(Y3, A3, B3);
g4: NAND2 PORT MAP(Y4, A4, B4);
END ARCHITECTURE structure;
```

- Die Schaltungssynthese aus einer VHDL-Beschreibung ist nur unter Einhaltung bestimmter Beschreibungsregeln und eines bestimmten Beschreibungsstils möglich.
- Eine simulations- und synthesefähige VHDL-Beschreibung einer Komponente besteht aus:
 - einer Schnittstellenspezifikation (ENTITY);
 - einer oder mehreren Architekturbeschreibungen (ARCHITECTURE);
 - optional einer oder mehreren Konfigurationsvorgaben (CONFIGU-RATION);
 - optional einer oder mehreren Bibliotheken (PACKAGE).

Grundbegriffe in VHDL

- Entwurfseinheit (entity)
 - ist ein zusammenhängendes, in sich abgeschlossenes System.
 - ist durch eine Schnittstellenbeschreibung (entity declaration) für die Umgebung sichtbar.
 - entspricht einem Symbol in einer grafischen Schaltungsbeschreibung.
- Architektur (architecture)
 - enthält die Beschreibung der Funktionalität der modellierten Komponente.
 - Alle simulierberen/synthetisierbaren Entwurfseinheiten haben eine Architekturbeschreibung.
 - Für eine Komponente können mehrere Architekturen existieren:
 - auf unterschiedlichen Abstraktionsebenen (Systemebene, algorithmische Ebene, Registertransfereben, Logikebene);
 - aus verschiedenen Sichten (Verhalten, Struktur) beschreiben;
 - mit verschiedene Entwurfsalternativen.

Grundbegriffe in VHDL

Konfiguration (configuration)

 legt fest, welche der beschriebenen Architekturen einer bestimmten Schnittstellenspezifikation zugeordnet ist und welche Zuordnungen für möglicherweise verwendete Submodule in der Architektur gelten.

Paket (package)

 ist eine Sammlung gemeinsam genutzter Konstanten, Datentypen, Objekten, datentypspezifischer Operatoren und Unterprogrammen in einem Entwurf.

Prozeß (process)

- ist die Grundausführungseinheit in VHDL;
- dient als Umgebung für sequentielle, d.h. nacheinander ablaufende Anweisungen;
- wird zur Modellierung prozeduraler Vorgänge verwendet.

Lexikalische Elemente

Kommentare

- dienen zur besseren Lesbarkeit von VHDL-Quellcode
- haben keinerlei Bedeutung für die Funktion eines Modells.
 Ausnahme: Steueranweisungen für Synthesewerkzeuge, die oft innerhalb eines Kommentars stehen.
- werden durch den doppelten Bindestrich ("--") eingeleitet und reichen dann bis zum Ende einer Zeile.
- können zu Beginn einer Zeile oder nach einer VHDL-Anweisung stehen.

Beispiele:

```
-- das ist eine Kommentarzeile
PC <= PC + 1; -- Inkrementieren des Befehlszählers</pre>
```

Lexikalische Elemente

- Begrenzungszeichen
 - Leerzeichen, Tabulator, Zeilenumbruch
 Die Verwendung von Leerzeichen, Tabulatoren und Zeilenumbrü chen dient dann nur der besseren Lesbarkeit des VHDL-Textes
 durch den Menschen, hat aber keinen Einfluß auf die syntaktische
 Bedeutung des VHDL-Textes.
 - Die Formatierung eines Programms unterstützt die Selbstdokumentation eines Programmtextes.
- Einzel- und zusammengesetzte Operatoren und Trennungssymbole:

```
( ) | ' . , : ; / * - < = > & +
=> >= <= := /= <> ** --
```

Lexikalische Elemente

- Bezeichner (identifier)
 - sind Namen von Entwurfseinheiten, Objekten, Datentypen, Funktionen, Prozeduren, Instanzen von Komponenten usw..
- Bei der Wahl von Bezeichnern sind folgende Regeln zu beachten:
 - Bezeichner bestehen aus einer Folge von Buchstaben, Ziffern und einzelnen Unterstrichen
 - das erste Zeichen eines Bezeichners muß ein Buchstabe sein
 - sie dürfen keine Leer- oder Sonderzeichen enthalten
 - der Unterstrich ('_') darf nicht am Anfang oder Ende des Bezeichners und nicht zweimal unmittelbar aufeinanderfolgend verwendet werden
 - Bezeichner dürfen keine reservierten Worte sein
 - Bezeichner sind case-insensitiv

Übersetzungseinheiten und Bibliotheken

Übersetzungseinheiten

- Schnittstellen: ENTITY oder PACKAGE
- Implementierungen: ARCHITECTURE oder PACKAGE BODY
- Konfigurationen: CONFIGURATION
- zusammengefaßt in Projektbibliotheken (z.B. work, std, ieee)
- Änderungen im Implementierungsteil einer Übersetzungseinheit haben keinen unmittelbaren Einfluß auf andere Übersetzungseinheiten. => Eine Nachübersetzungen ist nicht notwendig.

Projektbibliotheken

- Der Aufbau und die Verwaltung von Projektbibliotheken liegt in der Verantwortung des Simulators oder des Rechnersystems, und ist nicht vom VHDL-Standard vorgeschrieben.
- Projektbibliotheken werden meistens als eigene Verzeichnisse in einem Dateisystem realisiert.
- Übersetzungseinheiten in Projektbibliotheken werden über logische Namen (VHDL-Bezeichner) angesprochen.

Projektbibliotheken

- Die Verbindung zwischen einem logischen VHDL-Namen und dem physikalischen Speicherort (einem Verzeichnispfad) ist eine Aufgabe des Simulators/Synthesewerkzeugs und wird mit Hilfe sog. werkzeugspezifischer Konfigurationsdateien festgelegt.
- Auszug aus der werkzeugspezifischen Konfigurationsdatei modelsim.ini (VHDL-Simulator von MentorGraphics Corp.)

```
[Library]
std
                 = $MODEL TECH/../std
ieee
                 = $MODEL TECH/../ieee
vital2000
                 = $MODEL TECH/../vital2000
                 = $MODEL_TECH/../synopsys
synopsys
modelsim lib
                 = $MODEL TECH/../modelsim lib
; Xilinx Section
unisim
                 = $MODEL TECH/../xilinx/vhdl/unisim
                 = $MODEL TECH/../xilinx/vhdl/simprim
simprim
```

LIBRARY-Klausel

• Die LIBRARY-Klausel dient dazu, Projektbibliotheken in VHDL-Programmen bekannt zu machen.

```
LIBRARY_Klausel = library Bibliothekenbezeichner { "," Bibliothekenbezeichner } ";" .
```

- Die Bibliotheken STD und WORK sind implizit (d.h. ohne LIBRARY-Klausel) bekannt, und brauchen nicht deklariert zu werden.
 - In der Bibliothek STD werden i.d.R. allgemeine Pakete (z.B. standard, textio) abgelegt.
 - Die Bibliothek WORK dient als sog. Arbeitsbibliothek zum Abspeichern von selbst kompilierten Modellen.
- Andere Bibliotheken müssen explizit durch Angaben von Bibliothekenbezeichnern sichtbar gemacht werden.
- Die LIBRARY-Klausel wird beim Bedarf in jeder Übersetzungseinheit verwendet.
- Sie steht gewöhnlich direkt vor einer Entity, einer Architektur, einer Konfiguration, einem Paket oder vor dem Paketrumpf.

USE-Klausel

 Die USE-Klausel dient dazu, nach der Bekanntgabe einer Projektbibliothek mit der LIBRARY-Klausel dort vorhandene Übersetzungseinheiten sichtbar zu machen.

```
USE_Klausel =
   use selektierter_Bezeichner { "," selektierter_Bezeichner } ";" .

selektierter_Bezeichner =
   Bibliothekenbezeichner "." [ Paketbezeichner "." ]
   ( Deklarationsbezeichner | all ) .
```

 Alle Einträge der Standard-Pakete STD.standard und STD.textio sind implizit (d.h. auch ohne USE-Klausel) verfügbar, und brauchen nicht explizit mit einer USE-Klausel sichtbar gemacht zu werden.

```
library IEEE;

use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_textio.all;
use UNISIM.VComponents.all;
use UNISIM.VComponents.all;
```

Typkonzept in VHDL

- VHDL ist streng (stark) typisierte (typgebunde) Sprache:
 - Objekte eines Typs können nur die durch diesen Typ definierten Werte annehmen, und auf diese Objekte sind nur die für diesen Typ definierten Operationen anwendbar.
 - Automatische oder implizite Typkonvertierungen sind weitgehend verboten.
 - Typkonvertierungen müssen explizit mit Konvertierungsfunktionen durchgeführt werden. Bei gleichartigen Typen (numerische Typen oder gleichstrukturierte Reihungstypen) ist eine Cast-Konvertierung in der Form Typname (Ausdruck) erlaubt.
 - Das strenge Typkonzept erhöht die Zuverlässigkeit:
 - der Compiler kann bereits zur Übersetzungszeit die meisten Semantik-Fehler finden.
 - das Laufzeitsystem kann auf Semantik-Fehler, die zur Laufzeit/Simulation auftreten, gezielt reagieren.

Typkonzept in VHDL

- Vier Datentypklassen in VHDL:
 - skalare Datentypen (scalare types):
 - diskrete Typen:
 - » Aufzählungstyp (enumeration)
 - » Bereichstyp (range)
 - physikalischer Typ (physical)
 - Gleitkommatyp (real)
 - zusammengesetzte Datentypen (composite types):
 - Reihungstyp (array)
 - Verbundtyp (record)

Mit zusammengesetzten Typen lassen sich Daten zu komplexen Datentypen organisieren.

- Zugriffstyp (access type)
- Dateityp (file type)

Datentyp

• Ein Datentyp in VHDL definiert sowohl eine Menge von Werten, die ein Objekt annehmen kann, als auch Operationen, die auf diesen Werten angewendet werden dürfen.

```
Typdefinition =

type Bezeichner is

Aufzählungstyp | Bereichstyp | Gleitkommatyp | Physikalischer_Typ

| Reihungstyp | Verbundtyp | Zugriffstyp | Dateityp ";" .
```

- Die Zuweisung und der Vergleich auf Gleichheit sind zwei Grundoperationen für jeden Datentyp.
- Eine Untertypdefinition schränkt nur die Wertemenge eines zuvor definierten Datentyps ein, ohne dadurch einen neuen Typ einzuführen.

```
Untertypdefinition = subtype Bezeichner is Bezeichner [ Bereichstyp ] .
```

- Der Untertyp und der (Basis-)Typ sind kompatibel.
- Objekte mit verschiedenen Untertypen des gleichen Basistyps können mit den Operatoren des Basistyps verknüpft werden.

Aufzählungstyp

 Der Aufzählungstyp definiert eine geordnete Menge von Werten, die durch sog. Aufzählungsliterale (Bezeichner oder Zeichenliterale) repräsentiert werden. Die Ordnung ist durch die Aufschreibungsreihenfolge vorgegeben.

```
Aufzählungstyp = "(" Literal { "," Literal } ")" .
```

einige Standard-Aufzählungstypen:

```
-- vordefinierte Typen aus dem standard-Paket:
type boolean    is (false, true);
type bit        is ('0', '1');
type character is (.. 256 ASCII-Zeichen ..);
```

- selbstdefinierte Aufzählungstypen:

```
type TOpCode is (ADD, ADC, SUB, SBC, JMP, MOV, LOAD, STORE);

type TOctValue is ('0', '1', '2', '3', '4', '5', '6', '7');

type TState is (idle, run, error, send, receive);
```

Aufzählungstyp

- Bezeichner oder Zeichenliterale eines Aufzählungstyps werden implizit mit nicht negativen numerischen Werten von links nach rechts aufsteigend durchnumeriert.
- Das erste (am weitesten links stehende) Element in der Aufzählung hat die Position Null.
- Der Aufzählungstyp zur Modellierung 9-wertiger Logik:

```
-- vordefinierter Typ aus dem std_logic_1164-Paket:
                                          nicht initialisiert
type std ulogic is ( 'U', -- Uninitialized
                   'X', -- Forcing Unknown
                                          stark unbekannt
                   '0', -- Forcing 0
                                          starke logische 0
                   '1', -- Forcing 1 starte logische 1
                   'Z', -- High Impedance hochohmig, für Busse
                   'W', -- Weak Unknown schwach unbekannt
                   'L', -- Weak 0
                                          schwache logische 0
                   'H', -- Weak 1
                                          schwache logische 1
                  '-' -- Don't care
                                          egal
                  );
```

Aufzählungstyp

Grundoperation:

- Neben Zuweisungen (": =", "<=") auch Vergleichsoperationen ("=", "/=", "<", ">", "<=", ">=")
- vier Standard-Funktionen/Attribute:

```
    Vorgängerfunktion (PRED) TOpCode' PRED(JMP) = SBC
    Nachfolgerfunktion (SUCC) TOpCode' SUCC(JMP) = MOV
    Positionsfunktion (POS) std_ul ogi c' POS(' H') = 7
    Wertfunktion (VAL) std_ul ogi c' VAL(4) = ' Z'
```

• weitere Attribute ...

Typkonflikte und Auflösung mit Konvertierungsfunktionen:

Bereichstyp

 Der Bereichstyp legt den Wertebereich des Typs durch eine explizite Angabe einer Ober- und Untergrenze fest.

```
Bereichstyp = range Ausdruck ( to | downto ) Ausdruck .
```

- Die Angaben zur Ober- und Untergrenze müssen konstante Ausdrücke sein, also zur Übersetzungszeit berechenbar.
- Mit den Schlüsselwörtern **to** und **downto** lassen sich entsprechend aufsteigende und absteigende Wertebereiche vereinbaren.
- Auch die Integer- und Real-Typen sind als Bereichstypen definiert:

```
-- vordefinierte Typen aus dem standard-Paket:

type integer is range -2**31 to 2**31 - 1; -- -2147483648 to +2147483647

type real is range -1.0E308 to 1.0E308; -- -1.0E38 to +1.0E38
```

- Ein ganzzahliger Bereichstyp umfaßt alle Zahlen zwischen Oberund Untergrenze. Alle Operationen mit Daten dieses Typs sind genau und entsprechen den üblichen arithmetischen Gesetzen.

```
type index is range 15 downto 0;

type wahrscheinlichkeit is range 0.0 to 1.0;
```

Bereichstyp

- Mit einer Untertypdefinition kann man die Wertemenge eines zuvor definierten Bereichs- oder Aufzählungstyps einschränkt, ohne dadurch einen neuen Datentyp einzuführen.
 - Operationen können auf Typen und Untertypen in gleicher Weise angewendet werden, sofern keine Bereichsbeschränkungen verletzt werden.

```
-- vordefinierte Typen aus dem standard-Paket:
subtype natural is integer range 0 to integer'high;
subtype positive is integer range 1 to integer'high;
-- vordefinierte Typen aus dem std_logic_1164-Paket:
subtype X01Z is std_ulogic range 'X' to 'Z'; -- ('X','0','1','Z')
subtype UX01 is std_ulogic range 'U' to '1'; -- ('U','X','0','1')

type elektronische_elemente is
    (spule, kondensator, widerstand, leitung, klemme,
        diode, bipolarer_transistor, unipolarer_transistor);
subtype passive_elemente is elektronische_elemente range spule to klemme;
subtype aktive_elemente is elektronische_elemente
    range diode to unipolarer_transistor;
subtype transistor is aktive_elemente
    range bipolarer_transistor to unipolarer_transistor;
```

- Der Reihungstyp ist eine sog. homogene Struktur, die sich aus Komponenten zusammensetzt, die alle vom selben Datentyp sind.
 - Die Definition eines Reihungstyps legt sowohl den Typ der Komponenten als auch den der Indizes fest.

```
Reihungstyp =
    array "(" Indextyp { "," Indextyp } ")" of Komponententyp .

Indextyp = Bezeichner [ range "<>" ] .
```

- Die Anzahl der Indizes definiert die Dimension eines Reihungstyps.
 - Indextypen müssen diskrete Typen sein: (Aufzählungstypen oder Bereichstypen).
 - Indextypen verschiedener Dimensionen eines Reihungstyps können unterschiedlich sein.

```
type monat is (JAN, FEB, MAR, APR, MAI, JUN, JUL, AUG, SEP, OKT, NOV, DEZ);
type tag   is (MO, DI, MI, DO, FR, SA, SO);
type woche is range 1 to 52;
type kalender is array (tag, woche, monat) of positive;
```

- Eindimensionale und zweidimensionale Reihungstypen werden auch oft entsprechend als Vektoren und Matrizen bezeichnet.
- Für mehrdimensionale Reihungstypen wird für gewöhnlich die Bezeichnung Felder verwendet.
- In VHDL unterscheidet man zwischen eingeschränkten und uneingeschränkten (unconstrained array) Reihungstypen.

```
-- vordefinierte Reihungstypen aus dem std_logic_1164-Paket:
type stdlogic_1d     is array (std_ulogic) of std_ulogic;
type stdlogic_table is array (std_ulogic, std_ulogic) of std_ulogic;
-- vordefinierte uneingeschränkte Reihungstypen aus dem std_logic_1164-Paket:
type std_ulogic_vector is array (natural range <>) of std_ulogic;
type std_logic_vector is array (natural range <>) of std_logic;
```

 Bei eingeschränkten Reihungstypen sind die Indizes-Bereiche (also die oberen und unteren Grenzen) aller Objekte des Typs gleich.
 Somit haben alle Objekte eines solchen Typs die gleiche Größe.

- Bei uneingeschränkten Reihungstypen können verschiedene Reihungsobjekte unterschiedliche Grenzen haben:
 - Die Indextypen der Dimensionen sind für alle Objekte des Reihungstyps gleich, aber verschiedene Reihungsobjekte können Indexwerte unterschiedlicher Unterbereiche für den Indexwert einer Dimension haben.
 - Die Bereichgrenzen eines uneingeschränkten Reihungsobjektes können auch durch Initialisierung festgelegt werden.

- Für Vektoren mit diskreten Komponententypen sind neben "=" und "/=" auch die Relationsoperatoren "<", "<=", ">" und ">=" auf der Grundlage der lexikographische Ordnung definiert.
- Vordefinierte Operationen für den Reihungstypen sind:
 - Indizierung, Aggregatbildung,
 - Ausschnittbildung, Vergleich,
 - Zuweisung und Konkatenation.
- Von Feldern kann man indizierte Komponenten bilden:
 - Bei der Indizierung muß ein Index für jeden Indexbereich des Feldes angegeben werden.
 - Das Laufzeitsystem prüft beim Indizieren während der Simulation, ob die Indizes innerhalb der zulässigen Indexbereiche liegen.
- Von eindimensionalen Feldern können Ausschnitte (slices) gebildet werden. Unter der Bildung eines Ausschnittes eines Feldes versteht man die Einschränkung des Indexbereiches eines eindimensionalen Feldes auf einen Teilbereich.

Objekte in VHDL

 Konstanten sind Objekte mit festen Werten, die während der Ausführung eines Modells nicht geändert werden können:

```
Konstantendeklaration =
  constant Bezeichnerliste ":" Typbezeichner [ ":=" Ausdruck ] ";" .

Bezeichnerliste = Bezeichner { "," Bezeichner } .
```

- Eine Konstantendeklaration gibt den Namen der Konstante, ihren Datentyp und optional ihren Initialisierungswert an.
- In VHDL werden sog. offene Konstanten (deferred constants)
 unterstützt, die nur in Paketen deklariert werden dürfen und deren
 Wert erst im Paketrumpf spezifiziert wird.

Objekte in VHDL

Variablen sind Objekte mit veränderbaren Werten:

```
Variablendeklaration = [ shared ] variable Bezeichnerliste ":" Typbezeichner [ ":=" Ausdruck ] ";" .
```

- Sie dienen zur lokalen Aufbewahrung von temporären Daten und werden hauptsächlich in sequentiellen Bereichen (Prozessen und Unterprogrammen) eingesetzt.
- Das Verhalten von Variablen in VHDL entspricht weitgehend dem von Variablen aus bekannten Programmiersprachen: sie nehmen ihren neuen Wert unmittelbar nach der Zuweisung an.
- In VHDL'93 werden sog. gemeinsame Variablen (shared variables) unterstützt: sie werden im Deklarationsbereich einer Architektur vereinbart, und auf sie darf in Prozessen lesend und schreibend zugegriffen werden (nicht deterministisch, nicht synthetisierbar).

```
variable counter : integer := 0;
variable delta : real := 0.1;
variable adresse : integer range 0 to 16#FFFF#; -- mit 0 initialisiert
```

Objekte in VHDL

 Signale sind Objekte mit veränderbaren Werten und einem Zeitverhalten.

```
Signaldeklaration = signal Bezeichnerliste ":" Typbezeichner [ Signalart ] [ ":=" Ausdruck ] ";" .

Signalart = register | bus .
```

- Signale dienen zur
 - Verbindung einzelner Komponenten innerhalb eines VHDL-Entwurfes,
 - Modellierung zeitlichen Verhaltens elektronischer Systeme.
- Signale haben ein anderes Verhalten als Variablen: sie bekommen einen neuen Wert erst nach einer gewissen Zeit zugewiesen, z.B. am Ende eines Prozesses oder nach Ablauf einer vorgegebenen Verzögerung.

```
signal counter : integer := 0;
signal delta : real := 0.1;
signal adresse : integer range 0 TO 16#FFFF#;
```

• Die Schnittstellenbeschreibung spezifiziert den Namen einer Entwurfseinheit und gibt deren Schnittstellen an.

- Die Schnittstellenbeschreibung umfaßt vier optionale Definitionsbereiche mit
 - Interfacekonstanten (generic constants),
 - Interfacesignalen (ports),
 - einen Deklarationsbereich mit weiteren Vereinbarungen für gemeinsame Konstanten, Typen, Unterprogramme usw., aber keine Variablen,
 - einem Anweisungsbereich (nicht synthesefähig).

 Interfacekonstanten (sog. generische Konstanten) stellen eine einheitliche Schnittstelle zur Parametrisierung einer Entwurfseinheit dar.

```
Interfacekonstante =
  [ constant ] Bezeichnerliste ":" [ in ] Typbezeichner [ ":=" Ausdruck ] .
```

- Innerhalb einer Entwurfseinheit verhalten sich Interfacekonstanten wie gewöhnliche Konstanten.
- Außerhalb einer Entwurfseinheit können Interfacekonstanten neue Werte bei der Instanzierung zugewiesen werden.

 Interfacesignale (ports) bilden die eigentlichen Kommunikationsschnittstellen zwischen einer Entwurfseinheit und der Einsatzumgebung durch Angaben von Namen, Typen und Signalflussrichtungen,


```
Interfacesignal =
   Signalname ":" [ Modus ] Typbezeichner [ bus ] [ ":=" Ausdruck ] .

Modus = in | out | inout | buffer .
```

Der Modus bestimmt die Signalflussrichtung durch Ports:


Modus	Eigenschaft	Kommentar
IN	unidirektionaler Eingangsport	Der Datenfluß geht nur in das System hinein
OUT	unidirektionaler Ausgangsport	Der Datenfluß geht nur aus dem System heraus
INOUT	bidirektionaler Port	Der Datenfluß geht in beide Richtungen und kann mehrere Treiber haben. Standardeinstellung, wenn kein Modus angegeben ist.
BUFFER	bidirektionaler Port	Der Datenfluß geht in beide Richtungen, ein Port darf nur einen Treiber haben.

◆ 1-Bit-Volladdierer



```
library ieee;
use ieee.std_logic_1164.all;
entity full_adder is
  port(cin: in std_logic; -- carry input
        op1: in std_logic; -- 1. operand
             in std_logic; -- 2. operand
        sum: out std_logic; -- result
        cout: out std_logic -- carry output
   );
end full_adder;
```

N-Bit-Volladdierer



```
library ieee;
use ieee.std_logic_1164.all;
entity full_adder_N is
generic(N: natural := 8); -- generische Konstante
   port(cin: in std_logic;
              in std_logic_vector(N-1 downto 0);
              in std_logic_vector(N-1 downto 0);
        op2:
              out std_logic_vector(N-1 downto 0);
        cout: out std_logic
   );
end full_adder_N;
```

Architekturbeschreibung

 Die Architekturbeschreibung spezifiziert die Beziehung zwischen den Ein- und Ausgängen einer Entwurfseinheit und bestimmt die Struktur, den Datenfluß oder das Verhalten dieser Entwurfseinheit.

```
Architekturbeschreibung =
   architecture Architekturbezeichner of Modulbezeichner is
   [ Deklarationsbereich ]
   begin
   { [ label ":" ] parallele_Anweisung }
   end [ architecture ] [ Architekturbezeichner ] ";" .
```

- Im Unterschied zu herkömmlichen, rein sequentiellen Programmiersprachen werden alle Anweisungen innerhalb des Anweisungsbereiches einer Architektur parallel ausgeführt.
- Die Reihenfolge, in der parallele Anweisungen innerhalb des Anweisungsbereiches einer Architektur notiert sind, ist ohne Bedeutung.

Architekturbeschreibung

 Parallele Anweisungen dienen zur strukturalen Modellierung oder zur Verhaltensmodellierung elektronischer Systeme

```
parallele_Anweisung =
    einfache_Signalzuweisung
    | bedingte_Signalzuweisung
    | selektierte_Signalzuweisung
    | Blockanweisung
    | Prozeßanweisung
    | Prozeßanweisung
    | Prozeduraufruf
    | Komponenteninstanzierung
    | Generierungsanweisung .
```

- Die parallele Ausführung dieser Anweisungen läßt sich auf einem Rechner (mit einem Prozessor) nur durch spezielle Simulationsalgorithmen nachbilden.
- Solche Algorithmen setzen parallele Anweisungen in Folgen von sequentiellen Anweisungen um, und zwar so, daß dieser Vorgang für einen Anwender nicht direkt sichtbar sind.

Einfache Signalzuweisung

 Einfache Signalzuweisungen sind die wichtigsten Elementaranweisungen in VHDL

```
einfache_Signalzuweisung =
   Signalbezeichner "<=" [ Verzögerungsmodus ] Wellenform ";" .

Verzögerungsmodus =
   transport | [ reject Ausdruck ] inertial .

Wellenform =
   Ausdruck [ after Zeitangabe ] { "," Ausdruck after Zeitangabe } .</pre>
```

- Sie dient dazu, einem Signal-Objekt eine Wellenform bestehend aus Werte- und Zeitstempel-Paaren zuzuweisen.

```
constant RSTDEF: std_logic := '1';
constant tpd:    time := 20 ns;
...
signal rst: std_logic := RSTDEF;
signal dly: integer;
...
rst <= RSTDEF, not RSTDEF after 5*tpd

dly <= 20 after 2 ns, 7 after 5 ns, -5 after 10 ns;</pre>
```

Bedingte Signalzuweisung

• Bedingte Signalzuweisungen (conditional signal assignments) basieren auf mehreren Zuweisungsalternativen, die jeweils durch Bedingungen gesteuert werden.

- Das Verhalten einer bedingten Signalzuweisung ähnelt dem einer sequentiellen IF-ELSE-Anweisung, und entspricht technisch einem priorisierten, verketteten Decoder.
- In den einzelnen Bedingungen können unterschiedliche Signale oder Signalkombinationen abgefragt werden.

```
signal clk, hlt, OE: std_logic := '0';
signal reg, dbus: std_logic_vector(N-1 downto 0);
...
dbus <= reg when OE='1' else (others => 'Z');
clk <= not clk after tpd/2 when hlt='1' else '0';</pre>
```

Selektierte Signalzuweisung

 Selektierte Signalzuweisungen (selected signal assignments) basieren auf einer Auswahl aus einer Reihe von gleichberechtigten Alternativen

- Das Verhalten einer selektierten Signalzuweisung ähnelt dem einer sequentiellen CASE-Anweisung, und entspricht technisch einer Multiplexer-Struktur.
- Die selektierte Signalzuweisung wird von einem Ausdruck mit diskretem Wertebereich gesteuert.
- Wird der diskrete Wertebereich nicht durch alle aufgelistete Alternativen abgedeckt, so ist die OTHERS-Anweisung notwendig.

Architekturbeschreibung


◆ 1-Bit-Volladdierer

sel			tmp		
cin	op1	op2	cout	sum	
0	0	0	0	0	
0	0	1	0	1	
0	1	0	0	1	
0	1	1	1	0	
1	0	0	0	1	
1	0	1	1	0	
1	1	0	1	0	
1	1	1	1	1	

```
architecture behavioral of full adder is
   signal sel: std_logic_vector(1 to 3);
   signal tmp: std_logic_vector(1 to 2);
begin
   sel <= cin & op1 & op2;
   with sel select
   tmp <= "00" when "000",
          "01" when "001",
          "01" when "010",
          "10" when "011",
          "01" when "100",
          "10" when "101",
          "10" when "110",
          "11" when "111",
          "--" when others;
   sum <= tmp(2);
   cout \leftarrow tmp(1);
end behavioral;
```

Architekturbeschreibung

N-Bit-Volladdierer



```
architecture structure of full adder N is
   component full_adder is
     port(cin: in std_logic; -- carry input
          op1: in std_logic; -- 1. operand
          op2: in std_logic; -- 2. operand
          sum: out std_logic; -- result
          cout: out std_logic); -- carry output
   end component;
   signal carry: std_logic_vector(N downto 0);
begin
   carry(0) <= cin;
   el: for i in 0 to N-1 generate
      u1: full_adder
      port map(
        cin => carry(i),
        op1 => op1(i),
        op2 => op2(i),
        sum => sum(i),
        cout => carry(i+1));
   end generate;
   cout <= carry(N);</pre>
end structure;
```

Architekturbeschreibung

- Design-Regeln zur Modellierung von Schaltnetzen
 - einfache Schaltnetze (z.B.: Multiplexer, Decoder, Basiszellen von Schaltketten)
 - Beschreibung in der Digitaltechnik durch Funktionstabellen
 - tabellarische Beschreibung in VHDL mit bedingten oder selektierten Signalzuweisungen: effizient, kompakt, übersichtlich, eindeutig, leicht modifizierbar, technologieunabhängig
 - algorithmische (Verhaltens-)Beschreibung mit Prozessen und sequentiellen Anweisungen kann manchmal mehrdeutig, unübersichtlich sein.
 - Beschreibung mit booleschen Gleichungen ist meistens unnötig, und stellt bereits das Ergebnis einer Synthese oder Minimierung dar.
 - zusammengesetzte Schaltnetze (Schaltketten, z.B.: arithmetische Schaltketten wie N-Bit-Addierer, N-Bit-Vergleicher)
 - Beschreibung in der Digitaltechnik durch hierarchische Strukturen
 - Beschreibung in VHDL als strukturale Funktionsbeschreibungen mit Hilfe generischer Komponenten, meistens wird die Vektorlänge als skalierbare Größe gewählt.
 - Instanzierung von Komponenten (als Basiszelle)

Entwurfsmuster

- 1-aus-4-Muliplexer mit Enable
 - Funktionstabelle

en	s ₁	s_0	У
0	ı	ı	0
1	0	0	x_0
1	0	1	x ₁
1	1	0	X ₂
1	1	1	X ₃

```
signal x: std_logic_vector(0 to 3);
signal y: std_logic;
signal t: std logic;
signal en: std_logic;
signal sel: std_logic_vector(1 to 2);
with sel select
 t <= x(0) when "00",
      x(1) when "01",
      x(2) when "10",
      x(3) when others;
signal adr: integer range 0 to 3;
with adr select
 t \ll x(0) when 0,
      x(1) when 1,
      x(2) when 2,
      x(3) when 3;
type TState is (S0, S1, S2, S3);
signal state: TState;
with state select
 t \ll x(0) when S0,
      x(1) when S1,
      x(2) when S2,
      x(3) when S3;
v \le t when en='1' else '0';
```

Entwurfsmuster

- ◆ 1-aus-4-Dekoder mit Enable
 - Funktionstabelle

en	s ₁	s ₀	y ₀	y ₁	y ₂	y ₃
0	1	1	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

```
signal y: std_logic_vector(0 to 3);
signal t: std_logic_vector(0 to 3);
signal en: std logic;
signal sel: std logic vector(1 to 2);
with sel select
  t <= "1000" when "00",
        "0100" when "01",
        "0010" when "10",
        "0001" when others;
signal adr: integer range 0 to 3;
with adr select
  t <= "1000" when 0,
        "0100" when 1,
        "0010" when 2,
        "0001" when 3;
type TState is (S0, S1, S2, S3);
signal state: TState;
with state select
 t <= "1000" when S0,
       "0100" when S1.
       "0010" when S2,
       "0001" when S3;
y <= t when en='1' else (others => '0');
```

Prozeßanweisung

- Prozesse sind nebenläufige (parallele) Anweisungen mit einem sequentiellen Anweisungsbereich.
 - Prozesse dienen zur algorithmischen Verhaltensmodellierung von synchronen und asynchronen Schaltwerken, von Schaltnetzen und zur Beschreibung von Testumgebungen für die Simulation.

```
Prozeßanweisung =
   process [ "(" Bezeichnerliste ")" ] is
      [ Deklarationsbereich ]
   begin
      sequentielle_Anweisungen
   end process ";" .
```

- Optionale Sensitivitätsliste gibt Signale aus der Umgebung an, über die ein Prozeß zur Ausführung "angestoßen" wird.
- Ist die Sensitivitätsliste nicht vorhanden, so ist mindestens eine WAIT-Anweisung im Prozeßrumpf erforderlich.

Prozeßanweisung

- Prozesse kommunizieren mit Hilfe von (Handshake-)Signalen miteinander
 - => sorgfältige Planung von Handshake-Mechanismen erforderlich
- Prozesse dürfen nur in Architekturbeschreibungen stehen und können nicht ineinander verschachtelt werden.
- Prozesse bilden eine statische Gruppe und können nicht dynamisch erzeugt und gelöscht werden.
- Ein Prozeß kann (während der Simulation) einen von zwei möglichen Zuständen annehmen:
 - entweder ist der Prozeß aktiv und seine Anweisungen werden gerade abgearbeitet
 - oder der Prozeß ist suspendiert und wartet auf ein für ihn relevantes Ereignis

Sequentielle Anweisungen

 Sequentielle Anweisungen werden zum strukturierten Programmieren in VHDL auf der Ebene der algorithmischen Verhaltensbeschreibung eingesetzt.

```
sequentielle_Anweisungen =
    { [ label ":" ] sequentielle_Anweisung } .

sequentielle_Anweisung =
    Signalzuweisung | Variablenzuweisung | Prozeduraufruf
    | IF_Anweisung | CASE_Anweisung | Schleifenanweisung
    | WAIT_Anweisung | NULL_Anweisung | Assertion_Anweisung
    | NEXT_Anweisung | EXIT_Anweisung | RETURN_Anweisung .
```

- Anweisungen in einem Prozeßrumpf werden im allgemeinen nacheinander, also in der Reihenfolge des Aufschreibens ausgeführt.
- Diese Reihenfolge im Ablauf kann mit Steuerflußanweisungen beeinflußt werden:
 - Verzweigungen im Ablauf mit IF-, CASE- oder Schleifenanweisungen,
 - vorzeitiger Abbruch mit RETURN-, EXIT- oder NEXT-Anweisungen,
 - Anhalten mit WAIT-Anweisung bis zum Auftreten eines Ereignisses

IF-Anweisung


 Die IF-Anweisung ist eine Steuerflußanweisung, die bedingte Verzweigungen in sequentiellen Anweisungsbereichen ermöglicht.

```
IF_Anweisung =
   if Bedingung then
      sequentielle_Anweisungen
   { elsif Bedingung then
      sequentielle_Anweisungen }
   [ else
      sequentielle_Anweisungen ]
   end if ";" .
```

- Mit einer IF-Anweisung kann das Verhalten einer bedingten Signalzuweisung im sequentiellen Bereich nachgebildet werden.
- IF-Anweisungen können ineinander verschalchtelt werden.
- Steht am Ende der ELSIF-Kette ein abschließender ELSE-Block, so werden die darin enthaltenen Anweisungen nur dann ausgeführt, wenn weder die Bedingung der (ersten) IF-Anweisung noch aller folgenden ELSIF-Anweisungen erfüllt waren.

- Verhalten einer Prioritätskette
 - Aus der Reihenfolge in der IF-ELSIF-ELSE-Struktur ergibt eine Prioritätskette mit fester Priorisierungsfolge:
 - Jeder IF- bzw. ELSIF-Block beginnt mit einer Bedingung.
 - Nur wenn diese erfüllt ist, werden die dazugehörigen Anweisungen auch ausgeführt.
 - Ansonsten wird die Bedingung des nächsten ELSIF-Blocks ausgewertet.
 - Funktionstabelle und Struktur eines Prioritätsdecoders:

s ₀	s ₁	s ₂	q
1	1	1	a
0	1	1	b
0	0	1	С
0	0	0	d




 Modellierung eines Prioritätsdecoders mit Hilfe eines Prozesses und einer IF-Anweisung


```
library ieee;
                                           architecture behavioral of decoder is
use ieee.std_logic_1164.all;
                                           begin
entity decoder is
                                              process (s, a, b, c, d) is
  port(a: in std_logic;
                                              begin
        b: in std_logic;
                                                 if s(0) = '1' then
        c: in std logic;
                                                    q <= a;
        d: in std_logic;
                                                 elsif s(1)='1' then
        s: in std_logic_vector(0 to 2);
                                                    q <= b;
        q: out std_logic);
                                                 elsif s(2)='1' then
                                                    q <= c;
end decoder;
                                                 else
                                                    q <= d;
                                                 end if:
                                              end process;
                                           end behavioral;
```

- Verhalten eines flankengesteuerten Flipflops mit einem asynchronen Rücksetzsignal und einem Enable-Signal
 - Funktionstabelle und Struktur:

rst	clk	en	d	q ^{t+1}
0	ı	-	ı	0
1	↑	0	ı	q ^t
1	↑	1	0	0
1	↑	1	1	1



Impulsdiagramm:



 Modellierung eines flankengesteuerten Flipflops mit einem asynchronen Rücksetzsignal und einem Enable-Signal mit Hilfe eines Prozesses mit IF-Anweisungen

```
library ieee;
                                         architecture behavioral of flipflop is
use ieee.std_logic_1164.all;
                                            signal dff: std logic;
                                         begin
entity flipflop is
  generic(RSTDEF: std_logic := '0');
                                     q <= dff;
  port(rst: in std logic;
       clk: in std_logic;
                                            process (rst, clk) is
             in std_logic;
       en:
                                            begin
             in std logic;
                                               if rst=RSTDEF then
       d:
             out std_logic);
                                                  dff <= '0';
       a:
                                               elsif rising_edge(clk) then
                                                  if en='1' then
end flipflop;
                                                     dff \le di
                                                  end if;
                                               end if:
                                            end process;
                                         end behavioral;
```

Syntheseregel:

- ein Speicherelement wird u.a. immer dann erzeugt, wenn in einem Prozeß ein Signal nur in einigen, aber nicht in allen Zweigen einer IF- oder einer CASE-Anweisung einen Wert zugewiesen bekommt.
- Es hängt vom Beschreibungsstil ab, ob ein flankengesteuertes Flipflop oder ein Latch generiert wird.

```
entity element is
                       port(a, b: in std_logic;
                                  out std logic);
                     end element;
process (a, b)
                           process (a, b)
                                                    process (a)
begin
                           begin
                                                    begin
  if a='1' then
                             if a='1' then
                                                      if a='1' then
   c <= b;
                             c <= b;
                                                       c \le bi
  else
                             else
                                                      else
    C \leq Z'i
                             C \leq |Z|
                                                      C \leq |Z|
  end if:
                             end if;
                                                      end if;
end process;
                        end process;
                                                    end process;
```

 Design-Muster einer synthesegerechten Schnittstellenbeschreibung eines parametrisierbaren Registers

```
library ieee;
use ieee.std_logic_1164.all;
entity std register is
  generic(RSTDEF: std_logic := '1';
          LENDEF: natural := 8);
  port(rst: in std logic; -- reset, RSTDEF active
       clk: in std_logic; -- clock, rising edge active
       swrst: in std_logic; -- software reset, RSTDEF active
              in std logic; -- enable, high active
       en:
       -- ggf. weitere Steuersignale
       din:
              in std_logic_vector(LENDEF-1 downto 0); -- data input
              out std_logic_vector(LENDEF-1 downto 0)); -- data output
       a:
end std_register;
```

 Design-Muster einer synthesegerechten Architekturbeschreibung eines parametrisierbaren Registers

```
architecture behavioral of std register is
   signal dff: std_logic_vector(LENDEF-1 downto 0);
begin
   a <= dff;
   process (rst, clk) is
   begin
      if rst=RSTDEF then
         dff <= (others => '0');
      elsif rising_edge(clk) then
         if en='1' then
            -- ggf. mit Abfrage weiterer Steuersignale
            dff <= din;
         end if;
         if swrst=RSTDEF then
            dff <= (others => '0');
         end if:
      end if;
   end process;
end behavioral;
```

- synchroner Modulo-N-Zähler mit Enable
 - Funktionstabelle

rst	clk	en	cnt ^t	cnt ^{t+1}
0	ı	ı	ı	0
1	↑	0	ı	cnt ^t
1	↑	1	=N-1	0
1	\uparrow	1	<n-1< td=""><td>cnt^t+1</td></n-1<>	cnt ^t +1


```
constant N: natural := 12;
                                            use ieee.std logic unsigned.all;
                                            signal cnt: std_logic_vector(0 to 3);
signal cnt: integer range 0 to N-1;
process (rst, clk) begin
                                            process (rst, clk) begin
   if rst='0' then
                                               if rst='0' then
      cnt <= 0;
                                                  cnt <= (others => '0');
                                               elsif rising edge(clk) then
   elsif rising edge(clk) then
      if en='1' then
                                                  if en='1' then
         if cnt=N-1 then
                                                     if cnt=N-1 then
            cnt. \leq 0;
                                                        cnt <= (others => '0');
         else
                                                     else
            cnt <= cnt + 1;
                                                        cnt <= cnt + 1;
         end if;
                                                     end if;
      end if:
                                                  end if:
   end if;
                                               end if;
end process;
                                            end process;
```

- synchroner Frequenzteiler mit Enable
 - Funktionstabelle

rst	clk	en	cnt ^t	cnt ^{t+1}	strb
0	1	1	ı	0	0
1	↑	0	ı	cnt ^t	0
1	↑	1	=N-1	0	1
1	\uparrow	1	<n-1< td=""><td>cnt^t+1</td><td>0</td></n-1<>	cnt ^t +1	0


```
constant N: natural := 4;
signal cnt: integer range 0 to N-1;
signal strb: std_logic;
process (rst, clk) begin
   if rst='0' then
      cnt <= 0;
      strb <= '0';
   elsif rising_edge(clk) then
      strb <= '0';
      if en='1' then
         if cnt=N-1 then
            cnt \leq 0;
            strb <= '1';
         else
            cnt \leq cnt + 1i
         end if;
      end if;
   end if;
end process;
```

- Impulsdiagramm




Automatenmodelle


Autonomer Automat




Moore-Automat



Medwedjew-Automat




Mealy-Automat



$$Z^{+} = f(Z, E), A = g(Z, E)$$


- Mealy- und Moore-Automaten:
 - 3-Prozeß-Methode:
 - ein "getakteter" Prozeß beschreibt das Verhalten des Zustandsregisters
 - zwei "ungetaktete" Prozesse beschreiben das Übergangsschaltnetz und das Ausgangsschaltnetz




- Beschreibung von Mealy- und Moore-Automaten:
 - 2-Prozeß-Methode, 1. Variante:
 - ein "getakteter" Prozeß vereinigt in sich die Beschreibung des Zustandsregisters und die des Übergangsschaltnetzes

signal Z: Zustand;


• ein "ungetakteter" Prozeß beschreibt das Ausgangschaltnetz




- Beschreibung von Mealy- und Moore-Automaten:
 - 2-Prozeß-Methode, 2. Variante:
 - ein "getakteter" Prozeß beschreibt das Verhalten des Zustandsregisters
 - ein "ungetakteter" Prozeß vereinigt in sich die Beschreibungen des Übergangsschaltnetzes und des Ausgangschaltnetzes




- Beschreibung von Mealy- und Moore-Automaten:
 - 1-Prozeß-Methode:
 - ein "getakteter" Prozeß vereinigt in sich die Beschreibungen des Zustandsregisters, des Übergangsschaltnetzes und des Ausgangsschaltnetzes.
 - Ausgangsflipflops beeinflußen das Verhalten des Schaltwerks



- Beschreibung von Autonomen und Medwedjew-Automaten:
 - 2-Prozeß-Methode:
 - ein "getakteter" Prozeß beschreibt das Verhalten des Zustandsregisters
 - ein "ungetakteter" Prozeß beschreibt das Übergangsschaltnetz



- Beschreibung von Autonomen und Medwedjew-Automaten:
 - 1-Prozeß-Methode:
 - ein "getakteter" Prozeß vereinigt in sich die Beschreibungen des Zustandsregisters und des Übergangsschaltnetzes



CASE-Anweisung

- Die CASE-Anweisung ist eine Steuerflußanweisung, die Mehrfachverzweigunen im Ablauf ermöglicht
 - Eine CASE-Anweisung besteht aus einem Ausdruck (dem Selektor) und einer Liste von Auswahlanweisungen mit den dazugehörigen sequentiellen Anweisungen.

```
CASE_Anweisung =
    case Ausdruck is
        sequentielle_Anweisungen
    { when Auswahl "=>"
            sequentielle_Anweisungen }
    [ when others "=>"
            sequentielle_Anweisungen ]
        end case ";" .

Auswahl = Ausdruck ( ( to | downto ) Ausdruck | { " | " Ausdruck } ) .
```

- Der Typ des Selektors muß entweder ein diskreter Typ oder ein Vektor mit Elementen vom Typ character sein.
- Mit einer CASE-Anweisung kann das Verhalten einer selektierten Signalzuweisung im sequentiellen Bereich nachgebildet werden.

CASE-Anweisung

Laufzeitverhalten

- Während der Laufzeit wählt die CASE-Anweisung zur Ausführung diejenigen sequentiellen Anweisungen aus, die anhand der Auswahlanweisungen zum momentanen Wert des Selektors passen.
- Jeder Wert aus den Auswahlanweisungen darf zu höchstens einem Bereich mit sequentiellen Anweisungen gehören
- Prozeß- mit einer CASE-Anweisung:

```
-- 1-aus-4-Dekoder
signal sel: std_logic_vector(1 to 2);
signal dec: std_logic_vector(1 to 4);

process (sel) is

BEGIN


case sel is

when "00" => dec <= "0001";
when "01" => dec <= "0010";
when "10" => dec <= "0100";
when "11" => dec <= "1000";
when "11" => dec <= "----";
end case;
end process;</pre>
```

Simulationsalorithmus

Delta-Schritte

```
entity elem is
   port(x, z: in bit;
      y: out bit);
end elem;
```



```
architecture test of elem is
    signal b, c: bit;
begin
    c <= not(z and b);
    y <= c and b;
    b <= not(x);
end test;</pre>
```

Zeit [ns]	X	b	С	У
9	1	0	1	0

Simulationsalgorithmus

Unterschied zwischen Variablen und Signalen

```
#define STRT 0x01
                      int res;
#define EOP 0 \times 0.4
                                                                              int x, y;
                      volatile ass req *ass = (ass req *)ADR;
#define ADR 0xFF00
                                                                              void gcd (void) {
                      ass->x = ...;
                                         Parameterübergabe
                                                                                while (x != y)
typedef struct {
                      ass->y = ...;
                                                                                   if (x < y)
  int x, y;
                                                                                     y = y - x;
                      ass->scr = STRT; Ausführung starten
  char scr;
                                                                                   else
} ass req;
                                                                                     x = x - y;
                                                       Synchronisation
                      while (!(ass->scr & EOP));
                                         Ergebnis übernehmen
                      res = ass->xi
                                                                                Hardwaresynthese
                             C-Compiler
                                                                               Konfigurationsdaten
                     ausführbarer Maschinencode
                                                                                    ➤ Adreßbus
                                                                                            Businterface
                            CPU
                                                   DMAC
                                                                         FPGA
                                                               1/0
                                           M
                                                                                            Programmierschnittstelle
                                                                                   → Datenbus
                                                                                   → Steuerbus
```

- Datentypen und Speicherplatzbedarf ermitteln
 - abhängig von Programmiersprache, Compiler, CPU im Zielsystem
 - für C in limits.h definiert

```
#define SCHAR_MAX 127 #define INT_MAX 0x7FFF
#define SCHAR_MIN (-128) #define INT_MIN ((int)0x8000)
#define UCHAR_MAX 255 #define UINT_MAX 0xFFFFU
```

- mit sizeof() den Speicherplatzbedarf in Bytes bestimmen
- Unterprogrammaufruf durch Handshaking nachbilden
 - 1. Argumente auf den Stack legen
 - 2. CALL Unterprogramm das Unterprogramm übernimmt die Kontrolle über die CPU
 - 3. Unterprogramm verarbeitet Argumente
 - 4. Resultate auf den Stack legen
 - 5. RETURN die aufrufende Umgebung hat die Kontrolle über die CPU zurück erlangt

- 1. Argumente in Registern ablegen (über die Programmierschnittstelle)
- 2. Start-Bit/-Kommando setzen die CPU und der Co-Prozessor arbeiten echt parallel
- 3. CPU wartet, bis Resultate vorliegen z.B. durch Interrupt oder Abfrage eines Stausbits (Ready-/Done-Flag)
- 4. Resultate aus den Registern

Definition der Signale in der Schnittstelle

```
elektrische Eigenschaften (Pegel, Dauer, Hazard-
int x, y; // unsigned
// sizeof(int) = 2
                              Freiheit, aktive Flanke) der Steuersignale:
                              - rst mit Low
void gcd (void) {
                              - strt und done mit High
  while (x != y)
                              - clk mit steigender Flanke
    if (x < y)
      y = y - xi
    else
                              library ieee;
      x = x - y;
                              use ieee.std logic 1164.all;
                              use ieee.std logic arith.all;
         clk
               rst
                              entity qcd is
                                 generic(RSTDEF: std_logic := '0');
                                              in std_logic;
                                port(rst:
                     <del>∕ →</del> done
                                              in std logic;
                                      clk:
          GCD-
                                      strt: in std logic;
           Core
                                      done: out std logic;
                                              in unsigned(15 downto 0);
                                      x:
                                             in unsigned(15 downto 0);
                                      y:
                                             out unsigned(15 downto 0));
                                      res:
                              end qcd;
```

- ◆ 1. Version des GCD-Prozessors
 - Modellierung des Handshakings an einem ereignisgesteuerten Modell

```
architecture behaviour of qcd is
                                            wait until strt='1';
begin
                                            done <= '0';
                                            req x := x;
 process is
                                            reg_y := y;
    variable reg_x: unsigned(x'range);
    variable reg_y: unsigned(x'range);
                                            while req x /= req y loop
                                              if req x<req y then</pre>
 begin
                                                reg_y := reg_y - reg_x;
                                              else
                                                req x := req x - req y;
                                              end if;
                                            end loop;
  end process;
                                            wait for 30 ns;
end behaviour;
                                            done <= '1';
                                            res <= reg_x;
```


- 2. Version des GCD-Prozessors
 - Einführung eines Takt- und Rücksetzsignals

```
architecture behaviour of qcd is
                                             case state is
  type TState is (S0, S1);
                                               when S0 \Rightarrow
  signal state: TState;
                                                 done <= '0';
begin
                                                 if strt='1' then
                                                   req x := x;
  process (rst, clk) is
                                                   req y := y;
    variable req x: unsigned(x'range);
                                                   state \leq S1;
    variable req y: unsigned(x'range);
                                                 end if;
 begin
                                               when S1 =>
    if rst=RSTDEF then
                                                 while req x /= req y loop
      req x := (others => '0');
                                                   if req x<req y then</pre>
      req v := (others => '0');
                                                     reg_y := reg_y - reg_x;
      res <= (others => '0');
                                                   else
      done \leq '0';
      state \leq S0;
                                                     reg_x := reg_x - reg_y;
    elsif rising edge(clk) then
                                                   end if;
                                                 end loop;
                                                 state <= S0;
    end if:
                                                 done <= '1';
  end process;
                                                 res <= req x;
                                             end case;
end behaviour;
```

- 3. Version des GCD-Prozessors
 - Auflösung von Schleifen
 - Übergang auf eine Moore-Zustandsmaschine und Signale

```
int x, y; // unsigned
// sizeof(int) = 2

void gcd (void) {
   while (x != y)
       if (x < y)
            y = y - x;
       else
            x = x - y;
}</pre>
```



• 3. Version des GCD-Prozessors


```
architecture behaviour of gcd is
  type TState is (S0, S1, S2, S3);
  signal state: TState;
  signal req x: unsigned(x'range);
  signal req y: unsigned(x'range);
begin
 res <= req x;
 process (rst, clk) begin
    if rst=RSTDEF then
      state <= S0;
      done \leq '0'i
      req x <= (others => '0');
      req y <= (others => '0');
    elsif rising edge(clk) then
    end if;
  end process;
end behaviour;
```

```
case state is
 when S0 =>
    done <= '0';
    if strt='1' then
      req x <= x;
      req y <= y;
      state \leq S1;
    end if;
 when S1 =>
    if reg_x=reg_y then
      done \leq '1';
      state <= S0;
    elsif req x<req y then</pre>
      state \leq S2;
    else
      state <= S3;
    end if:
  when S2 \Rightarrow
    req y <= reg_y - reg_x;
    state \leq S1;
 when S3 =>
    reg_x <= reg_x - reg_y;</pre>
    state \leq S1;
end case;
```

- 4. Version des GCD-Prozessors
 - Realisierung mit einer Mealy-Zustandsmaschine

```
int x, y; // unsigned
// sizeof(int) = 2

void gcd (void) {
   while (x != y)
       if (x < y)
            y = y - x;
       else
            x = x - y;
}</pre>
```




• 4. Version des GCD-Prozessors

```
architecture behaviour of gcd is
  type TState is (S0, S1, S2, S3);
  signal state: TState;
  signal req x: unsigned(x'range);
  signal req y: unsigned(x'range);
begin
 res <= req x;
 process (rst, clk) begin
    if rst=RSTDEF then
      state <= S0;
      done \leq '0'i
      req x <= (others => '0');
      req y <= (others => '0');
    elsif rising edge(clk) then
    end if;
  end process;
end behaviour;
```


```
case state is
  when S0 =>
    done <= '0';
    if strt='1' then
      req x \le x;
      req y \leq y;
      state \leq S1;
    end if;
  when S1 =>
    if req x=req y then
      done <= '1';
      state \leq S0;
    elsif req x<req y then</pre>
      reg_y <= reg_y - reg_x;
      state \leq S1;
    else
      reg_x <= reg_x - reg_y;
      state \leq S1;
    end if;
end case;
```

- Programmierschnittstelle
 - logisch: gemeinsamer Adeßraum/bereich zwischen einem Universalprozessor und einer applikationsspezifischen Schaltung zwecks der Parameterübergabe
 - physikalisch: Registersatz in der applikationsspezifischen Schaltung, der für den Universalprozessor sichtbar und somit programmierbar ist:
 - Datenregister für Parameterübergabe: Die Breite der Datenregister ist durch den Speicherplatzbedarf des zugehörigen Datentyps bestimmt.
 - Status-/Steuerregister als Synchronisationsschnittstelle zwischen ASIC und CPU mit Verwaltungsaufgaben.


Anordung der ASIC-Register aus der Sicht der CPU in einem byteweise organisierten Adreßraum



Anordung der ASIC-Register im ASIC unter Berücksichtigung der Datentypen



- Status-/Steuerregister
 - enthält drei/vier Bits mit folgender Bedeutung:
 - Steuerbit start zum Starten des in Hardware realisierten Algorithmus
 - Statusbit eop (end of processing) zur Anzeige des Endes der Verarbeitung
 - Das Interrupt-Enable-Bit ie, zum Sperren/Freigeben von Interrupts, die durch das Bit eop ausgelöst werden
 - optional das Steuerbit burst zur Aktivierung des Datenübertragungsmodus, sofern eine applikationsspezifische Schaltung selbständig Speicherzugriffe durchführen kann (DMA-Modus): Datenübertragung entweder in mehreren Buszyklen (Blockzyklus, burst mode) oder in nur einem Buszyklus (cycle-steal mode)



- VHDL-Implementierung einer Programmierschnittstelle
 - folgende Punkte sind zu berücksichtigen:
 - der Universalprozessor darf jeder Zeit auf Register(teile) einer Programmierschnittstelle einer applikationsspezifischen Schaltung lesend und schreibend zugreifen, sofern er die Kontrolle über den Systembus hat.
 - Diese Lese- und Schreibzugriffe dürfen die Arbeit der applikationsspezifischen Schaltung auf keine Weise beeinträchtigen.
 - Kritisch sind vor allem Schreibzugriffe, bei denen der Universalprozessor und die applikationsspezifische Schaltung dasselbe Register(teil) im selben Takt beschreiben wollen. → Konfliktlösung
 - Die Verhaltensbeschreibung von Registern mit Hilfe eines Prozesses koordiniert gleichzeitige Schreibzugriffe auf die Register durch die sequentielle Ausführung der Signalzuweisungen.
 - In VHDL werden Signale, denen ein Wert innerhalb eines Prozesses zugewiesen wird, erst am Ende des Prozesses aktualisiert. Befinden sich in einem Prozeß mehrere verzögerungsfreie Signalzuweisungen, die dasselbe Signal als Ziel haben, so bekommt dieses Signal nach der Ausführung des Prozesses den Wert derjenigen Signalzuweisung zugewiesen, die als letzte ausgeführt wurde.

- Businterface applikationsspezifischer Schaltungen (1)
 - Schaltungen mit universellem Businterface (z.B. UART-Bausteine):
 - 8-Bit-Datenbus
 - redundante Steuersignale mit positivem und negativem Pegel aktiv (z.B. IOR und IOR)
 - redundante Anwahlsignale (CS und \overline{CS})
 - Adreßstrobsignal (AS)
 - Anpassung des Businterfaces an die jeweilige Einsatzumgebung:
 - Daten-/Adreßbusbreite
 - Steuersignale (\overline{RD} und \overline{WR} oder nur R/ \overline{W})
 - synchrones bzw. asynchrones Busprotokoll
 - Synchrone Systemschnittstelle: das ASIC arbeitet mit demselben Takt wie die CPU bzw. das Busprotokoll
 - Asynchrone Systemsschnittstelle: das ASIC wird mit einem eingenen Taktgenerator angetrieben, unabhängig von der CPU
 - Aufteilung eines ASIC in ein Businterface und einen ASIC-Kern.

- Businterface applikationsspezifischer Schaltungen (2)
 - ASIC-Ansteuerung als Analogie zur Speicheransteuerung


Tabelle: 32kB-RAM – Pinsfunktion

CS	WE	ŌĒ	I/O	Mode
Н	-	-	High Z	unselected / power down
L	Н	L	Data Out	read
L	L	-	Data In	write
L	Н	Η	High Z	unselected


Tabelle: ASIC – Pinsfunktion

CS	R/W	I/O	Mode
Н	-	High Z	unselected
L	L	Data In	write
L	Н	Data Out	read


Speicheransteuerung




ASIC-Ansteuerung



- Businterface applikationsspezifischer Schaltungen (3)
 - Synchrone Schnittstelle zum Systembus





Businterface applikationsspezifischer Schaltungen (3)

```
process (rst, clk) begin
                                    if cs='0' and rw='0' then
  if rst=RSTDEF then
                                      case abus is
    strt <= '0';
         <= '0';
    ie
                                        when "000" => x(15 \text{ downto } 8) \le unsigned(dbus);
    eop <= '0';
                                        when "001" \Rightarrow x( 7 downto 0) \iff unsigned(dbus);
  elsif rising edge(clk) then
                                        when "010" => y(15 \text{ downto } 8) \le unsigned(dbus);
                                        when "011" => y( 7 downto 0) <= unsigned(dbus);
                                        when "100" => strt <= dbus(0);
                                                       ie <= dbus(1);
                                                       eop <= '0';
    if done='1' then
                                        when others => null;
      eop <= '1';
                                      end case;
      strt <= '0';
                                    end if;
    end if;
  end if;
end process;
with abus select
  dout <= std logic vector(res(15 downto 8)) when "000",
          std logic vector(res( 7 downto 0)) when "001",
          "00000" & eop & ie & strt
                                               when "100",
                                               when others;
          "00000000"
dbus <= dout when cs='0' and rw='1' else (others => 'Z');
```

Erweiterung des GCD-Prozessors um das Businterface

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std_logic_arith.all;
use ieee.std logic unsigned.all;
entity asic is
 port(rst: in std logic; -- reset, low active
      clk: in std_logic; -- clock, rising edge active
             in std logic; -- chip select, low active
      cs:
             in std logic; -- write enable, low active
      rw:
             out std logic; -- interrupt, low active
      int:
      abus: in
                   std logic vector(2 downto 0); -- address bus
             inout std logic vector(7 downto 0)); -- data bus
end asic;
architecture behaviour of asic is
 constant RSTDEF: std logic := '0';
  component gcd
    generic(RSTDEF: std logic);
   port(rst: in std logic;
        clk: in std logic;
        strt: in std logic;
        done: out std logic;
               in unsigned(15 downto 0);
        \mathbf{x}:
               in unsigned(15 downto 0);
               out unsigned(15 downto 0));
        res:
  end component;
```

Erweiterung des GCD-Prozessors um das Businterface

```
signal x: unsigned(15 downto 0);
  signal y: unsigned(15 downto 0);
  signal res: unsigned(15 downto 0);
  signal strt, ie, eop, done: std logic;
  signal dout: std_logic_vector(7 downto 0);
begin
  int <= '0' when ie='1' and eop='1' else 'Z';
   u1: qcd
  generic map(RSTDEF => RSTDEF)
   port map (rst => rst,
             clk => clk,
             strt => strt,
            done => done,
                 => x,
                 => y,
            res => res);
   with abus select
  dout <= std logic vector(res(15 downto 8)) when "000",
          std_logic_vector(res( 7 downto 0)) when "001",
           "00000" & eop & ie & strt when "100",
           "00000000"
                                             when OTHERS;
  dbus <= dout when cs='0' and rw='1' else (others => 'Z');
```

Erweiterung des GCD-Prozessors um das Businterface

```
process (rst, clk) begin
      if rst=RSTDEF then
         strt <= '0';
         ie <= '0';
         eop <= '0';
      elsif rising edge(clk) then
         if cs='0' and rw='0' then
            case abus is
               when "000" => x(15 \text{ downto } 8) \le unsigned(dbus);
               when "001" \Rightarrow x( 7 downto 0) \iff unsigned(dbus);
               when "010" => y(15 downto 8) <= unsigned(dbus);</pre>
               when "011" => y( 7 downto 0) <= unsigned(dbus);</pre>
               when "100" => strt <= dbus(0);
                               ie <= dbus(1);
                               eop <= '0';
               when others => null;
            end case;
         end if;
         if done='1' then
            eop <= '1';
            strt <= '0';
         end if;
      end if;
   end process;
end behaviour;
```

Testumgebung des GCD-Prozessors mit Businterface

```
entity asic tb is
   -- empty
end asic tb;
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic arith.all;
architecture behaviour of asic tb is
   constant RSTDEF: std logic := '0';
  constant FROMAX: natural := 50E6;
   constant tpd: time := 1 sec / FROMAX;
   component asic
    port(rst: in std_logic;
         clk: in std_logic;
         cs: in std_logic;
         rw: in std_logic;
         int: out std logic;
         abus: in std logic vector(2 downto 0);
         dbus: inout std logic vector(7 downto 0));
   end component;
   signal rst: std logic := RSTDEF;
   signal clk: std logic := '0';
  signal hlt: std_logic := '0';
  signal cs: std_logic := '1';
  signal rw: std_logic := '1';
   signal int: std logic := 'H';
   signal abus: std_logic_vector(2 DOWNTO 0) := (OTHERS => '0');
   signal dbus: std_logic_vector(7 DOWNTO 0) := (OTHERS => 'Z');
```

Testumgebung des GCD-Prozessors mit Businterface

begin

```
rst <= RSTDEF, not RSTDEF after 5*tpd;
clk <= not clk after tpd/2 when hlt='0' else '0';
int <= 'H'; -- pull up
ul: asic
  port map(rst => rst,
           clk => clk,
                => cs,
           rw => rw,
           int => int,
           abus => abus,
           dbus => dbus);
test: process
   variable x: std_logic_vector(15 downto 0) := X"6738";
   variable y: std logic vector(15 downto 0) := X"C434";
   variable r: std logic vector(15 downto 0);
   variable s: std_logic_vector( 7 downto 0);
   procedure write(sel: std logic vector(2 downto 0);
                   arg: std_logic_vector(7 downto 0)) is
   begin
      dbus <= arg;
      abus <= sel;
      cs <= '0';
      rw <= '0';
      wait until clk'event and clk='1';
      dbus <= (others => 'Z');
      cs <= '1';
      rw <= '1';
      wait until clk'event AND clk='1';
   end procedure write;
```

Testumgebung des GCD-Prozessors mit Businterface

```
procedure read(sel: in std logic vector(2 downto 0);
                    arg: out std logic vector(7 downto 0)) is
     begin
         abus <= sel;
        cs <= '0';
        rw <= '1';
        wait until clk'event and clk='1';
        arg := dbus;
         cs <= '1';
        rw <= '1';
        wait until clk'event and clk='1';
     end procedure read;
  begin
     wait until clk'event and clk='1' and rst=NOT RSTDEF;
     write("000", x(15 downto 8));
     write("001", x( 7 downto 0));
     write("010", y(15 downto 8));
     write("011", y( 7 downto 0));
     write("100", "00000001");
     s := (others => '0');
     while s(2)='0' loop
        read("100", s);
     end loop;
     read("000", r(15 downto 8));
     read("001", r( 7 downto 0));
     hlt <= '1';
     wait;
   end process;
end architectre behaviour;
```

- Fallstudie: Selection-Sort-Algorithmus
 - Synthese eines applikationsspezifischen Co-Prozessors, der selbständig Daten im Speicher verarbeiten kann und mit dem Pico-Blaze über seine IO-Schnittstelle kommuniziert

```
// Anzahl der zu sortierenden Zeichen
                                         -- positive: range 0 to integer 'high
unsigned int n;
                                          -- natural: range 1 to integer'high
// Zeiger auf das zu sortierende Feld
                                         procedure sort(a: inout string;
unsigned char *a;
                                                         n: positive) is
                                            variable tmp: character;
                                            variable min: natural;
void sort(void) {
                                         begin
   int i, j, min, t;
                                            for i in 0 to n-2 loop
   for (i=0; i< n-1; i++) {
                                                min := i;
      min = i;
                                                for j in i+1 to n-1 loop
      for (j=i+1; j<n; j++)
         if (a[j] < a[min]) {</pre>
                                                   if a(j) < a(min) then
            min = j;
                                                      min := j;
                                                   end if;
                                                end loop;
      t = a[min];
                                                tmp := a(min);
      a[min] = a[i];
                                                a(min) := a(i);
      a[i] = t;
                                                a(i) := tmp;
                                             end loop;
                                         end procedure;
```

- Testumgebung mit repräsentativen Testfällen
 - Referenzdaten: sortiertes Datenfeld
 - Testdaten: unsortiertes, sortiertes und umgekehrt sortiertes
 Datenfeld

```
constant N: natural := 20;
type string is array(natural range <>) of character;

constant g: string(0 to N-1) := "1449BEKMMPQTZceffrvz";

variable a: string(0 to N-1) := "P91fQeZB4KvTMcrEfzM4";
variable b: string(0 to N-1) := "1449BEKMMPQTZceffrvz";
variable c: string(0 to N-1) := "zvrffecZTQPMMKEB9441";

...

sort(a, n);
assert a=g severity error;
sort(b, n);
assert b=g severity error;
sort(c, n);
assert c=g severity error;
```

- alle Änderungen/Transformationen/Optimierungen des Algorithmus müssen semantikerhaltend sein
- hardware-unabhängige und code-verbessernde Optimierungen
 - Anzahl "teurer" Operationen reduzieren
 - Speicherzugriffe sind i.a. nicht parallelisierbar
 - mehrere Takte, ggf. Hilfsvariablen einführen
 - Schleifeninvariante Ausdrücke vor dem Schleifenkopf auswerten
 - die Auswertung a(min) in der IF-Abfrage wird durch eine einfache Registerzuweisung ersetzt
 - unnötige Abläufe mit Sperrvariablen/-flags verhindern
 - der (unnötige) Austausch der Elemente im Speicher findet auch dann statt, wenn beide Elemente gleich gross sind
 - Eigenschaften von RAM-Blöcken in FPGA nutzen
 - synchrone Lesezugriffe, (Pipeline-)Register am RAM-Blockausgang

 hardware-unabhängige und code-verbessernde Optimierungen

```
procedure sort(a: inout string; n: positive) is
   variable tmp: character;
  variable min: natural;
  variable x, y: character; -- Hilfsvariable
  variable swp: boolean; -- Hilfsvariable
begin
  for i in 0 to n-2 loop
     min := i;
      y := a(i);
      tmp := y;
      swp := false;
      for j in i+1 to n-1 loop
         x := a(j);
         if x < tmp then</pre>
            swp := true;
            min := j;
            tmp := x;
         end if;
      end loop;
      if swp then
         a(min) := y;
         a(i)
              := tmp;
      end if;
   end loop;
end procedure;
```

- FOR-Schleifen durch WHILE-Schleifen ersetzen
 - explizite Schleifenzähler einführen
 - Wertebereiche berücksichtigen

FOR-Schleifen durch WHILE-Schleifen ersetzen

```
i := 0;
procedure sort ...
                                                      while i \le n-2 loop
  variable x, y: character;
                                                         min := i;
  variable tmp: character;
                                                         y := a(i);
 variable swp: boolean;
variable min: natural range 0 to n-1;
                                                         tmp := y;
                                                         swp := false;
  variable i: natural range 0 to n-1;
                                                         i := i+1;
  variable j: natural range 1 to n;
                                                         while j <= n-1 loop
begin
                                                            x := a(j);
                                                            if x < tmp then</pre>
   for i in 0 to n-2 loop
                                                               swp := true;
                                                               min := j;
      for j in i+1 to n-1 loop
                                                               tmp := x;
                                                            end if;
                                                            j := j + 1;
      end loop;
                                                         end loop;
                                                         if swp then
   end loop;
                                                            a(min) := y;
end procedure;
                                                            a(i) := tmp;
                                                          end if;
                                                         i := i + 1;
                                                      end loop;
```

- WHILE-Schleifen durch Zustandsmaschinen ersetzen
 - Initialisierungszustand
 - Ausführungszustand-/zustände (Schleifenrumpf)

```
type TState is (S0, S1);
                                           variable state: TState := S0;
                                           variable i: natural range 0 to n-1;
variable i: natural range 0 to n-1;
                                           case state is
i := 0;
                                             -- Initialisierungszustand
while i \le n-2 loop
                                             when S0 =>
                                               i := 0;
                                               state := S1;
  i := i + 1;
                                             -- Ausführungszustand
end loop;
                                             when S1 =>
                                               if i \le n-2 then
                                                 i := i + 1;
                                                 state := S1;
                                               else
                                                 state := S2;
                                               end if:
                                           end case;
```

WHILE-Schleifen durch Zustandsmaschinen ersetzen

```
procedure sort ...
  type TState is (S0, S1, S2);
  variable state: TState := S0;
  -- die restlichen Variablen-
                                                      when S2 \Rightarrow
  -- deklarationen bleiben unverändert
                                                        if j \le n-1 then
                                                          x := a(j);
begin
                                                          if x < tmp then</pre>
  loop
                                                            swp := true;
                                                            min := i;
    case state is
                                                            tmp := x;
      when S0 \Rightarrow
                                                          end if;
        i := 0;
                                                          j := j + 1;
        state := S1;
                                                          state := S2i
      when S1 \Rightarrow
                                                        else
        if i \le n-2 then
                                                          if swp then
          min := i;
                                                            a(min) := y;
          y := a(i);
                                                            a(i) := tmp;
          tmp := y;
                                                          end if;
          swp := false;
                                                          i := i + 1;
          i := i+1;
                                                          state := S1;
          state := S2i
                                                        end if;
        else
                                                    end case;
          return;
        end if:
                                                 end loop;
                                               end procedure;
```

- ◆ Gemeinsame Ausdrücke mehrfach verwenden, ggf. Hilfsvariablen einführen, z.B. m := n 1, ggf. Bedingungen anpassen
 - aus (i \leq n-2) wird (i < n-1) und schliesslich (i < m)
- Lese- und Schreibzugriffe auf den RAM-Block sind synchron, und der RAM-Block hat ein Ausgangsregister (Pipeline-Effekt)
 - Zuweisung x := a(j) läuft in zwei Takten ab
 - 1. Takt : der Inhalt der adressierten Speicherzelle a(j) wird im Ausgangsregister des RAM-Blocks abgelegt, und
 - 2. Takt: das Datum aus dem Ausgangsregister wird ins Zielregister (hier in die Zielvariable x) übernommen
 - die folgende Folge von Operationen x := a(j); IF x < y THEN ... kann somit nicht in einem Zustand ausgeführt werden. Hier muss ein Zustand dazwischen liegen.

Gemeinsame Ausdrücke und Pipeline-Effekt berücksichtigen

```
procedure sort ...
                                                    when S2 \Rightarrow
                                                      if i <= m then</pre>
  type TState is (S0, S1, S2, S3);
                                                        x := a(i);
                                                        state := S3i
  variable state: TState := S0;
                                                      else
  variable m: natural range 0 to n-1;
                                                        if swp then
  -- die restlichen Variablen-
                                                           a(min) := y;
  -- deklarationen bleiben unverändert
                                                           a(i) := tmp;
                                                        end if;
                                                        i := i + 1;
begin
                                                        state := S1;
  doop
                                                      end if;
    case state is
      when S0 =>
                                                    when S3 =>
                                                      if x < tmp then</pre>
        i := 0;
        m := n - 1;
                                                        swp := true;
        state := S1;
                                                        min := j;
      when S1 =>
                                                        tmp := x;
        if i < m then</pre>
                                                      end if;
          min := i;
                                                      j := j + 1;
          y := a(i);
                                                      state := S2i
                                                  end case;
          tmp := y;
          swp := false;
                                                end loop;
          i := i+1;
                                              end procedure;
          state := S2;
        else
          return;
        end if;
```

- Pipeline-Register ausnutzen
- Unter der Annahme, dass mit x das Ausgangsregister des RAM-Blocks bezeichnet wird, ergeben sich einige Änderungen in der Notation, und auf die Variable (das explizite Register) x kann ganz verzichtet werden
- Dadurch wird die Zuweisung y := a(i) in zwei separate Zuweisungen x := a(i) und y := x aufgeteilt, die in zwei Takten ablaufen müssen.
 - => Einfügen eines neuen (Zwischen-)Zustands oder eines sog. Sperrflags, das, nach dem es gesetzt ist, verhindert, dass Zuweisungen mehrmals ausgeführt werden.

```
when S2 \Rightarrow
procedure sort ...
  -- Ausgangsregister des RAM-Blocks
                                                       if not flq then
                                                         flq := true;
  variable x: character;
  variable flq: boolean; -- Sperrflag
                                                         y := x;
  -- die restlichen Variablen-
                                                         tmp := x;
  -- deklarationen bleiben unverändert
                                                       end if;
                                                       if i <= m then</pre>
begin
                                                         x := a(j);
  qool
                                                         state := S3;
    case state is
                                                       else
      when S0 =>
                                                         if swp then
        i := 0;
                                                           a(min) := y;
        m := n - 1;
                                                          a(i) := tmp;
        state := S1;
                                                         end if;
      when S1 \Rightarrow
                                                         i := i + 1;
        if i < m then</pre>
                                                         state := S1;
          min := i;
                                                       end if;
          x := a(i);
flg := false;
                                                     when S3 =>
                                                       if x < tmp then</pre>
          swp := false;
                                                         swp := true;
          i := i+1;
                                                         min := j;
         state := S2i
                                                         tmp := x;
       else
                                                       end if;
                                                       j := j + 1;
         return;
       end if;
                                                        state := S2i
                                                   end case;
                                                 end loop;
                                               end procedure;
```

 Definition der Signale in der Schnittstelle und Übergang auf ein synchrones (getaktetes) System

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std_logic_arith.all;
use ieee.std logic unsigned.all;
entity selectcore is
 generic(RSTDEF: std logic := '1');
 port(rst: in std logic; -- reset, RSTDEF active
      clk: in std logic; -- clock, rising edge active
      -- handshake signals
      strt: in std logic; -- start bit, high active
      done: out std_logic; -- done bit, high active
      ptr: in std logic vector(10 downto 0); -- pointer to vector
      len: in std logic vector( 7 downto 0); -- length of vector
       -- interface to RAM block
      WEB: out std logic; -- Port B Write Enable Output, high active
      ENB: out std_logic; -- Port B RAM Enable, high active
      ADB: out std_logic_vector(10 downto 0); -- Port B 11-bit Address Output
      DIB:
           in std logic vector( 7 downto 0); -- Port B 8-bit Data Input
           out std logic vector( 7 downto 0)); -- Port B 8-bit Data Output
      DOB:
end selectcore;
```

- Datentypen und Speicherplatzbedarf
 - Erweiterung um Hilfssignale zur gemeinsamen Nutzung von Ressourcen

```
architecture verhalten of selectcore is
   type TState is (S0, S1, S2, S3, S4);
   signal state, state0: TState;
   signal swp, swp0: std logic;
   signal flq, flq0: std_logic;
   signal d, d0:
                      std logic;
   signal i, i0, i1: std logic vector(7 downto 0);
   signal j, j0: std_logic_vector(8 downto 0);
signal m, m0: std_logic_vector(7 downto 0);
   signal y, y0: std_logic_vector(7 downto 0);
   signal tmp, tmp0: std_logic_vector(7 downto 0);
   signal min, min0: std logic vector(7 downto 0);
   signal ofs:
                      std logic vector(7 downto 0);
begin
   done <= di
   ADR <= ptr + ofs;
   i1 <= i + 1;
```

Registertransferbeschreibung mit der 2-Prozeßmethode

```
signal state, state0: TState;
signal min, min0: std_logic_vector(7 downto 0);
reg: process (rst, clk) is
     begin
       if rst=RSTDEF then
         state <= S0;
         min <= (others => '0');
       elsif rising_edge(clk) then
         state <= state0;</pre>
         min <= min0;
       end if;
     end process;
fsm: process (state, min, i, m, ...) is
     begin
       state0 <= state;
       min0 <= min;
       case state is
         when S1 =>
             min0 <= i;
         when S2 \Rightarrow
             ofs <= min;
       end case;
     end process;
```

 Variablen werden zu Registern, die mit Hilfe von Signalen in einem getakteten Prozeß modelliert sind

```
reg: process (rst, clk) is
    begin
      if rst=RSTDEF then
        state <= S0;
        i <= (others => '0');
        j <= (others => '0');
            <= (others => '0');
        y <= (others => '0');
        tmp <= (others => '0');
        min <= (others => '0');
        d <= '0';
        flg <= '0';
        swp <= '0';
      elsif rising_edge(clk) then
        state <= state0;</pre>
        i <= i0;
          <= j0;
        m \ll m \ll m0
        y <= y0;
        tmp <= tmp0;
        min <= min0;
        d \ll d0
              <= fla0;
        flq
              <= swp0;
        gwp
     end if;
  end process;
```

Übergangs-/Ausgangsschaltnetz

```
fsm: process (state, strt, len, i, i1, j, d, m, y, tmp, min, flg, swp, dib) is
     begin
       state0 <= state;</pre>
       i0 <= i;
       j0 <= j;
m0 <= m;
       y0 <= y;
       tmp0 <= tmp;
       min0 <= min;
       d0 <= d;
       flq0 <= flq;
       swp0 <= swp;
       ofs <= i; -- default (OTHERS => '0');
       WEB <= '0';
       ENB <= '0';
       DOB <= tmp; -- default (OTHERS => '0');
       case state is
         when S0 \Rightarrow
            if strt='1' then
             d0      <= '0';
i0       <= (others => '0');
m0      <= len - 1;</pre>
              state0 <= S1;
            end if:
```

Übergangs-/Ausgangsschaltnetz (Fortsetzung)

```
when S2 =>
  if flq='0' then
    flq0 <= '1';
    ∨0 <= DIB;
    tmp0 <= DIB;
  end if;
  if j<=m then</pre>
    ofs <= j(ofs'range);
    ENB <= '1';
    state0 <= S3;
  else
    if swp='1' then
      ofs <= min;
DOB <= y;
ENB <= '1';
      WEB <= '1';
      state0 <= S4;
    else
      i0 <= i1;
      state0 <= S1;
    end if;
  end if;
```

Übergangs-/Ausgangsschaltnetz (Fortsetzung)

```
when S3 =>
           if DIB<tmp then</pre>
             swp0 <= '1';
             min0 <= j(min0'range);</pre>
             tmp0 <= DIB;
           end if;
           j0 <= j + 1;
           state0 <= S2;
         when S4 \Rightarrow
           -- ofs <= i;
           -- DOB <= tmp;
           ENB <= '1';
           WEB <= '1';
i0 <= i1;
           state0 \le S1i
       end case;
    end process;
end verhalten;
```

Schnittstelle zum PicoBlaze

```
library ieee;
use ieee.std_logic_1164.all;
entity selectsort is
 generic(RSTDEF: std_logic := '1');
 port(rst: in std_logic; -- reset, RSTDEF active
             in std logic; -- clock, rising edge active
      clk:
      -- interface to PicoBlaze
      rsel: in std logic vector(7 downto 0); -- register select
      din: in std_logic_vector(7 downto 0); -- data input
      dout: out std_logic_vector(7 downto 0); -- data output
      ena: in std logic; -- enable, high active
             in std logic; -- write strobe, high active
      wre:
      -- interface to RAM block through port B
             out std_logic; -- Port B Write Enable Output, high active
      WEB:
      ENB:
             out std logic; -- Port B RAM Enable, high active
      ADDRB: out std logic vector(10 downto 0); -- Port B 11-bit Address Output
           in std_logic_vector(7 downto 0); -- Port B 8-bit Data Input
      DIB:
             out std logic vector(7 downto 0)); -- Port B 8-bit Data Output
      DOB:
end selectsort;
```

Programmierschnittstelle

```
process (rst, clk) is
begin
  if rst=RSTDEF then
    len <= (others => '0');
    ptr <= (others => '0');
  elsif rising edge(clk) then
    if ena='1' and wre='1' then
      case rsel(1 downto 0) is
        when "01" => ptr( 7 downto 0) <= din;
when "10" => ptr(10 downto 8) <= din(2 downto 0);</pre>
        when "11" => len <= din;
        when others => null;
      end case;
    end if;
  end if;
end process;
strt \leq din(0) when rsel(1 downto 0)="00" and ena='1' and wre='1' else '0';
with rsel(1 downto 0) select
dout <= "0000000" & done when "00",
        ptr(7 downto 0) when "01",
        "00000" & ptr(10 downto 8) when "10",
                         when others;
        len
```

Instantierung der Komponente