

Esercitazione 11: Conversione DA e AD

Brognoli Roberto, Garbi Luca, Libardi Gabriele

Issue: 1

Date: September 11, 2020

University of Trento Department of Physics Via Sommarive 14, 38123 Povo (TN), Italy

Introduzione

L'obiettivo di questa esperienza è quello di realizzare dei circuiti che convertano un segnale digitale in analogico e viceversa. A tal fine viene montato inizialmente un contatore, utilizzato per i circuiti successivi che implementano DAC e ADC.

1 Setup

1.1 Materiali

- Generatore di funzione d'onda Rigol DG1022;
- oscilloscopio Agilent DSOX2002A;
- cavi coassiali BNC-banana e BNC-BNC;
- resistori e capacitori vari;
- 1 Op-Amp uA741, 1 integrato LM311, 1 integrato DAC0800;
- 1 integrato 74xx00, 1 integrato 74xx86, 1 integrato 74xx590.

2 Descrizione e discussione dei risultati

L'analisi dei dati è suddivisa in tre sotto sezioni: nella prima viene esposta l'installazione del contatore a 8 bit, nella seconda si trovano i risultati della generazione dell'onda a dente di sega con DAC, mentre nell'ultima è presente la parte di conversione analogico-digitale.

Non viene riportata una sezione per la conclusione in quanto i risultati vengono già esaminati e commentati in questa sezione.

2.1 Convertitore digitale-analogico: installazione del contatore a 8 bit

Inizialmente viene montato il circuito in figura (1), che viene utilizzato durante tutto il resto dell'esperienza. Il CLEAR viene collegato a +5 V e come segnale di clock viene




Figure 1: Contatore a 8 bit.

fornita un'onda quadra TTL di frequenza $f_{CLK} = 1$ Hz, sia all'entrata RCLK che a quella del CCLK. Il display numerico converte il segnale in ingresso in un numero esadecimale (da 0 a FF, corrispondenti a 256 bit).

Viene verificato l'effettivo funzionamento del contatore con l'aiuto del display.

2.2 Installazione del DAC e generatore di onda a dente di sega

Successivamente, sempre tenendo collegato il display numerico come descritto prima, viene costruito il seguente circuito (fig.2).





Figure 2: DAC pilotato mediante un contatore a 8 bit.

L'Op-Amp uA757 viene alimentato a ± 12 V, il CLEAR collegato a +5 V e viene fornito come segnale di clock sia all'entrata RCLK che all'entrata CCLK un'onda quadra TTL di frequenza $f_{CLK}=1$ kHz. L'uscita prevista dal costruttore per un circuito di questo tipo è

$$V_{out} = V_{ref} \frac{2n - 255}{256} \quad , \tag{1}$$

dove n è il numero decimale corrispondente alla sequenza di bit data dal 74xx590. Il DAC serve cioè a convertire un segnale digitale in analogico. Nel nostro caso il segnale digitale è quello fornito dal 74xx590; ci aspettiamo quindi che l'uscita V_{out} sia una tensione crescente, dato che il numero che il contatore ci fornisce è crescente, in decimale, da 0 a 255. Esso è rappresentato in figura (3) mentre in figura (4) viene mostrato uno zoom della tensione in uscita. V_{out} è una tensione a dente di sega da -5 V a +5 V costituita però da 255 gradini: il segnale risulta costante nell'intervallo di tempo in cui il numero di bit non cresce.

Quando il display numerico segna 0 il segnale torna a -5 V. Quello che accade infatti è che il contatore passa da FF a 0 e V_{out} secondo la (1) passa da $V_{ref} \frac{255}{256}$ a $-V_{ref} \frac{255}{256}$. Effettuando un fit sulla parte crescente delle onde in figura (3) non si riscontrano difformità dall'uscita teorica per quanto riguarda la linearità e la monotonicità.



2.3 Convertitore analogico-digitale

Possiamo costruire un convertitore analogico-digitale modificando il circuito precedente come in figura (5). Il comparatore LM311 compara l'uscita del DAC con una tensione




Figure 5: Circuito di conversione analogico-digitale.

 V_X ; la sua uscita è costituita da un BJT con pull-up a 5 V come mostrato in figura. Il transistor è aperto se $V_+ > V_-$ e chiuso viceversa. L'uscita del comparatore è collegata alla porta NAND che quindi inibisce il clock del CCLK se l'uscita del comparatore è 0, cioè quando $V_- > V_X$. Questa situazione corrisponde a un'uscita costante dall'Op-Amp e quindi a un arresto nella rampa del contatore come mostrato in figura (6). Al fine di iniziare una nuova conversione è necessario resettare il contatore, operazione facilmente implementabile ponendo il pin CLEAR a massa. A tal fine si può utilizzare come segnale di clear un treno di impulsi TTL di frequenza $f_{CLEAR} = 1$ Hz; ciascun impulso corrisponde ad un valore di tensione pari a 0 V di durata 1 ms al quale fa seguito un plateau con valore di tensione pari a +5 V di durata 999 ms. Come segnale di clock viene utilizzata un'onda




Figure 6: Uscita dell'Op-Amp.

quadra TTL di frequenza $f_{CLK}=10~\mathrm{kHz}.$

La frequenza di campionamento dell'ADC è la frequenza del CLEAR, ovvero 1 Hz. Viene verificato l'effettivo funzionamento del circuito a livello sperimentale attraverso la visualizzazione sul display.