SoC 를 위한 Peripheral 설계

[Reference]

- https://ko.wikipedia.org/wiki/%EC%A7%81%EB%A0%AC %ED%86%B5%EC%8B%A0
- https://ko.wikipedia.org/wiki/UART

(a)

MicroBlaze.v15 [IHIL]

https://hanbulkr.tistory.com/5

https://electriceng.tistory.com/422



Kim.S.W






Table of Contents


- ➤ SoC 를 위한 Peripheral 설계
- 1. Xilinx IP
- 2. Create and Package New IP
- *3. SPI*
 - 1) SPI Master
 - 2) SPI Slave
 - 3) SPI Controller
- 4. UART
- 5. AMBA
- 6. MicroBlaze_Hello World
- 7. MicroBlaze_LED_Counter
- 8. MicroBlaze_Peripheral Implementation
- 9. MicroBlaze_User Logic Interface



- 10. SPI_Master_IP(MicroBlaze_User Logic Interface)
- 11. TCP_IP Implementation Using W5500
- 12. MicroBlaze Block Memory Interface-1
- 13. MicroBlaze_Block Memory Interface-2




14. w5500 Interface Implementation




> SoC Peripheral RTC Design Project

- → Spec and Timing 정의
- → Port 정의
- → State 74
- Code Implementation
- State Transition
- Test Bench
- Simulation Result





→ Spec and Timing 장의






> spi_slave_exam_0.xpr


- > SPI (Serial Peripheral Interface Bus) Master Implementation
- ❖ *Spec* → SPI Slave 를 구현하기 위하여 스펙을 정의(SPI Master 와 동일)

 - Address: 8bits, Data: 8bits (연속해서 Access 하는 것은 구현하지 않음)
- ❖ **SPI Timing** → SPI Slave : 총 3바이트를 전송 (SPI Master 와 동일)
 - Slave에 데이터를 <mark>저장</mark>하기 위해서는 *slave id(0x64), address, data*를 전송
 - Slave에서 데이터를 <mark>읽기</mark> 위해서는 $slave_id(0x65)$, address를 전송 \rightarrow miso를 통하여 데이터를 read
 - mosi, miso는 sck에 동기 되어 동작→ sck의 negative edge(or Low 구간)에서 데이터를 변경하고, sck의 positive edge (or High 구간)에서 데이터를 read
 - spi_slave는 통상적으로 내부에 Register Map 보유 → Address 와 각 Address에 해당하는 read/write Data를 가지고 있음 → spi_slave는 spi_master로 부터 address와 data를 받아서 해당 Address 영역의 Data를 write 하거나, 해당 Address 영역의 Data를 spi_master에 전송
 - 내부에 <mark>4개의 Register Map</mark>을 가진 spi_slave 는 spi_master와의 통신을 통하여 4개의 Register map에 read/write 하는 것을 구현



miso

- → Spec and Timing 장의
- → Port 정의






➤ SPI Slave Implementation → Code Implementation → Port 정의

signal	in/out	size	description
reset	input	[0]	main reset, active low
clock	input	[0]	main clock, 100Mhz
SS	input	[0]	spi ss
sck	input	[0]	spi sck
mosi	input	[0]	spi mosi (master out slave in)
miso	output	[0]	spi miso (master in slave out)

- reset, clock : spi_slave 모듈에 사용되는 main reset, clock
- ss, sck, mosi, miso : spi master와 통신하는 spi data line




- ➤ SPI slave Implementation → Code Implementation
 - ✓ **Port & Register Map Address** 정의 → **Module의 Input, Output Port**를 정의

spi slave. v (1) 1. `timescale 1ns / 1ps ❖ 2~5: spi slave 내부에 있는 4개의 Register Map Address `define rUSER REG1 8'h10 rUSER REG2 8'h11 `define 4. `define rUSER REG3 8'h12 5. 'define rUSER REG4 8'h13 6. module spi slave(reset. clock, SS, *10.* sck. 11. mosi. ❖ 6~19: input, output port 정의 *12.* miso *13.*); 14.input reset: 15.input clock: 16.input ss : 17.input sck: 18.input mosi; 19.output miso;

- > 컴파일러 지시어
- ❖ '<키워드> 형식 사용 : `define 과 `include 와 `timescale`define : 텍스트 매크로를 정의하는 용도로 사용
- ❖ 'include: 다른 verilog 소스 파일을 현재 소스 파일에 추가 하는 용도로 사용 → 일반적으로 헤더파일을 포함시키는 데 사용.
- ❖ 예시
- `define SIZE 10 // `SIZE 를 10으로 사용
- `define END \$stop // `END 를 \$stop 으로 사용
- 'define WORD_REG reg[31:0] // define a 32-bit register as 'WORD REG reg32;
- include headers.h
- ▶ `timescale 150ns/1ns // 시간 단위는 150ns 정밀도는 1ns

- → Spec and Timing 장의
- → Port 장의
- → State 장의






- ➤ SPI slave Implementation → Code Implementation
 - ✓ State 정의 → SM에서 사용할 State 정의
 - → *spi_slave* 모듈의 *SM*은 7개로 구성 (필요에 따라 다르게 구성 가능)
 - → 각각의 state는 입력되는 ss, sck, mosi 의 데이터 값에 따라서 이동

Next Slide

State	Transition	Description
IDLE	ss 신호가 active(enable) 되면 SLAVEID 상태로 이동	idle state
SLAVEID	sck 8 clock 후에 WADDR or RADDR 로 이동	slave id 수신
WADDR	sck 8 clock 후(8bit Data)에 WDATA 로	write address 수신
WDATA	ss 신호가 deactive(disable) 되면 DONE 로 이동	write data 수신
RADDR	sck 8 clock 후에 RDATA 로 이동	read address 수신
RDATA	ss 신호가 deactive(disable) 되면 DONE 로 이동	read data 수신
DONE	done counter = 3 이면 IDLE 로 이동	완료






- ➤ SPI slave Implementation → Code Implementation
 - ✓ State 정의 → SM에서 사용할 State 정의


Continue

- → spi_slave 모듈의 SM은 7개로 구성 (필요에 따라 다르게 구성 가능)
- → 각각의 state는 입력되는 ss, sck, mosi 의 데이터 값에 따라서 이동
 - IDLE: 통신이 없는 상태 → ss 신호가 active 되면 SLAVEID 상태로 이동
 - SLAVEID: sck, mosi를 통하여 slave_id를 받음 → slave_id 값이 0x64 이면 WADDR 상태</u>로 이동하고, slave_id 값이 0x65이면 RADDR 상태로 이동하고, 그 외의 값이면 IDLE로 이동 → 0x64, 0x65 가 아닐 때 IDLE 상태로 이동하는 것이 매우 중요
 - WADDR: write address를 받음 → 8bits 데이터를 모두 받으면 WDATA 상태로 이동
 - WDATA : write data를 받음 → 8bits 데이터를 모두 받으면 해당 Register의 값을 Update 하고, ss 신호가 disable 되면DONE 상태로 이동
 - RADDR: read address를 받음 → 8bits 데이터를 모두 받으면 RDATA 상태로 이동
 - RDATA : 해당 Address의 데이터를, sck clock 에 맞게 miso로 전송 → ss 신호가 disable 되면 DONE 상태로 이동
 - DONE : 수 clock 후에 IDLE 상태로 이동



> spi_slave_exam_0.xpr


▶ SPI Slave Implementation → Code Implementation : State 정의 → SM에서 사용할 State 정의



(a)IHIL

Kim.S. W

- → Spec and Timing 장의
- → Port 정의
- → State 장의
- → Code Implementation






SPI Slave Implementation > Verilog Code Implementation > spi slave. v (3)

```
spi slave. v (3)
34. // 3) code implementation
35. reg
                              ss 1d, ss 2d:
36. wire
                              ss pedge = ss 1d \& \sim ss 2d;
                              ss nedge = \sim ss 1d \& ss <math>2d;
37. wire
38. always @(posedge clock or negedge reset)
39. begin
                              begin
              if(!reset)
40.
41.
                             ss 1d \le 1'b1;
42.
                             ss 2d \le 1'b1;
43.
               end
44.
               else
                              begin
                              ss 1d \le ss:
45.
                              ss^2 2d \le ss^2 1d:
46.
47.
               end
48, end
```

```
sck 1d, sck 2d:
49. reg
                                                                                                                                                                                                                                                                                                           \frac{1}{sck} \frac{1}{pedge} = sck 1d \& \sim sck 2d;
50. wire
                                                                                                                                                                                                                                                                                                           \frac{1}{100} \frac{1}
 51. wire
 52. always @(posedge clock or negedge reset)
53. begin
54.
                                                                                                                                                    if(!reset)
                                                                                                                                                                                                                                                                                                           begin
55.
                                                                                                                                                                                                                                                                                                          sck 1d <= 1'b0;
56.
                                                                                                                                                                                                                                                                                                          sck^{-}2d \leq 1'b0;
57.
                                                                                                                                                       end
58.
                                                                                                                                                     else
                                                                                                                                                                                                                                                                                                           begin
59.
                                                                                                                                                                                                                                                                                                           sck 1d \le sck:
 60.
                                                                                                                                                                                                                                                                                                           sck 2d \le sck 1d;
61.
                                                                                                                                                       end
   62. end
```


state	transition	description			
IDLE	ss 신호가 active(enable) 되면 SLAVEID 상태로 이동	idle state			
SLAVEID	sck 8 clock 후에 WADDR or RADDR 로 이동	slave id 수신			
WADDR	sck 8 clock 후(8bit Data)에 WDATA 로	write address 수신			
WDATA	ss 신호가 deactive(disable) 되면 DONE 로 이동	write data 수신			
RADDR	sck 8 clock 후에 RDATA 로 이동	read address 수신			
RDATA	ss 신호가 deactive(disable) 되면 DONE 로 이동	read data 수신			
DONE	done counter = 3 이면 IDLE 로 이동	완료			

- ❖ 35~48:ss 신호의 positive edge, negative edge 를 검출
- → ss nedge는 IDLE → SLAVEID 로 전환될 때 사용
- → ss pedge는 DONE → IDLE 로 전환될 때 사용
- → ss 신호 의 [1클럭 delay : ss 1d], [2클럭 delay : ss 2d]
- ❖ 49~62: sck 신호의 positive edge, negative edge 를 검출
- → 데이터 송수신시, 몇 번째 비트 값인지 check 하기
- 위한 용도와 다음 state 로 전환하는데 사용



- > spi_slave_exam_0.xpr
- > SPI slave Implementation -> Verilog Code Implementation -> Test Bench : spi_slave_tb.v ()
 - Simulation Result Check ()






EXILINX

> spi_slave_exam_0.xpr

SPI Slave Implementation > Verilog Code Implementation > spi slave. v (4)

```
spi slave. v (4)
                          mosi 1d. mosi 2d:
64. always @(posedge clock or negedge reset)
                                                           63~74: spi 신호들은 보통 외부(다른 칩)에서 인가되는 경우가 많기때
65. begin
                                                            문에 신호들을 바로 사용하는 것보다는 내부 clock을 통하여 flip/flop
66.
             if(!reset)
                          begin
67.
                          mosi 1d \le 1'b0:
                                                            를 거쳐서 사용하는 것이 안정적 → mosi 신호에 2-clock delay 주어서
68.
                          mosi^{-}2d \leq 1'b0;
69.
             end
                                                            mosi 2d 신호 사용
70.
             else
                          begin
71.
                          mosi 1d <= mosi:
                          mosi 2d \le mosi 1d;
73.
             end
74. end
                          sid sckn cnt;
                                                         75~80: slaveid state 에서 사용하기 위하여 sck 신호의 negative edge
76. always @(posedge clock or negedge reset)
                                                          를 counting
77. begin
78.
                          sid sckn cnt \leq 4'b0;
             if(!reset)
                                        sid sckn cnt <= ~s slaveid? 4'b0: sck nedge? (sid sckn cnt+1'b1): sid sckn cnt;
79.
             else
80. end
81. reg
                          slave id:
82. always @(posedge clock or negedge reset)
                                             ❖ 81~95: mosi 신호로 부터 slave id 를 검출합니다. mosi 신호는 sck positive
83. begin
                          slave id \le 8'b\theta:
                                                 edge 에서 read
84.
             if(!reset)
85.
                          begin
             else
                          slave id[7] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd0))? mosi 2d: slave id[7];
86.
87.
                          slave id[6] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd1))? mosi 2d: slave id[6];
                          slave id[5] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd2))? mosi 2d: slave id[5];
88.
89.
                          slave id[4] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd3))? mosi 2d: slave id[4];
                          slave id[3] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd4))? mosi 2d: slave id[3];
90.
91.
                          slave id[2] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd5))? mosi 2d: slave id[2];
92.
                          slave id[1] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd6))? mosi 2d: slave id[1];
93.
                          slave id[0] \le s idle? 1'b0: (s slaveid & sck pedge & (sid sckn cnt==4'd7))? mosi 2d: slave id[0];
94.
             end
95. end
```

- > spi_slave_exam_0.xpr
- > SPI slave Implementation -> Verilog Code Implementation -> Test Bench : spi_slave_tb.v ()
 - Simulation Result Check ()



> spi_slave_exam_0.xpr

SPI Slave Implementation > Verilog Code Implementation > spi slave. v (5)

```
spi slave. v (5)
                                                wa sckn cnt:
97. always @(posedge clock or negedge reset)
                                                                                            96~101 : waddr state 에서 사용하기 위하여 sck 신호의 negative edge를 counting
98. begin
99
                        if(!reset)
                                                wa sckn cnt \leq 4'b0:
                                                wa sckn cnt \leq \sims waddr? 4'b0: sck nedge? (wa sckn cnt+1'b1): wa sckn cnt;
100.
101.end
102.reg
102.<mark>reg [7:0] waddr;</mark>
103.always @(posedge clock or negedge reset)
                                                waddr:
                                                                                  102~116: mosi 신호로부터 waddr 를 검출
104.begin
                                                                           → mosi 신호는 sck positive edge 에서 read
                                                waddr \leq 8'b\theta;
105.
                        if(!reset)
106.
                                                begin
                                                waddr[7] \le s idle? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd0))? mosi 2d: waddr[7];
107.
                                                waddr[6] <= s_idle ? 1'b0 : (s_waddr & sck_pedge & (wa_sckn_cnt==4'd1)) ? mosi 2d : waddr[6]; waddr[5] <= s_idle ? 1'b0 : (s_waddr & sck_pedge & (wa_sckn_cnt==4'd2)) ? mosi 2d : waddr[5]; waddr[4] <= s_idle ? 1'b0 : (s_waddr & sck_pedge & (wa_sckn_cnt==4'd3)) ? mosi 2d : waddr[4]; waddr[3] <= s_idle ? 1'b0 : (s_waddr & sck_pedge & (wa_sckn_cnt==4'd4)) ? mosi 2d : waddr[3]; waddr[3] <= s_idle ? 1'b0 : (s_waddr & sck_pedge & (wa_sckn_cnt==4'd4)) ? mosi 2d : waddr[3]; waddr[2] <= s_idle ? 1'b0 : (s_waddr & sck_pedge & (wa_sckn_cnt==4'd5)) ? mosi 2d : waddr[2];
108.
109.
110.
111.
112.
                                                waddr[1] <= s idle ? 1'b0 : (s waddr & sck pedge & (wa sckn cnt==4'd6)) ? mosi 2d : waddr[1] ;
113.
                                                waddr[0] \le s idle? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd7))? mosi 2d: waddr[0]:
114.
115.
                        end
116.end
117. reg [3:0] wd_sckn_cnt;
118. always (a)(posedge clock or negedge reset)
                                                                                  117~122 : wdata state 에서 사용하기 위하여 sck 신호의 negative edge를 counting
119.begin
                        if(!reset)
120.
                                                wd sckn cnt \leq 4'b0;
                                                wd sckn cnt <= ~s wdata? 4'b0: sck nedge? (wd sckn cnt+1'b1): wd sckn cnt;
121.
                        else
122.end
124.always @(posedge clock or negedge reset)
                                                                                        123~137: mosi 신호로 부터 wdata를 검출
125.begin
                        if(!reset)
                                                wdata \le 8'b0:
126.
                                                                                  → mosi 신호는 sck positive edge 에서 read
127.
                                                 begin
                                               wdata[7] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd0))? mosi 2d: wdata[7]; wdata[6] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd1))? mosi 2d: wdata[6]; wdata[5] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd2))? mosi 2d: wdata[5]; wdata[4] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd3))? mosi 2d: wdata[4]; wdata[3] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd4))? mosi 2d: wdata[3]; wdata[2] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd5))? mosi 2d: wdata[2]; wdata[1] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd5))? mosi 2d: wdata[1];
128.
129.
130.
131.
132
133.
134.
135.
                                                wdata[0] \le s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt==4'd7))? mosi 2d: wdata[0];
136
                                                                                                                                                                                             VII INIV
                                                         \omegaIIII
                                                                                                                                                               diailant com
```

> spi_slave_exam_0.xpr

SPI Slave Implementation -> Verilog Code Implementation -> spi slave . v (5)

```
wa sckn cnt:
  97. always @(posedge clock or negedge reset)
                                                                                          96~101: waddr state 에서 사용하기 위하여 sck 신호의 negative edge를 counting
  98. begin
  99
                          if(!reset)
                                                 wa sckn cnt \leq 4'b0:
                                                wa sckn cnt \leq -s waddr? 4'b0: sck nedge? (wa sckn cnt+1'b1): wa sckn cnt;
  100.
  101.end
  102.<mark>reg [7:0] waddr;</mark>
103.always @(posedge clock or negedge reset)
  102.reg
                                                 waddr:
                                                                                          102~116: mosi 신호로부터 waddr 를 검출
  104.begin
  105.
                         if(!reset)
                                                 waddr \leq 8'b0:
                                                                                     → mosi 신호는 sck positive edge 에서 read
  106.
                                                 begin
                                                 waddr[7] \le s idle? 1'b0: (s waddr & sck pedge & (wa sckn cnt—4'd0))? mosi 2d: waddr[7]
  107.
                                                waddr[6] <= s idle ? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd1)) ? mosi 2d: waddr[6]; waddr[6] <= s idle ? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd1)) ? mosi 2d: waddr[6]; waddr[5] <= s idle ? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd2)) ? mosi 2d: waddr[5]; waddr[4] <= s idle ? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd3)) ? mosi 2d: waddr[4]; waddr[3] <= s idle ? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd4)) ? mosi 2d: waddr[2]; waddr[2] <= s idle ? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd5)) ? mosi 2d: waddr[2]; waddr[1] <= s idle ? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd5)) ? mosi 2d: waddr[1];
  108.
  109.
  110.
  111.
  112.
  113.
                                                 waddr[0] \le s idle? 1'b0: (s waddr & sck pedge & (wa sckn cnt=4'd7))? mosi 2d: waddr[0]:
  114.
  115.
                          end
  116.end
  117,reg
                                                 wd sckn cnt:
  118. always @(posedge clock or negedge reset)
₩ wa_sck...t[3:0
                                                 1 2 3 4 5 6 7
s_waddr
sck pedge
₩wa sck...tf3
 wd_sck...t[3
s wdata
& sck_pedg
₩ wd_sck...t[3
16 mosi_2d
₩ wdatal7:0
                                                 wdata[0] <= s idle ? 1'b0 : (s wdata & sck pedge & (wd sckn cnt==4'd7)) ? mosi 2d : wdata[0] ;
  135.
  136
                                                                                                                                                           diailant com
                                                                                                                                                                                        VII INIV
                                                          \omegaIIII
```

 ω IIII

> spi_slave_exam_0.xpr

VIII INIV

diailant com

SPI Slave Implementation > Verilog Code Implementation > spi slave. v (5) spi slave. v (5) wa sckn cnt: 97. always @(posedge clock or negedge reset) __96 ~ 101 : waddr state 에서 사용하기 위하여 sck 신호의 negative edge를 counting 01100101 s_waddr sck nedge wa_sck...t[3: les idle s waddr le mosi 2d wd sck...t/3:0 s wdata & sck_pedge ₩wd sck...ti3 115. end 116.end 117.res wd sckn cnt: ❖ 117 ~ 122 : waddr state 에서 사용하기 위하여 sck 신호의 negative edge를 counting 118. always @(posedge clock or negedge reset) 119.begin *120*. if(!reset) $wd sckn cnt \leq 4'b0$; wd sckn cnt $\leq \sim$ s wdata? 4'b0: sck nedge? (wd sckn cnt+1'b1): wd sckn cnt; *121*. else 122.end 123.<mark>reg</mark> wdata 124.always @(posedge clock or negedge reset) 123~137: mosi 신호로 부터 slave id 를 검출합니다. mosi 신호는 125.begin if(!reset) $wdata \le 8'b0$: *126.* sck positive edge 에서 read *127*. else begin wdata[7] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd0))? mosi 2d: wdata[7]; wdata[6] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd1))? mosi 2d: wdata[6]; wdata[5] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd2))? mosi 2d: wdata[5]; wdata[4] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd3))? mosi 2d: wdata[4]; wdata[3] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd4))? mosi 2d: wdata[3]; wdata[2] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd5))? mosi 2d: wdata[2]; wdata[1] <= s idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt=4'd5))? mosi 2d: wdata[1]; 128. 129. *130*. *131*. 132. 133. *134*. *135.* $wdata[0] \le s$ idle? 1'b0: (s wdata & sck pedge & (wd sckn cnt==4'd7))? mosi 2d: wdata[0];


spi slave exam 0.xpr

SPI Slave Implementation > Verilog Code Implementation > spi slave. v (6)

```
spi slave. v (6)
138.<mark>reg</mark>
                                    ra sckn cnt:
139.always @(posedge clock or negedge reset)
                                                                ❖ 138 ~143 : raddr state 에서 사용하기 위하여 sck 신호의 negative edge를 counting
140.begin
141.
                  if(!reset)
                                    ra \ sckn \ cnt \leq 4'b0;
                                                      ra sckn cnt <= ~s raddr? 4'b0: sck nedge? (ra sckn cnt+1'b1): ra sckn cnt;
142.
143.end
144, reg
144.<mark>reg [7:0] raddr;</mark>
145.always @(posedge clock or negedge reset)
                                                                ❖ 144~158: mosi 신호로부터 raddr 를 검출
146.begin
147.
                  if(!reset)
                                    raddr \le 8'b0:
                                                                → mosi 신호는 sck positive edge에서 read
148.
                  else
                                    begin
                                   raddr[7] <= s_idle ? 1'b0 : (s_raddr & sck_pedge & (ra_sckn_cnt==4'd0)) ? mosi_2d : raddr[7];
raddr[6] <= s_idle ? 1'b0 : (s_raddr & sck_pedge & (ra_sckn_cnt==4'd1)) ? mosi_2d : raddr[6];
raddr[5] <= s_idle ? 1'b0 : (s_raddr & sck_pedge & (ra_sckn_cnt==4'd2)) ? mosi_2d : raddr[5];
raddr[4] <= s_idle ? 1'b0 : (s_raddr & sck_pedge & (ra_sckn_cnt==4'd3)) ? mosi_2d : raddr[4];
raddr[3] <= s_idle ? 1'b0 : (s_raddr & sck_pedge & (ra_sckn_cnt==4'd4)) ? mosi_2d : raddr[2];
raddr[1] <= s_idle ? 1'b0 : (s_raddr & sck_pedge & (ra_sckn_cnt==4'd5)) ? mosi_2d : raddr[2];
149.
150.
151.
152.
153.
154.
155.
                                    raddr[1] \le s idle? 1'b0: (s raddr & sck pedge & (ra sckn cnt==4'd6))? mosi 2d: raddr[1];
                                    raddr[0] \le s idle? 1'b0: (s raddr & sck pedge & (ra sckn cnt=4'd7))? mosi 2d: raddr[0];
156.
157.
                  end
158.end
                                                         ❖ 159~164: raddr state 에서 사용하기 위하여 sck 신호의 negative edge를 counting
159.reg
                                    rd sckn cnt:
160. always @(posedge clock or negedge reset)
161.begin
162.
                  if(!reset)
                                    rd sckn cnt <= 4'b0:
                                                      rd sckn cnt <= ~s rdata? 4'b0: sck nedge? (rd sckn cnt+1'b1): rd sckn cnt;
163.
164.end
165.reg
                                    s raddr 1d, s raddr 2d;
                                    s raddr nedge = \sim s raddr 1d & s raddr 2d;
166.wire
167.always @(posedge clock or negedge reset)
168.begin
                                                                          165~177: rdata 검출을 위하여 관련된 신호들의 타이밍을 맞추기 위하여 추가
                  if(!reset)
169.
                                    begin
                                                                            된 코드 → [통상적으로 타이밍을 맞추기 위하여, 코딩 → simulation으로 타이밍
                                    s raddr 1d \leq 1'b0;
170.
171.
                                    s^{-}raddr^{-}2d \leq 1'b0;
                                                                            확인 \rightarrow 타이밍이 안 맞으면 delay(1-clock\ flip/flop)를 추가하여 타이밍을 맞추고.
172.
                  end
173.
                  else
                                    begin
                                                                            다시 simulation으로 타이밍 확인 > 이러한 과정을 반복해서 진행]
174.
                                    s raddr 1d <= s raddr;
175.
                                                                             → s raddr 1d, s raddr 2d, sck nedge 1d, sck pedge 1d 이러한 신호들이 타이
                                    s raddr 2d \le s raddr 1d;
176.
                  end
                                                                                <u>밍을 맞추기 위하여 추가된 신호</u>
177 en
```

> spi_slave_exam_0.xpr

> SPI Slave Implementation > Verilog Code Implementation > spi slave. v (6)



> spi_slave_exam_0.xpr

> SPI Slave Implementation > Verilog Code Implementation > spi slave. v (7)


```
spi slave. v (7)
178, reg
                                       sck nedge 1d:
179.always @(posedge clock or negedge reset)
                                                                           178 \sim 183 : rac{rdata}{} 검출 위해 관련된 신호들의 타이밍을 맞추기 위하여 추가된 코드
180.begin
181.
                   if(!reset)
                                       sck nedge 1d \le 1'b0.
                                       sck nedge 1d <= sck nedge;
182.
183.end
184.<mark>reg sck_pedge_1d;</mark>
185.always @(posedge clock or negedge reset)
                                                                   184 \sim 189 : \frac{rdata}{r} 검출 위해 관련된 신호들의 타이밍을 맞추기 위하여 추가된 코드
186.begin
                                       sck pedge 1d <= 1'b0;
sck pedge 1d <= sck pedge;
187.
                   if(!reset)
188.
                    else
189.end
190, reg
                   17:01
                                       rdata;
                                                                  190~204: miso 신호로부터 rdata를 검출
191. reg
                                       miso:
192.always @(posedge clock or negedge reset)
193.begin
194.
                   if(!reset)
                                       miso \le 1'b0:
195.
                    else
                                        miso \le s idle? 1'b0:
                                       (sck_nedge_1d & (rd_sckn_cnt==5'd0)) ? rdata[7] :
(sck_nedge_1d & (rd_sckn_cnt==5'd1)) ? rdata[6] :
(sck_nedge_1d & (rd_sckn_cnt==5'd2)) ? rdata[5] :
(sck_nedge_1d & (rd_sckn_cnt==5'd3)) ? rdata[4] :
196.
197.
198.
199.
                                       (sck_nedge_1d & (rd_sckn_cnt==5'd4)) ? rdata[4] :
(sck_nedge_1d & (rd_sckn_cnt==5'd5)) ? rdata[2] :
(sck_nedge_1d & (rd_sckn_cnt==5'd5)) ? rdata[1] :
(sck_nedge_1d & (rd_sckn_cnt==5'd6)) ? rdata[0] : miso;
200.
201.
202.
203.
204.end
205.reg
                                       done cnt;
206.always @(posedge clock or negedge reset)
                                                                                         205~210: done state에서 사용하기 위한 counter
207.begin
208.
                   if(!reset)
                                       done cnt \leq 2'b0;
209.
                                       done cnt \le \sim s done? 2'b0: done cnt+1'b1;
210.end
```

spi_slave_exam.xpr

SPI Slave Implementation > Verilog Code Implementation > spi slave. v (7)



- Spec and Timing 74
- → Port 정의
- → State 정의
- → Code Implementation
- → State Transition





> spi_slave_exam_0.xpr

SPI Slave Implementation 🔿 Ver<u>ilog Code Implementation 🔿 spi_slave . v (8)</u>

```
❖ 211~227: 상태 전이를 구현 → idle 상태에서 ss nedge(negative edge)가발생하면 '
211.//--
212. // 4) state transition
                                                slave id 상태로 → slaveid 상태에서는 slave id 데이터(8bits)을 수신한 후, 값에 따라
213.always @(posedge clock or negedge reset)
214.begin
                                                waddr (write address), raddr (read address) 상태로 전환 → waddr, raddr 상태에서는
215.
             if(!reset)
                           begin
216.
                           s state \leq 3'h0:
217.
             end
                                                address 데이터 (8bits)을 수신한 후 각각 wdata, rdata 상태로 전환 →
                           begin
     // 1) define state
                           s state <= (s idle & ss nedge) ? SLAVEID :
     parameter IDLE
                           (s slaveid & (sid sckn cnt=4'd8)) ? ((slave id=SLAVE IDW) ? WADDR : (slave id=SLAVE IDR) ? RADDR : IDLE)
     parameter SLAVEID = 3'd1;
     parameter WADDR = 3'd2:
                           (s waddr & (wa sckn cnt==4'd8))? WDATA:
                           (s wdata & ss pedge)? DONE:
                                                                              → wdata 상태에서는 data (8bits)을 수신한 후 done 상
     parameter RADDR
                           (s raddr & (ra sckn cnt==4'd8))? RDATA:
     parameter RDATA = 3'd5;
                           (s rdata & ss pedge)? DONE:
                                                                              태로 전환 → , rdata 상태에서는 miso로 데이터를 전송
     parameter DONE
                   = 3'd6:
                           (s done & (done cnt=2'd3)) ? IDLE : s state;
227.
             end
                                                                              한 후에 done 상태로 전환 → done 상태에서는 3-clock
228.end
                                                                              후에 idle 상태로 전환
                           user reg1, user reg2, user reg3, user reg4;
230.always @(posedge clock or negedge reset)
231.begin
232.
233.
             if(!reset)
                           begin
                           user reg1 \leq 8'b0;
                                                                                                             user reg4 \leq 8'b0:
                                                      user reg2 \le 8'b0:
                                                                                 user reg3 \leq 8'b0:
234.
             end
235.
236.
             else
                           begin
                                                                                                  229 ~ 241 : spi master로 부터 수
                           user reg1 <= (s done & (waddr==`rUSER REG1)) ? wdata : user reg1;
237.
                           user reg2 \ll (s done \& (waddr==)rUSER REG2))? wdata : user reg2 :
                                                                                                  신한 wdata 값을 Address 에 따
238.
                           user reg3 <= (s done & (waddr==`rUSER REG3)) ? wdata : user reg3 :
239.
                           user reg4 <= (s done & (waddr==`rUSER REG4)) ? wdata : user reg4;
                                                                                                  라서 사용자 Register 에 저장
240.
             end
241.end
                                                         242~252 : : read address 에 따라 사용자 Register 값 전송 위해 rdata 에 저<mark>장</mark>
242.always @(posedge clock or negedge reset)
243.begin
                                                          → [주의] rdata값은 miso로 데이터를 전송하기 위하여 미리 준비되어야 함
244.
             if(!reset)
                           rdata <= 16'b0:
245.
              else
                           rdata \le s idle ? 16'b0 :
246.
                           (s raddr & sck pedge 1d & (ra sckn cnt==4'd7) & (raddr == rUSER REGI)) ? user reg1:
247.
                           (s raddr & sck pedge 1d & (ra sckn cnt=4'd7) & (raddr == `rUSER REG2)) ? user reg2:
248.
                           (s raddr & sck pedge 1d & (ra sckn cnt=4'd7) & (raddr == `rUSER REG3)) ? user reg3:
249.
                           (s raddr & sck pedge 1d & (ra sckn cnt=4'd7) & (raddr == `rUSER REG4') ? user reg4:
250.
252,endmodule》 및 대한상공회의소
                                                                                         digilent.com
                                                                                                          VII INV
```

> spi_slave_exam_0.xpr


SPI Slave Implementation > Verilog Code Implementation > spi slave, v (8) ❖ 211 ~ 227 : 상태 전이를 구현 → idle 상태에서 ss nedge(negative edge)가발생하면 211.//slave_id 상태로 → slaveid 상태에서는 slave id 데이터(8bits)을 수신한 후, 값에 따라 213.always @(posedge clock or negedge reset) 214.begin waddr (write address), raddr (read address) 상태로 전환 → waddr, raddr 상태에서는 if(!reset) 215. 216. s state $\leq 3'h0$: 217. end address 데이터 (8bits)을 수신한 후 각각 wdata, rdata 상태로 전환 → 218. begin // 1) define state s state <= (s idle & ss nedge)? SLAVEID: [1] (s slaveid & (sid sckn cnt==4'd8))? ((slave id==SLAVE IDW)? WADDR: [2] (slave id==SLAVE IDR) ? RADDR : IDLE) : [4] → wdata 상태에서는 data (8bits)을 수신한 후 done 상 (s waddr & (wa sckn cnt=-4'd8))? WDATA parameter RDATA = 3'd5; 태로 전환 → , rdata 상태에서는 miso로 데이터를 전송 parameter DONE = 3'd6: (s wdata & ss pedge)? DONE: 223. [6] 224. (s raddr & (ra sckn cnt==4'd8)) ? RDATA: 한 후에 done 상태로 전환 → done 상태에서는 3-clock [5] 225. (s rdata & ss pedge)? DONE: 후에 idle 상태로 전환 (s done & (done cnt=2'd3)) ? IDLE : s state; *226*. [2] 01100100 [4] [5]

> spi_slave_exam_0.xpr

SPI Slave Implementation -> Verilog Code Implementation -> spi_slave.v(8)

```
❖ 211~227: 상태 전이를 구현 → idle 상태에서 ss nedge(negative edge)가발생하면
211.//--
212. // 4) state transition
                                                slave id 상태로 → slaveid 상태에서는 slave id 데이터(8bits)을 수신한 후, 값에 따라
213. always @(posedge clock or negedge reset)
214.begin
                                                waddr (write address), raddr (read address) 상태로 전환 → waddr, raddr 상태에서는
215.
             if(!reset)
                           begin
216.
                           s state \leq 3'h0:
217.
             end
                                                address 데이터 (8bits)을 수신한 후 각각 wdata, rdata 상태로 전환 →
                            begin
     // 1) define state
                           s state <= (s idle & ss nedge)? SLAVEID:
     parameter IDLE
                           (s slaveid & (sid sckn cnt=4'd8))? ((slave id=SLAVE IDW)? WADDR:
     parameter SLAVEID = 3'd1;
                           (slave id=SLAVE IDR) ? RADDR : IDLE) :
     parameter WADDR = 3'd2:
                           (s waddr & (wa sckn cnt=4'd8))? WDATA:
(s wdata & ss pedge)? DONE:
                                                                               → wdata 상태에서는 data (8bits)을 수신한 후 done 상
     parameter RADDR = 3'd4:
                           (s raddr & (ra sckn cnt==4'd8))? RDATA:
     parameter RDATA = 3'd5;
                           (s rdata & ss pedge)? DONE:
                                                                              태로 전환 → , rdata 상태에서는 miso로 데이터를 전송
     parameter DONE
                   = 3'd6:
                           (s done & (done cnt=2'd3)) ? IDLE : s state;
227.
             end
                                                                              한 후에 done 상태로 전환 → done 상태에서는 3-clock
228.end
                                                                               후에 idle 상태로 전환
                           user reg1, user reg2, user reg3, user reg4;
230.always @(posedge clock or negedge reset)
231.begin
232.
233.
             if(!reset)
                           begin
                           user reg1 \leq 8'b0;
                                                                                                             user reg4 \leq 8'b0:
                                                      user reg2 \le 8'b0:
                                                                                  user reg3 \leq 8'b0:
234.
             end
235.
236.
             else
                           begin
                                                                                                  228 ~ 240 : spi master로 부터 수
                           user reg1 <= (s done & (waddr==`rUSER REG1)) ? wdata : user reg1;
237.
                                     <= (s done & (waddr==`rUSER REG2)) ? wdata : user reg2 :
                                                                                                   신한 wdata 값을 Address 에 따
238.
                           user reg3 <= (s done & (waddr==`rUSER REG3)) ? wdata : user reg3 :
239.
                           user reg4 <= (s done & (waddr==`rUSER REG4)) ? wdata : user reg4;
                                                                                                   라서 사용자 Register 에 저장
240.
             end
241.end
                                                         241~251 : : read address 에 따라 사용자 Register 값 전송 위해 rdata 에 저장
242.always @(posedge clock or negedge reset)
243.begin
                                                          → [주의] rdata값은 miso로 데이터를 전송하기 위하여 미리 준비되어야 함
244.
             if(!reset)
                           rdata <= 16'b0:
245.
              else
                           rdata \le s idle ? 16'b0 :
246.
                           (s raddr & sck pedge 1d & (ra sckn cnt==4'd7) & (raddr == rUSER REGI)) ? user reg1:
247.
                           (s raddr & sck pedge 1d & (ra sckn cnt=4'd7) & (raddr == `rUSER REG2)) ? user reg2:
248.
                           (s raddr & sck pedge 1d & (ra sckn cnt=4'd7) & (raddr == `rUSER REG3)) ? user reg3:
249.
                           (s raddr & sck pedge 1d & (ra sckn cnt=4'd7) & (raddr == `rUSER REG4') ? user reg4:
250.
252,endmodule》 및 대한상공회의소
                                                                                         digilent.com
                                                                                                          VII INV
```

- → Spec and Timing 장식
- → Port 정의
- → State 장의
- → Code Implementation
- State Transition
- → Test Bench





> SPI Slave Implementation -> Verilog Code Implementation -> Test Bench: spi_slave_tb.v (1)


Simulation Sequency

- (1) 0x10 번지에 0x45를 write
- (2) 0x11 번지에 0x89를 write
- (3) 0x10 번지 read, 0x45 인지 확인
- (4) 0x11 번지 read, 0x89 인지 확인

```
10. reg
                          cnt1;
11. always @(posedge clock or negedge reset)
12. begin
                                                             ❖ 10~21: ss, sck, mosi 신호를 만들기 위해 사용하
            if(!reset)
13.
                          cnt1 \le 4'b0:
                         cnt1 \leq cnt1 + 1'b1;
14.
             else
                                                                 는 counter → cnt1, cnt2를 생성
15. end
                                                             → cnt1: 4비트 → 범위: 0~f(4'd0~4'd15)
            [7:0]
16. reg
                          cnt2:
                                                             → cnt2: 8비트 →범위: 0~ff (8'd0~8'd255)
17. always @(posedge clock or negedge reset)
18. begin
19.
             if(!reset)
                          cnt2 \le 8'b0:
                          cnt2 \le (cnt1 = 4'd15)? cnt2 + 1'b1: cnt2;
20.
             else
21. end
22. wire
            [7:0]
                         slave idw = 8'h64;
                                                          ❖ 17~22 : 시퀀스에 사용할 신호 생성
23. wire
            [7:0]
                          slave idr = 8'h65;
                          waddr1 = 8'h10; //8'h10 = 8'b0001 0000
24. wire
            [7:0]
            [7:0]
25. wire
                          raddr1 = 8'h10;
                          wdata1 = 8'h45; // 8'h45 = 8'b0100 0101
26. wire
            [7:0]
                          waddr2 = 8'h11; // 8'h11 = 8'b0001 0001
27. wire
            [7:0]
```

28. wire

29. wire





[7:0]


[7:0]

wdata2 = 8'h89; // 8'h89 = 8'b1000 1001

raddr2 = 8'h11;








EXILINX.

```
spi slave th. v (2)
31. always @(posedge clock or negedge reset)
32. begin
33.
34.
35.
                                                     30~42 : ss 신호 생성
                if(!reset)
                               ss \le 1'b1:
                else ss <=
                             ((cnt2==8'd10) \&\& (cnt1==4'd0))? 1'b0:
                             ((cnt2==8'd34') && (cnt1==4'd8)) ? 1'b1:
                             ((cnt2==8'd60') && (cnt1==4'd0)) ? 1'b0:
                             ((cnt2==8'd84') && (cnt1==4'd8)) ? 1'b1 :
                             ((cnt2==8'd110) \&\& (cnt1==4'd0))? 1'b0:
                             ((cnt2==8'd134) \&\& (cnt1==4'd8)) ? 1'b1:
                             ((cnt2==8'd160) && (cnt1==4'd0)) ? 1'b0 :
41.
                             ((cnt2==8'd184) && (cnt1==4'd8)) ? 1'b1 : ss ;
42. end
                                                   43~143: sck 신
44. always @(posedge clock or negedge reset)
                                                     호 생성
47. else <mark>sck</mark> <= (<mark>cnt2==8'd11</mark>) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
48. (cnt2==8'd12) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
49. (cnt2==8'd13) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
50. (cnt2==8'd14) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
51. (cnt2==8'd15) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
52. (cnt2==8'd16) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
   (cnt2==8'd17)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
54. (cnt2==8'd18) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
55. (cnt2==8'd19) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
56. (cnt2==8'd20) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
57. (cnt2==8'd21) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
58. (cnt2==8'd22) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
59. (cnt2==8'd23) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
60. (cnt2==8'd24) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
61. (cnt2==8'd25) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
62. (cnt2==8'd26) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
   (cnt2=8'd27)? ((cnt1=4'd0)? 1'b1: (cnt1=4'd8)? 1'b0: sck):
64. (cnt2==8'd28) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
   (cnt2=8'd29)? ((cnt1=4'd0)? 1'b1: (cnt1=4'd8)? 1'b0: sck):
66. (cnt2==8'd30) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
67. (cnt2==8'd31) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
68. (cnt2==8'd32) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
69. (cnt2==8'd33) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
70. (cnt2==8'd34) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
```

```
spi slave tb. v (3)
71. (cnt2=8'd61)? ((cnt1=4'd0))? (cnt1=4'd8)? (cnt1=4'd8)? (cnt1=4'd8)?
72. (cnt2==8'd62)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
73. (cnt2=8'd63)? ((cnt1=4'd0)? 1'b1: (cnt1=4'd8)? 1'b0: sck):
74. (cnt2==8'd64) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
75. (cnt2==8'd65) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
76. (cnt2==8'd66)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
   (cnt2=8'd67)? ((cnt1=4'd0)? 1'b1: (cnt1=4'd8)? 1'b0: sck):
78. (cnt2=8'd68)? ((cnt1=4'd0)? 1'b1: (cnt1=4'd8)? 1'b0: sck):
   (cnt2==8'd69)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
   (cnt2==8'd70)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
   (cnt2==8'd71)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
82. (cnt2==8'd72)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
   (cnt2==8'd73)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
84. (cnt2==8'd74)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
   (cnt2==8'd75)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
   (cnt2==8'd76)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
87. (cnt2=8'd77)? ((cnt1=4'd0)? 1'b1: (cnt1=4'd8)? 1'b0: sck):
88. (cnt2==8'd78)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
89. (cnt2==8'd79)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
90. (cnt2==8'd80) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
91. (cnt2==8'd81)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
92. (cnt2==8'd82) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
93. (cnt2==8'd83) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
94. (cnt2==8'd84)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
95. (cnt2==8'd111) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
96. (cnt2==8'd112) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
97. (cnt2==8'd113) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
98. (cnt2==8'd114) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
99. (cnt2==8'd115) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
100.(cnt2=8'd116)?((cnt1=4'd0)?1'b1:(cnt1=4'd8)?1'b0:sck):
101.(cnt2==8'd117) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
102.(cnt2==8'd118)?((cnt1==4'd0)?1'b1:(cnt1==4'd8)?1'b0:sck):
103.(cnt2==8'd119)?((cnt1==4'd0)?1'b1:(cnt1==4'd8)?1'b0:sck):
104.(cnt2=8'd120)?((cnt1=4'd0)?1'b1:(cnt1=4'd8)?1'b0:sck):
105.(cnt2==8'd121)?((cnt1==4'd0)?1'b1:(cnt1==4'd8)?1'b0:sck):
106.(cnt2==8'd122)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
107.(cnt2==8'd123) ? ((cnt1==4'd0) ? 1'b1 : (cnt1==4'd8) ? 1'b0 : sck) :
108.(cnt2==8'd124)?((cnt1==4'd0)?1'b1:(cnt1==4'd8)?1'b0:sck):
109.(cnt2==8'd125)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
110.(cnt2==8'd126)? ((cnt1==4'd0)? 1'b1: (cnt1==4'd8)? 1'b0: sck):
111.(cnt2==8'd127)?((cnt1==4'd0)?1'b1:(cnt1==4'd8)?1'b0:sck):
112.(cnt2=8'd128)?((cnt1=4'd0)?1'b1:(cnt1=4'd8)?1'b0:sck):
```


😽 Kim.S. W




@IHIL

> spi slave exam 0.xpr

SPI Slave Implementation > Verilog Code Implementation > Test Bench: spi slave tb. v (4)(5)




> spi_slave_exam_0.xpr




> spi_slave_exam_0.xpr

> SPI Slave Implementation -> Verilog Code Implementation -> Test Bench: spi_slave_tb. v (2)(3)

```
spi slave tb. v (3)
           spi_slave spi_slave(
281.
282.
           .reset (reset),
283.
           .clock (clock),
284.
           .ss(ss),
285.
           .sck (sck),
                               281 \sim 288: spi slave module
286.
           .mosi (mosi),
287.
           .miso (miso)
288.);
289.
290.endmodule
```




- → Spec and Timing 정의
- → Port 정의
- → State 장의
- Code Implementation
- State Transition
- Test Bench
- → Simulation Result







- > spi_slave_exam_0.xpr
- > SPI Slave Implementation -> Verilog Code Implementation -> Test Bench : spi_slave_tb. v (8)
 - Simulation Result Check (1)



- ✓ [1] 첫번째 0x10 번지에 0x45 를 write → 0x10 번지는 user_reg1 address 이고, user_reg1 값이 write 후에 0x45 로 변경
- ✓ [2] 두번째 0x11 번지에 0x89 를 write → 0x11 번지는 user_reg2 address 이고, user_reg2 값이 write 후에 0x89 로 변경
- √ [3] 세번째 0x10 번지 [user_reg1]의 값을 read → read 후에 rdata1 값이 0x45로 변경
- √ [4] 네번째 0x11 번지 [user_reg2]의 값을 read ⇒ read 후에 rdata2 값이 0x89로 변경





수고하셨습니다.