
온습도센서실습을위한 Verilog 설계 **(DHT11)**


[Reference]


- https://www.mouser.com/datasheet/2/758/DHT11-Technical-Data-Sheet-Translated-Version-1143054.pdf
- https://blog.naver.com/PostView.nhn?blogId=compass1111&logNo=221213099193





Temperature—Humidity Sensor Module (DHT11)








Background

온도센서

- 서미스터(Thermistor)란 저항기의 일종으로, 온도에 따라 물질의 저항이 변화하는 성질을 이용한 전기적 장치이다.
- 열가변저항기라고도 하며, 주로 회로의 전류가 일정 이상으로 오르는 것을 방지하거나, 회로의 온도를 감지하는 센서로써 이용된다.
- 서미스터는 주로 폴리머나 세라믹 소재로 제작되며, 섭씨 영하 90도에서 130도 사이에서 높은 정확도로 온도를 측정할 수 있다. 이러한 점에서 순수한 금속을 사용하여 고온의 온도를 측정하는 저항 온도계와는 차이를 보인다.

[출처] <u>서미스터 - 위키백과, 우리 모두의 백과사전</u>





> Background

습도센서

- ❖ 습도센서는 아래와 같이 두 가지 종류
 - 정전용량센서(*capacitive sensor*)는 두 개의 작은 막에 습도를 감지하여 정전용량을 체크해서 습도를 출력해주는 센서.
 - 저항센서(resistive sensor)는 여러 빗살형 선들 사이에의 습도를 체크하여 저항값으로 습도를 출력해주는 센서.

그림에서 *Contacting pad*와 *Interdigitated electrode*는 떨어져 있음. 센서 부분 여러 개의 빗살 패턴 사이에 습도가 들어가면 미세하게 전류가 흐를 수 있는 저항치가 발생하고 저항 값이 증가/감소 하는 원리.





▶ 핀 구성: DATA(DHT11), Vcc, Gnd


■ DATA: 온습도 센서 통신 신호 입출력 Pin (Inout Port)

■ *Vcc(3.3V)* : *3.3v Pmod* 전원과 연결


■ GND: BASYS3 Pmod의 접지와 연결




Item	Measurement Range	Humidity Accuracy	Temperature Accuracy	Resolution	Package
DHT11	20-90%RH 0-50 ℃	±5%RH	±2℃	1	4 Pin Single Row




- ➤ Temperature—Humidity Sensor (DHT11) 의 통신 원리(1)
 - DHT11의 DATA 핀은 inout port에 할당되고, PULL UP을 위해 5k名 저항을 이용.
 - 그림 2의 좌측 센서처럼 모듈화 되어있으면 모듈 내부에 풀업 저항이 존재하며, 우측 센서와 같으면 직접 풀업 저항을 연결해주어야 함.







- ➤ Temperature—Humidity Sensor (DHT11) 의 통신 원리(2)
 - DATA 핀은 PULL UP 되어있으므로, 1의 Default 값을 가짐
 - 제어부에서 DATA 핀에 LOW를 입력하여 DHT11 모듈에 Start Signal (Low, 18ms 이상)을 전송 후 HIGH 상태에서 대기 (20~40usec), 이 때 임피던스 출력(1'bz)을 하므로 HIGH까지 완만한 곡선이 그려진다.





• 이후 DHT가 응답하면 80usec동안 LOW Signal, 80usec동안 HIGH Signal을 보내 Response Signal을 보낸 후 데이터 전송 시작.






- ➤ Temperature—Humidity Sensor (DHT11) 의 통신 원리(3)
 - 데이터 전송 시에 HIGH를 유지하는 시간을 통해 0과 1을 구분.
 - 전송 시작 전 LOW Signal 50usec 유지
 - 이후 약 50usec을 기준으로, *HIGH*를 그보다 짧게 유지하면 0, 길게 유지하면 1을 출력한다.





• 데이터는 습도의 정수 부분 8Bits/소수 부분 8Bits, 온도의 정수 부분 8Bits/소수 부분 8Bits, 통신 확인 1Byte 를 더해 총 *40Bits*로 구성.


Data format: 8bit integral RH data + 8bit decimal RH data + 8bit integral T data + 8bit decimal T data + 8bit decimal T data + 8bit check sum. If the data transmission is right, the check-sum should be the last 8bit of "8bit integral RH data + 8bit decimal T data".



Temperature—Humidity Sensor Module (DHT11)

Verilog HDL Coding












➤ MODULE 구현

PROJECT MANAGER → Add Sources







- ➤ MODULE 구현
 - PROJECT MANAGER → Add Sources
 - ・ Create Source File → TopModule.v, dht11.v, clockdivider.v, edge_detector.v 생성
 → fndcontrol 생성




▶ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code





➤ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

```
dht11.v
30. always @(negedge clk1Mhz or negedge reset) begin
                                                  ❖ 30-37: 1Mhz 동기하여 시간 counting
    if(\sim reset) count usec = 0;
    else begin
                                                           clk1Mhz는 Clockdivider 모듈에서 생성
                                                           count_usec_e(count_usec의 Enable)가 0으로 초
33.
      if(count usec e)
34.
        count \ usec = count \ usec + 1;
                                                            기화되면 카운팅 시간 초기화
      else if(!count usec e) count usec = 0;
35.
36.
      end
37. end
38. always @(negedge clk1Mhz or negedge reset)begin
            if(~reset)state = S IDLE;
39.
40.
            else state = next state;
                                                  ❖ 38-42: State 제어를 위한 반복구문 [1Mhz(1usec) 동기]
41.
    end
42.
    edge detector ed dec
  (.clk(clk1Mhz), .cp_in(dht11_data), .reset(reset), .n_
  edge(dht nedge), .p edge(dht pedge));
                                                 ❖ 43: DHT11 data edge 검출을 위한 edge detector
```



➤ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

```
dht11.v
44. always @(posedge clk1Mhz or negedge
   reset)begin
      if(~reset)begin
46.
                count usec e \le 0:
47.
               next state <= S IDLE;</pre>
               dht11 \ data \ oe \le 0;
49.
               dht buffer <= 1'bz;
50.
               read state <= S WAIT PEDGE;
51.
               data \ count \le 0:
52.
               led bar = 8'b1111 1111;
53.
54.
      else begin
55.
      case(state)
     S IDLE: begin
57.
     led bar[0] \leq 0;
58.
      if(count usec< 22'd3 000 000) begin
59.
               count usec e \le 1;
60.
               dht buffer = 1'bz;
61.
                end
62.
               else begin
63.
               led bar <= 8'b1111 1111;
64.
               next state <= S LOW 18MS;
65.
               count usec e \le 0;
66.
               end
67.
         end
```

- ❖ 44-170: DHT11 DATA 검출을 위한 State 제어문
 Clk 1Mhz에 동기하여 동작
- ❖ 45-53: 리셋 동작시 레지스터 모두 초기화

- **❖** 56-68: IDLE
- LED 0번 OFF
- 58-61: 3sec동안 IDLE 상태에 대기, DHT는 임피던스 출력
 - 64-67: 3sec지나면 LED 초기화 후 새로운 DHT data 받아옴 (Data가 3초마다 갱신)

▶ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

dht11.v


```
69. S LOW 18MS: begin
      led bar[1] \leq 0;
      if(count usec < 22'd20 000) begin
72.
                count usec e \le 1;
73.
                dht buffer \le 0;
74.
                end
75.
      else begin
76.
                count usec e \le 0;
                next state <= S HIGH 20US;
78.
                 dht buffer = 1'bz;
79.
                end
     end
```

```
❖ 69-80: LOW_18ms (start signal)
```

- LED 1번 OFF
- 71-74: DHT data에 20ms 동안 LOW 출력 (Start Signal) (18ms에 여유를 둠)
- 79-79: DHT에 임피던스 출력하면서 다음 State

```
81. S HIGH 20US: begin
                led bar[2] \leq 0;
83.
      if(count usec < 22'd70) begin
                dht buffer = 1'bz;
85.
                count usec e \le 1;
86.
         if(dht nedge)begin
87.
                next state <= S LOW 80US;
88.
                count usec e \le 0;
         end
90. else begin next state <= S HIGH 20US;
                count usec e \le 1;
92.
                end
      end
94. else begin
      next state <= S IDLE:
      count usec e \leq 0;
      end
98. end
```

- ❖ 81-98: HIGH_20us (DHT 응답 대기)
 - LED 2번 OFF
 - 70usec동안 임피던스 출력하며 DHT의 응답 대기. (20usec에 여유를 둠)
 - 86-92: DHT가 LOW로 응답하면 다음 State, 70usec 동안 동작
 - 94-97: 응답이 없으면 IDLE 상태 복귀




▶ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

```
dht11.v
99. S LOW 80US: begin
100. led bar[3] \le 0;
101. if(count\ usec < 22'd90)begin
       if(dht pedge)begin
102.
         next state <= S HIGH 80US;
103.
         count usec e \le 0:
104.
         end
105.
106. else begin
     next state <= S LOW 80US;
107.
     count usec e \le 1;
108.
109.
         end
110. end else begin
111. next state <= S IDLE;
112. count usec e \leq 0;
113. end
114. end
```

- **❖ 99-109:** *LOW_80us (DHT11 Response Signal)*
 - LED 3번 OFF
 - 102-109: DHT11의 응답을 검출하면 다음 State (80usec에 여유를 둠)

❖ 110-114: 통신 시간 내에 응답하지 못하면 IDLE로 초기화




▶ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

dht11.v

- **❖** 115-126: *HIGH*_80us
 - LED 4世 OFF
 - 118-126: DHT data가 LOW를 출력하면 (DHT 모듈이 데이터 전송 시작) DATA READ 시작


❖ 127-131: 통신 시간 내에 응답하지 못하면 IDLE로 초기화





➤ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

dht11.v 132-177: READ DATA LED 5번 OFF 132. S READ DATA: begin // start to transmit 1-bit data 148-153: High 신호가 50usec보다 길면 1, 짧으면 0 led $bar[5] \leq 0$; 133. 으로 계산하여 Data를 Read *134*. case(read state) temp data에 Read한 Data 저장 *135*. S WAIT PEDGE: begin *136*. if(dht pedge) begin *137*. read state <= S WAIT NEDGE; // negative edge 대기 상태로 전환 // 카운트 시작 count usec $e \le 1$: *138*. 139. end *140*. else begin *141*. count usec e = 0; 142. end *143*. end 144. S WAIT NEDGE: begin *145*. if(dht nedge) begin data count <= data count + 1: // 40bit 까지 카운트 하기 위해 data가 들어온 횟수를 카운트 146. read state <= S WAIT PEDGE; // positive edge로 voltage length 대기 *147*. if(count usec < 50) begin 148. 149. $temp data \le \{temp data[38:0], 1'b0\};$ // 좌 시프트, 50us 이하면 0 저장 150. end *151*. else begin // 50us 이상이면 1 저장 temp data <= {temp data[38:0], 1'b1}; *152. 153*. end 154. end 155. else begin 156. count usec $e \leq 1$; 157. read state <= S WAIT NEDGE; 158. end 159. end default: read state = S WAIT PEDGE; 161. endcase




➤ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

dht11.v


- ❖ 162-165: 데이터 통신이 완료되면 IDLE 상태로 복귀
- ❖ 166-168: 검증용 데이터가 측정값과 일치하면 온/습도 데이터 출력

```
162.if(data\ count >= 40)begin
163. led bar[6] \le 0;
164. data\ count \leq 0;
165. next state <= S IDLE;
166. if(temp data[39:32] + temp data[31:24] + temp data[23:16] + temp data[15:8] == temp data[7:0]) begin
167. humidity <= temp_data[39:32];
168. temperature <= temp data[23:16];
169.
       end
170. end
171. end
172. default: next state = S IDLE;
173. endcase
174.
     end
175.
     end
176.
177.endmodule
```



▶ MODULE 구현 → 온습도 센서 모듈 구동을 위한 Verilog HDL code

```
edge_detector.v
1. `timescale 1ns / 1ps
2. module edge detector(
                                                   ❖ 1-9: 입출력 port 및 레지스터 선언
 input clk,
                                                        • clk는 보드상에 장착된 100Mhz, reset은 negedge
4. input cp in,
                                                            reset의 역할
 input reset,
6. output p edge,
                                                           cp_in : 엣지를 검출하고자 하는 신호.
7. output n edge
                                                                   해당 모듈에서는 echo
    reg cp in old, cp in cur;
    always@(posedge clk or negedge reset) begin
    if(~reset) begin
14. cp in old=0; cp in cur = 0;
    end else begin
15.
                                                   * 12-25
16.
    cp in old <= cp in cur;
                                                            cp in old 에는 이전의 cp in값 저장
    cp in cur <= cp in;
                                                            cp in cur 에는 현재의 실시간 cp in값 저장
    end
20. end
                                                            p edge: cp in이 라이징 엣지일 때 1
21.
                                                            n edge: cp in이 다운 엣지일 때 1
    assign p edge = \sim cp in old & cp in cur;
    assign n edge = cp in old & \sim cp in cur;
24.
25. endmodule
```



Temperature—Humidity Sensor Module (DHT1 1) DHT11 (dht11.v) (1)

> TopModule, clockdivider

Design Sources (1) TopModule (TopModule.v) (6) DHT11: DHT11 (dht11.v) (1) U1: clockdivider (clockdivider.v) U0: counter (counter.v) U2: datamux4x1 (datamux4x1.v) U3: mux4x1 (mux4x1.v) U4: fnddecoder (fnddecoder.v)

TopModule.v (1)


```
`timescale 1ns / 1ps
    module TopModule(
   input clk,
   input reset,
   inout dht11 data,
   output [7:0] fnd,
   output [3:0] fndsel,
   output [7:0] led bar
9. );
10. DHT11 DHT11(
11. .clk(clk),
12. .reset(reset),
13. .clk1Mhz(clk1Mhz),
14. .dht11 data(dht11 data),
15. .humidity10(ind),
16. .humidity0(inc),
17. .temperature10(inb),
18. .temperature0(ina),
19. .led bar(led bar)
20. );
21.
22. wire [3:0] ina, inb, inc, ind;
23. clockdivider U1(
24. .clk(clk),
25. .reset(reset),
26. .clk1Mhz(clk1Mhz),
27. .clk1000hz(w clkout)
28. );
```

TopModule.v (2)

```
29. wire w clkout;
30. wire [1:0] w counter;
31. wire [3:0] w datafnd;
32.
      counter U0 (
33.
        .inclk(w clkout),
34.
        .reset(reset),
35.
        .out counter(w counter)
36. );
      datamux4x1 U2 (
38.
        .ina (ina),
39.
        .inb (inb),
        .inc (inc),
       .ind (ind),
42.
        .insel(w counter),
43.
        .outy (w datafnd)
44.
     ):
     mux4x1 U3 (
46. .s(w counter),
       .y(fndsel)
48.
     ):
     fnddecoder U4 (
51. .a(w datafnd),
52.
        .fnd(fnd)
53.
    );
54. endmodule
```

clockdivider.v

```
`timescale 1ns / 1ps
2.
     module clockdivider (
3.
       input clk,
        input reset.
        output reg_clk1Mhz.
6.
        output reg_clk1000hz
7.
8.
      reg [25:0] cnt = 0;
      always @(posedge clk or negedge reset) begin
       if (~reset) begin
11.
         cnt \leq 0;
12.
         clk1Mhz \le 0;
13.
        end else begin
14.
         if(cnt = (50 - 1)) begin
15.
          cnt \leq 0:
          clk1Mhz <= ~clk1Mhz:
16.
17.
         end else begin
18.
          cnt \leq cnt + 1:
19.
         end
20.
        end
21.
      end
22.
23.
       reg [25:0] cnt1 = 0:
      always @(posedge clk or negedge reset) begin
25.
       if (~reset) begin
26.
         cnt1 \le 0;
27.
         clk1000hz <= 0;
28.
        end else begin
29.
         if(cnt1 == (50000 - 1)) begin
30.
          cnt1 \le 0:
31.
          clk1000hz \le \sim clk1000hz;
32.
         end else begin
33.
          cnt1 \le cnt1 + 1:
34.
         end
35.
        end
36.
      end
     endmodule
```












✓ FND 모듈 추가 및 xdc pinmapping 완료 후 실습



```
set property-dict { PACKAGE PIN W5 IOSTANDARD LVCMOS33 } [get ports clk]
create clock-add-name sys clk pin-period 10.00 -waveform {0.5} [get ports clk]
## Switches
set property-dict { PACKAGE PIN R2 | IOSTANDARD LVCMOS33 } [get ports {reset}]
##7 Segment Display
set property-dict { PACKAGE PIN W7 IOSTANDARD LVCMOS33 } [get ports {fnd[0]}]
set property-dict { PACKAGE PIN W6 IOSTANDARD LVCMOS33 } [get ports {fnd[1]}]
set property-dict { PACKAGE PIN U8 IOSTANDARD LVCMOS33 } [get ports {fnd[2]}]
set property-dict { PACKAGE PIN V8 IOSTANDARD LVCMOS33 } [get ports {fnd[3]}]
set property-dict { PACKAGE PIN U5 IOSTANDARD LVCMOS33 } [get ports {fnd[4]}]
set property-dict { PACKAGE PIN V5 IOSTANDARD LVCMOS33 } [get ports {fnd[5]}]
set property-dict { PACKAGE PIN U7 IOSTANDARD LVCMOS33 } [get ports {fnd[6]}]
set property-dict { PACKAGE PIN V7 IOSTANDARD LVCMOS33 } [get ports {fnd[7]}]
set property -dict { PACKAGE PIN U2 IOSTANDARD LVCMOS33 } [get ports {fndsel[0]}]
set property-dict { PACKAGE PIN U4 IOSTANDARD LVCMOS33 } [get ports {fndsel[1]}]
set property-dict { PACKAGE PIN V4 IOSTANDARD LVCMOS33 } [get ports {fndsel[2]}]
set property-dict { PACKAGE PIN W4 IOSTANDARD LVCMOS33 } [get ports {fndsel[3]}]
## LEDs
set property-dict { PACKAGE PIN U16 IOSTANDARD LVCMOS33 } [get ports {led bar[0]}]
set property-dict { PACKAGE PIN E19 IOSTANDARD LVCMOS33 } [get ports {led bar[1]}]
set property-dict { PACKAGE PIN U19 IOSTANDARD LVCMOS33 } [get ports {led bar[2]}]
set property-dict { PACKAGE PIN V19 IOSTANDARD LVCMOS33 } [get ports {led bar[3]}]
set property-dict { PACKAGE PIN W18 IOSTANDARD LVCMOS33 } [get ports {led bar[4]}]
set property-dict { PACKAGE PIN U15 IOSTANDARD LVCMOS33 } [get ports {led bar[5]}]
set property-dict { PACKAGE PIN U14 IOSTANDARD LVCMOS33 } [get ports {led bar[6]}]
set property-dict { PACKAGE PIN V14 IOSTANDARD LVCMOS33 } [get ports {led bar[7]}]
```



✓ FND 모듈 추가 및 xdc pin-mapping 완료 후 실습



##Pmod Header JC
set_property -dict { PACKAGE_PIN K17 IOSTANDARD LVCMOS33 } [get_ports {dht11_data}]; #Sch name = JC1


##USB-RS232 Interface
set_property -dict { PACKAGE_PIN B18 IOSTANDARD LVCMOS33 } [get_ports usb_uart_rxd]
set_property -dict { PACKAGE_PIN A18 IOSTANDARD LVCMOS33 } [get_ports usb_uart_txd]

Configuration options, can be used for all designs set_property CONFIG_VOLTAGE 3.3 [current_design] set_property CFGBVS VCCO [current_design]


SPI configuration mode options for QSPI boot, can be used for all designs set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design] set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design] set_property CONFIG_MODE SPIx4 [current_design]

Configuration options, can be used for all designs set_property CONFIG_VOLTAGE 3.3 [current_design] set_property CFGBVS VCCO [current_design]

SPI configuration mode options for QSPI boot, can be used for all designs set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design] set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design] set_property CONFIG_MODE SPIx4 [current_design]





✓ FND 모듈 추가 및 xdc pin-mapping 완료 후 실습



(a)

✓ 센서에 입김을 불어넣 었을 때, 센서 값이 변 화하는 것을 확인할 수 있다.





수고하셨습니다.