SoC 틀 위한 Peripheral 설계


Reference: MicroBlaze.v15 [IHIL]

2023-09-14

Kim.S.W

1/75

- ➤ Block Memory Interface Implementation 실습
 - Interface Block과 Memory Block을 Block Design에서 지원하는 방법을 사용하 여 구현
 - 응용 SW에서는 구현된 메모리에 데이터를 read/write 하는 것을 구현





프로젝트 생성


vivado 2022.1을 실행하고, Create Project를 클릭



Next를 클릭









▶ 프로젝트 생성

■ 프로젝트 이름을 "bram02"로 하고 프로젝트 위치를 설정하고 Next를 클릭




- Project Type : RTL Project 를 선택하고 Next를 클릭
- Add Sources, Add Constraints : Next를 클릭 → 파일은 나중에 추가
- Part: xc7a35tcsg324-1을 선택→ Next를 클릭
- Finish를 클릭 → 프로젝트를 생성


- Block Design
 - 새로운 Block을 생성하기 위하여 PROJECT MANAGER → IP INTEGRATOR → Create Block Design 클릭




■ Design Name : system 으로 하고 OK를 클릭




- Diagram 윈도가 생성되었음
- → Add IP (+ 아이콘)을 클릭하여 5개의 IP를 추가함 → Run Block Automation, Run Connection Automation은 5개를 모두 추가한 후에 진행
 - MicroBlaze
 - AXI Uartlite
 - AXI GPIO
 - AXI BRAM Controller
 - Block Memory Generator
 - 5개의 IP를 추가한 후에 Run Block Automation을 클릭






- Microblaze의 속성을 설정
 - Local Memory: 64KB (32KB도 가능하지만, 64KB로 넉넉히 설정)
 - Interrupt Controller: check
 - Clock Connection: New Clocking Wizard








- Microblaze의 속성을 설정
 - Run Connection Automation을 클릭합니다. All Automation을 클릭해서 전체 모듈을 선택하고 OK를 클릭






- ➤ Microblaze의 속성을 설정
 - Clocking Wizard(clk wiz 1)의 속성을 변경함 → 해당 IP를 더블 클릭하면 속성창이 나타남
 - Input Clock Source : Single ended Clock capable pin
 - Reset Type : Active Low






- Run Connection Automation이 다시 활성화 되었음 → reset_rtl_0 핀과 diff_clock_rtl_0 핀과 clk_wiz_1 을 서로 연결하기 위하여 Run Connection Automation을 클릭함 (수동으로 연결해도 됨)
- All Aumation을 클릭하고 OK를 클릭




➤ Port Properties 수정

- 필요 없는 포트를 삭제하고 포트 이름을 변경함 → 포트 이름 변경은 포트를 선택하면 왼쪽에 Port Properties 윈도가 나타남 → Name을 변경하면 됨
 - diff clock rtl 0 삭제
 - reset_rtl_0 → reset 으로 변경
 - clk_100MHz → sys_clock 으로 변경
 - gpio rtl o → gpio 로 변경
 - uart_rtl_0 > uart 로 변경




- axi uartlite 0의 속성을 설정
 - axi uartlite 0을 더블 클릭해서 속성을 변경합니다. Baud Rate: 115200으로 변경하고 OK를 클릭
 - axi uartlite 0의 interrupt 핀과 microblaze 0 xlconcat 의 In0[0:0]핀을 연결










- axi gpio 0의 속성을 설정
 - axi gpio 0를 더블 클릭해서 속성을 변경함 → gpio 핀은 총 4핀을 사용함 (각각 LD4~LD7에 연결됨)
 - ✓ All Outputs : check
 - ✓ GPIO Width: 4
 - Enable Dual Channel, Enable Interrupt : 모두 Uncheck







- Diagram Implementation
 - Validate Design 아이콘을 클릭함 → 에러가 없으면 Validation successful 메시지 창이 나타남
 - Regenerate Layout 아이콘을 클릭함
 - 아래 그림은 지금까지 구현된 Diagram을 보여줌







- ➤ AXI BRAM Controller와 Block Memory Generator의 속성
 - Create HDL Wrapper... 를 실행하기 전에 추가된 AXI
 BRAM Controller와 Block Memory Generator의 속성을
 확인 → 여기서 설정된 속성은 다음장에서 사용자로
 직에서 Block Memory Generator를 생성시 참고용으로
 사용됨
 - AXI BRAM Controller를 더블 클릭함
 - → 속성을 보면 Number of BRAM interfaces : 2 로 설정되 었음 → 이는 Dual Port Ram을 위한 Interface 임
 - → Dual Port로 해도 무관하지만, 좀더 간단하게 구현하기 위하여 Single Port Ram 으로 변경함 → Number of BRAM Interfaces: 1로 수정함
 - → AXI4 Protocol을 사용하고, Data Width: 32, Memory Depth: 2048 (총 8KB) 임 → OK를 클릭






- AXI BRAM Controller와 Block Memory Generator의 속성
 - Block Memory Generator 를 더블 클릭함 → Memory Type을 변경하고 OK를 클릭함
 - Mode: BRAM Controller
 - Memory Type : Single Port RAM으로 변경
 - Write Width, Read Width: 32
 - Write Depth (Read Depth): 2048 (Memory Size: 8KB)
 - Operating Mode: Write First
 - Enable Port Type: Use ENA Pin












- 수정된 Design Diagram
 - Design이 변경되었음 → Validate Design을 클릭함 → 에러가 없으면 Validation Successful 메시지 윈도가 나타남
 - 아래는 수정된 Diagram을 보여줌









- Create HDL Wrapper
 - Sources 탭에서 Design Sources → system → 우클릭 → Create HDL Wrapper... 를 클릭



OK를 클릭함



HDL Wrapper 파일이 생성되었음 (system wrapper.v)




- Constraints 파일 추가
 - xdc 파일을 추가함 → 다운로드 받은 파일을 복사한 후, Constraints 우클릭 Add Sources... 를 클릭해서 해당파일을 추가함 → 파일명은 "bram02.xdc"
 - ## Clock signal
 - set property -dict { PACKAGE PIN W5 IOSTANDARD LVCMOS33 } [get ports sys clock]
 - create clock-add-name sys clk pin-period 10.00 -waveform {0.5} [get ports sys clock]
 - ## Switches
 - #set property-dict { PACKAGE PIN T1 | IOSTANDARD LVCMOS33 } [get ports {sw[14]}]

 - ## LEDs
 - set_property -dict { PACKAGE_PIN U16 IOSTANDARD LVCMOS33 } [get_ports {gpio_tri_o[0] }]; #LED4
 - set property -dict { PACKAGE PIN E19 IOSTANDARD LVCMOS33 } [get ports {gpio tri o[1] }]; #LED5
 - set property -dict { PACKAGE PIN U19 IOSTANDARD LVCMOS33 } [get ports {gpio tri o[2] }]; #LED6
 - set property -dict { PACKAGE PIN V19 IOSTANDARD LVCMOS33 } [get ports {gpio tri o[3] }]; #LED7
 - #set_property -dict { PACKAGE_PIN W18 IOSTANDARD LVCMOS33 } [get_ports {led[4]}]
 - ##USB-RS232 Interface
 - set_property -dict { PACKAGE_PIN B18 IOSTANDARD LVCMOS33 } [get_ports uart_rxd]
 - set property -dict { PACKAGE PIN A18 IOSTANDARD LVCMOS33 } [get ports uart txd]
 - ## Configuration options, can be used for all designs
 - set property CONFIG VOLTAGE 3.3 [current design]
 - set property CFGBVS VCCO [current design]
 - ## SPI configuration mode options for QSPI boot, can be used for all designs
 - set property BITSTREAM.GENERAL.COMPRESS TRUE [current design]
 - set property BITSTREAM.CONFIG.CONFIGRATE 33 [current design]
 - set_property CONFIG_MODE SPIx4 [current_design]
 - port name은 system wrapper.v 파일을 참조해서 추가함
 - PROGRAM AND DEBUG → Generate Bitstream 을 클릭해서 Bitstream을 생성함 → 모든 IP들을 Generation 하고, Systhesis, Implementation, Generate Bitstream 까지 진행하므로 시간이 몇 분 정도 소요됨

Bitstream이 생성되면, 완료 윈도가 나타남 → Cancel 을 클릭




xsa 파일을 생성하기 위하여 File – Export – Export Hardware... 를 클릭




Next를 클릭







Include bitstream 을 선택하고 Next를 클릭

파일명, 위치를 확인하고 Next를 클릭






마지막으로 Finish를 클릭하면 xsa 파일이 생성




- ▶ 응용 SW 구현
 - 이번 장에서는 생성된 Block Memory를 Access 하는 응용 SW를 구현함 → Tools Launch Vitis IDE 를 클릭하여 it is를 실행함 → Browse... 를 클릭해서 프로젝트 폴더로 이동 후 Launch 를 클릭




■ Vitis IDE가 실행됨 → PROJECT – Create Application Project를 클릭




- 응용 SW 구현
 - Platform 윈도에서 Create a new platform from hardware (XSA)를 클릭




XSA File: 우측의 Browse... 를 클릭하여 생성한 system wrapper.xsa 파일을 선택하고 Next 버튼을 클릭




- 응용 SW 구혀
 - Application Project name: bramApp02 입력하고(또는 사용자 지정) Next를 클릭





- 응용 SW 구현
 - Next를 클릭 → Template 에서 Hello World를 선택하고 Finish를 클릭하면 프로젝트가 생성








- 응용 SW 구현
 - helloworld.c 에 그림과 같이 코드 추가
 - 65 69 : 32bits(4바이트)씩 총 8KB를 write 합니다.
 - 71 78: 32bits(4바이트)씩 총 8KB를 read 하고, write 한 데이터와 비교하여 error를 확인

```
48 #include <stdio.h>
49 #include "platform.h"
50 #include "xil printf.h"
51 #include "sleep.h"
53
54@ int main()
55 {
        int i:
        uint32 t rdata;
       int err cnt=0;
58
59
60
        init platform();
61
62
        print("\r\n Hello World \r\n");
        print("Successfully ran Hello World application\r\n");
63
65
        xil printf("write bram ..\r\n");
        for(i=0; i<2048; i++)
66
67
68
            Xil Out32(XPAR AXI BRAM CTRL 0 S AXI BASEADDR+(4*i), 0xaabb0000+i);
69
        xil printf("read bram ..\r\n");
72
        for(i=0; i<2048; i++)
73
74
            rdata = Xil In32(XPAR AXI BRAM CTRL 0 S AXI BASEADDR+(4*i));
75
            if(rdata != 0xaabb0000+i) err cnt++;
76
            xil printf("addr : %04x , w : %x r : %x \r\n", i, 0xaabb0000+i, rdata);
        xil printf(" error count : %d \r\n", err cnt);
80
       i = 0;
81
       while(1)
82
            sleep(100);
84
            xil printf("count : %d \r\n", i++);
85
86
        cleanup platform();
87
        return 0;
89 ]
```






응용 SW 구현


Xil In32(), Xil Out32() 함수는 inline 함수로 정의된 메모리에 Access 하는 함수임 → "xil io.h"에 정의되어 있음

```
1349 static INLINE u32 Xil In32(UINTPTR Addr)
135 {
         return *(volatile u32 *) Addr;
136
137 }
2080 static INLINE void Xil Out32(UINTPTR Addr, u32 Value)
209 {
         /* write 32 bit value to specified address */
210
211 #ifndef ENABLE SAFETY
         volatile u32 *LocalAddr = (volatile u32 *)Addr;
212
         *LocalAddr = Value;
213
214 #else
         XStl RegUpdate(Addr, Value);
215
216 #endif
217 }
```




- 응용 SW 구현
 - 프로그램을 Build: Project >> Build All
 - 프로그램을 다운로드: Xilinx → Program Device
 - WinIDT를 이용하여 결과를 확인











수고하셨습니다.