1



# Kyung-Wook Shin kwshin@kumoh.ac.kr

#### School of Electronic Eng., Kumoh National Institute of Technology

Verilog HDL 행위수준 모델링 K. W. SHIN

### 5.5 반복문

2

- □ 반복문
  - ❖ forever 문 : 문장이 무한히 반복적으로 실행
  - ❖ repeat 문 : 지정된 횟수만큼 문장이 반복 실행
    - ▶ 반복 횟수를 나타내는 수식이 x 또는 z로 평가되면 반복 횟수는 0이 되고, 문장은 실행되지 않음
  - ❖ while 문: 조건식의 값이 거짓이 될 때까지 문장이 반복 실행
    - > 조건식의 초기값이 거짓이면 문장은 실행되지 않음
  - ❖ for 문 : 반복 횟수를 제어하는 변수에 의해 문장이 반복 실행

```
forever statement;
| repeat(expression) statement;
| while(expression) statement;
| for(variable_assign); expression; variable_assign) statement;
```

Verilog HDL 행위수준 모델링 K. W. SHIN

4-1

3

#### [ 예 5.5.1 ]

#### repeat 문을 이용한 shift-add 방식의 승산기

```
module multiplier_8b(opa, opb, result);
 parameter SIZE = 8, LongSize = 2*SIZE;
 input [SIZE-1:0]
                      opa, opb;
 output [LongSize-1:0] result;
        [LongSize-1:0] result, shift_opa, shift_opb;
 always @(opa or opb) begin
                              // multiplicand
     shift_opa = opa;
     shift_opb = opb;
                              // multiplier
     result = 0;
     repeat(SIZE) begin
        if(shift opb[0])
           result = result + shift_opa;
        shift opa = shift opa << 1;</pre>
        shift_opb = shift_opb >> 1;
 end
                                                       코드 5.14
endmodule
```


Verilog HDL

행위수준 모델링

K. W. SHIN

### 5.5 반복문

4



Verilog HDL

행위수준 모델링

K. W. SHIN

5

## 에 5.5.2 8비트 입력 rega에 포함된 1을 계수하는 회로

```
module cnt_one(rega, count);
  input [7:0] rega;
  output [3:0] count;
  reg [7:0] temp_reg;
         [3:0] count;
  always @(rega) begin
    count = 0;
    temp_reg = rega;
    while(temp_reg) begin
       if(temp_reg[0])
            count = count + 1;
        temp_reg = temp_reg >> 1;
    end
  end
                                                      코드 5.15
endmodule
```


Verilog HDL

행위수준 모델링

K. W. SHIN

### 5.5 반복문

6



Verilog HDL 행위수준 모델링 K. W. SHIN

7


#### for 문을 이용한 8비트 우선순위 인코더(priority encoder)

```
출력 out[2:0]
                                                 입력 in[7:0]
module enc_for(in, out);
 input [7:0] in;
                                                 0000_0001
 output [2:0] out;
                                                 0000_001x
                                                               001
 reg [2:0] out;
                                                 0000_01xx
                                                               010
 integer
               i;
                                                               011
                                                 0000_1xxx
                                                 0001_xxxx
                                                               100
 always @(in) begin : LOOP
     out=0;
                                                 001x_xxxx
                                                               101
     for(i = 7; i \ge 0; i = i-1) begin
                                                 01xx_xxxx
                                                               110
        if(in[i]) begin
                                                 1xxx_xxxx
                                                               111
           out=i;
                                                  8비트 우선순위 인코더
            disable LOOP;
        end
                                                             코드 5.16
endmodule
```

Verilog HDL 행위수준 모델링 K. W. SHIN

### 5.5 반복문

8



Verilog HDL 행위수준 모델링 K. W. SHIN

9

```
예 5.5.4
module tb_dff ;
                                      forever 문을 이용한 주기 신호 생성
   reg clk, din;
   dff U1 (clk, din, q);
   initial begin
     clk = 1'b0;
     forever #10 clk = ~clk;
   end
   initial begin
      din = 1'b0;
      forever begin
         #15 din = 1'b1;
         #20 din = 1'b0;
         #30 din = 1'b1;
#20 din = 1'b0;
      end
   end
endmodule
```

Verilog HDL 행위수준 모델링 K. W. SHIN