Formelsammlung: Introduction to CMOS Analog Integrated Circuit Design (`Intro_to_CMOS`)

Master-Semester – Vollständige Klausur-Referenz & Formelsammlung

Inhaltsverzeichnis

1 Kapitel 0: Grundlagen, Systemtheorie-Recap & Halbleiterphysik 3

1.1 0.1 Physikalische Konstanten & Halbleiter-Grundgrößen . . . 3
1.2 0.2 pn-Übergang & Halbleiterdiode . . . 3
1.3 0.3 Dezibel-Umrechnungen (dB) . . . 4
1.4 0.4 Passive RC-Filter (Tiefpass & Hochpass) . . . 4
1.5 0.5 Übertragungsfunktionen, Pole, Nullstellen & Bode-Diagramm . . . 6
1.6 0.6 Rückkopplungssysteme (Feedback Systems) & Stabilität . . . 7
1.7 0.7 Operationsverstärker-Grundschaltungen (Idealer & Endlicher OP) . . . 7

2 Kapitel 1: MOS-Transistor – Physik, Großsignalmodell, Sekundäreffekte & Kapazitäten 8

2.1 1.1 Geometrie, Oxidkapazität & Steilheitsparameter . . . 8
2.2 1.2 Kanalbildung, Inversionsladung & Driftgeschwindigkeit . . . 9
2.3 1.3 Betriebsregionen & Großsignalgleichungen (NMOS & PMOS) . . . 9
2.4 1.4 Sekundäreffekte (Effektive Geometrie, Kanallängenmodulation, Body-Effekt, Subthreshold, Latch-up) 10
2.5 1.5 Parasitäre Kapazitäten des MOS-Transistors . . . 12
2.6 1.6 Kurzkanaleffekte (Short-Channel Effects) . . . 13
2.7 1.7 Passive integrierte Bauelemente & Interconnects . . . 14

3 Kapitel 2: Arbeitspunkt (DC) & Kleinsignalanalyse (AC) 14

3.1 2.1 Linearisierung (Taylor-Approximation) & Superpositionsprinzip . . . 14
3.2 2.2 Kleinsignalparameter des MOS-Transistors (Sättigung & Linearbereich) . . . 15
3.3 2.3 Kleinsignal-Ersatzschaltbilder (ohne & mit Kapazitäten) . . . 16
3.4 2.4 Zweitor-Analyse (Y-Parameter-Methode) . . . 17
3.5 2.5 Fundamentale Ein-/Ausgangsimpedanzen am Einzeltransistor & MOS-Diode . . . 17

4 Kapitel 3: Biasing, Stromquellen & Stromspiegel (Current Sources & Mirrors) 18

4.1 3.1 Großsignal- vs. Kleinsignalwiderstand & Intrinsische Verstärkung . . . 18
4.2 3.2 Arbeitspunkteinstellung (Spannungsteiler & MOS-Dioden-Kette) . . . 19
4.3 3.3 Einfacher Stromspiegel (Basic Current Mirror) . . . 19
4.4 3.4 Mehrstufige Stromspiegel-Ketten (NMOS/PMOS-Kombination, `Ex3`) . . . 20
4.5 3.5 Widlar-Stromquelle (Source-Degenerierte Stromquelle) . . . 21
4.6 3.6 Kaskode-Stromspiegel & Kaskode-Stromquelle (Cascode Current Mirror) . . . 21

5 Kapitel 4: Einstufige Verstärker (Single-Stage Amplifiers) 22

5.1 4.1 Grundkonfigurationen im Vergleich (CS, CD, CG) . . . 22
5.2 4.2 Common-Source (CS) Verstärker mit Widerstandslast . . . 23
5.3 4.3 CS-Verstärker mit MOS-Diodenlast (PMOS- & NMOS-Diode) . . . 24
5.4 4.4 CS-Verstärker mit Stromquellenlast (Current Source Load) . . . 24
5.5 4.5 Komplementärer CMOS-Verstärker (Push-Pull / Inverter-Verstärker, `Ex2` Task 2) . . . 25
5.6 4.6 Bulk-gesteuerter CS-Verstärker (Back-Gate Driven CS Stage, `Ex4-2` Slides 2–3) . . . 26

5.7 4.7 CS-Verstärker mit Kaskode-Last & Vollkaskode-CS-Verstärker (Full Cascode) 26
5.8 4.8 Geregelte Kaskode / Gain-Boosting (Regulated Cascode, `Chapter 04` Slides 43–44 & `Ex4-3` Task 1) 27
5.9 4.9 Source-Folger / Common-Drain (CD) Verstärker (`Chapter 04` Slides 50–56, `Ex4` Task 3, `Ex4-3` Task 2) 28
5.10 4.10 Common-Gate (CG) Verstärker / Strompuffer (Current Buffer) 29
5.11 4.11 Kaskadierung von Verstärkerstufen & Pufferung (`Chapter 04` Slides 50 & 55) 30
5.12 4.12 Master-Übersichtstabelle aller Common-Source-Topologien (`Chapter 04` Slide 47) 30

6 Kapitel 5: Frequenzgang von Einstufigen Verstärkern (Frequency Response) 31
6.1 5.1 Komplexes Zweitor-Modell (Y-Parameter) des MOSFETs (`Chapter 05` Slides 23–27) 31
6.2 5.2 Frequenzgang des Common-Source-Verstärkers (Pol- und Nullstellenanalyse) 31
6.3 5.3 Miller-Theorem & Miller-Effekt 32
6.4 5.4 Kurzschluss-Eingangsimpedanz vs. “Pseudo”-Eingangsimpedanz & Eingangspol (`Chapter 05` Slides 34 & 36) 33
6.5 5.5 Frequenzgang & Miller-Effekt bei Kaskode-Verstärkern (`Chapter 05` Slides 37–40) 33
6.6 5.6 Transitfrequenz f_T & Verstärkungs-Bandbreiten-Produkt (GBW) 34

7 Kapitel 6: Differenzstufe & Mehrstufige Operationsverstärker (Differential Stage & OTAs) 35
7.1 6.1 Grundprinzip & Großsignalverhalten der Differenzstufe 35
7.2 6.2 Eingangs-Gleichtaktbereich (Input Common-Mode Range, ICMR, `Chapter 06` Slides 17–20 & `Ex6`) 36
7.3 6.3 Kleinsignalanalyse mit Halbschaltungen (Differential Mode & Common Mode) 37
7.4 6.4 Gleichtaktunterdrückung (Common-Mode Rejection Ratio, CMRR, `Chapter 06` Slide 28) 38
7.5 6.5 Differenzstufe mit passiver/aktiver Last & Stromspiegel-Last (5-Transistor-OTA) 38
7.6 6.6 Frequenzgang der Differenzstufe mit Stromspiegel-Last (Mirror Pole & Zero) 39
7.7 6.7 Symmetrischer Mehrstufiger OTA / Current-Mirror OTA (`Ex7`) 41

8 Kapitel 7: Klausur-Rechenrezepte, LTspice-Referenz & Typische Stolpersteine (`Ex1`–`Ex7`) 43
8.1 7.1 Schritt-für-Schritt-Kochrezepte für die 6 Haupt-Klausuraufgabentypen 43
8.2 7.2 LTspice-Kurzreferenz aus den Übungen (`Ex1`, `Ex2`, `Ex4`, `Ex6`) 44
8.3 7.3 Typische Klausur-Stolpersteine & Einheiten-Spickzettel 45

Klausur-Referenzdokument (Prof. Dr.-Ing. Jens Anders / Dr. Nima Shahpari – Universität Stuttgart, IIS)

*Diese Formelsammlung umfasst **alle** Gleichungen, Herleitungen, Arbeitspunktbedingungen, Kleinsignal-Ersatzschaltbilder, Verstärker-Topologien, Frequenzgang-Analysen und Dimensionierungsrezepte aus sämtlichen Vorlesungskapiteln (`Introduction` sowie `Chapter 01` bis `Chapter 06`) und allen Übungen (`Ex1` bis `Ex7`).*

---

1 Kapitel 0: Grundlagen, Systemtheorie-Recap & Halbleiterphysik

1.1 0.1 Physikalische Konstanten & Halbleiter-Grundgrößen

Temperaturspannung (Thermal Voltage)

$$V_T = \frac{k \cdot T}{q}$$

- **Variablen & Einheiten:**
  - V_T: Temperaturspannung in V (bei Raumtemperatur $T = 300\,\mathrm{K}$ gilt $V_T \approx 25.85\,\mathrm{mV} \approx 26\,\mathrm{mV}$)
  - $k = 1.38065 \cdot 10^{-23}\,\mathrm{J/K}$: Boltzmann-Konstante
  - T: Absolute Temperatur in Kelvin (K), mit $T[\mathrm{K}] = \vartheta[^\circ\mathrm{C}] + 273.15$
  - $q = 1.60218 \cdot 10^{-19}\,\mathrm{As}$ (bzw. C): Elementarladung
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Tritt in der Diodengleichung, im Fermi-Potential Φ_F (Body-Effekt) und im Unterschwellstrom (Subthreshold Current) des MOSFETs auf.
  - **Achtung Notation:** In manchen Übungsblättern (`Ex4`, `Ex5`, `Ex7`) wird die Schwellspannung des MOSFETs ebenfalls als V_T oder U_T abgekürzt (sonst V_{th}). Immer aus dem Kontext prüfen: Ist $V_T \approx 200\,\mathrm{mV}$ angegeben, handelt es sich um die Schwellspannung V_{th}!

Dielektrizitätskonstante (Permittivität) von Silizium und Siliziumdioxid

$$\varepsilon_{ox} = \varepsilon_{r,\mathrm{SiO_2}} \cdot \varepsilon_0, \qquad \varepsilon_{\mathrm{Si}} = \varepsilon_{r,\mathrm{Si}} \cdot \varepsilon_0$$

- **Variablen & Einheiten:**
  - $\varepsilon_0 = 8.854 \cdot 10^{-12}\,\frac{\mathrm{F}}{\mathrm{m}} = 8.854 \cdot 10^{-18}\,\frac{\mathrm{F}}{\mu\mathrm{m}} = 8.854 \cdot 10^{-3}\,\frac{\mathrm{fF}}{\mu\mathrm{m}}$: Elektrische Feldkonstante (Permittivität des Vakuums)
  - $\varepsilon_{r,\mathrm{SiO_2}} = 3.9$: Relative Permittivität von Siliziumdioxid (SiO_2)
  - $\varepsilon_{r,\mathrm{HfO_2}} \approx 25$: Relative Permittivität von Hafniumdioxid (High-k-Gate-Dielektrikum ab 45 nm-Prozessen)
  - $\varepsilon_{r,\mathrm{Si}} \approx 11.7$: Relative Permittivität von Silizium (Si)
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Elementar für die Berechnung der flächenbezogenen Gate-Oxidkapazität $C'_{ox} = \varepsilon_{ox}/t_{ox}$ in Kapitel 1.

1.2 0.2 pn-Übergang & Halbleiterdiode

Shockley-Diodengleichung (Großsignal-Kennlinie)

$$i_D = I_S\left(e^{\frac{v_D}{V_T}} - 1\right) = I_S\left(e^{\frac{qv_D}{kT}} - 1\right) \approx I_S e^{\frac{v_D}{V_T}} \quad \text{für } v_D \gg V_T$$

- **Variablen & Einheiten:**
  - i_D: Diodenstrom in A
  - I_S: Sperrsättigungsstrom (Saturation Current) in A
  - v_D: Anliegende Diodenspannung (Flussspannung von p^+ nach n^+) in V

- $V_T = kT/q$: Temperaturspannung in V

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - In der CMOS-Technologie existieren zwischen Source/Drain (n^+ bei NMOS, p^+ bei PMOS) und dem Substrat/Well (p-Substrat bei NMOS, n-Well bei PMOS) parasitäre pn-Dioden.
  - **Zwingende Entwurfsregel:** Diese Substratdioden müssen im Normalbetrieb **immer in Sperrrichtung** ($v_D \leq 0\,\text{V}$) betrieben werden, da sonst hohe Substratströme fließen, parasitäre Bipolartransistoren (BJTs) einschalten und **Latch-up** (Zerstörung des Chips durch Thyristor-Zündung) ausgelöst wird!
  - Daher gilt für das Bulk-Potential:
    * **NMOS:** Bulk immer an das niedrigste Potential der Schaltung ($V_B = V_{SS}$ bzw. GND), damit $v_B \leq v_S \leq v_D$.
    * **PMOS:** Bulk (n-Well) immer an das höchste Potential ($V_B = V_{DD}$), damit $v_B \geq v_S \geq v_D$.

Kleinsignal-Leitwert einer Diode im Arbeitspunkt

$$g_d = \left.\frac{\partial i_D}{\partial v_D}\right|_{v_D=V_D} = \frac{I_S}{V_T} e^{\frac{V_D}{V_T}} = \frac{I_D + I_S}{V_T} \approx \frac{I_D}{V_T}$$

- **Variablen & Einheiten:**
  - g_d: Differentieller Kleinsignalleitwert der Diode im Arbeitspunkt (V_D, I_D) in $\text{S} = \text{A/V}$ (Ω^{-1})
  - I_D: DC-Arbeitspunktstrom durch die Diode in A

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Wird in Kapitel 2 als Einführungsbeispiel für die Linearisierung nichtlinearer Netzwerke mittels Taylor-Entwicklung 1. Ordnung verwendet: $i_D(t) \approx I_D + g_d \cdot v_d(t)$.

1.3 0.3 Dezibel-Umrechnungen (dB)

Spannungsverstärkung und Leistungsverhältnis in Dezibel

$$|A_v|_{\text{dB}} = 20 \cdot \log_{10} |A_v| = 20 \cdot \log_{10} \left| \frac{v_{out}}{v_{in}} \right| \quad \Longleftrightarrow \quad |A_v| = 10^{\frac{|A_v|_{\text{dB}}}{20}}$$

- **Variablen & Einheiten:**
  - $|A_v|$: Linearer Betrag der Spannungsverstärkung in V/V (dimensionslos)
  - $|A_v|_{\text{dB}}$: Logarithmierte Spannungsverstärkung in Dezibel (dB)

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - **Wichtige Stützwerte für Bode-Diagramme (auswendig kennen!):**
    * $|A_v| = 1 \iff 0\,\text{dB}$ (Unity Gain / 0 dB-Durchtrittsfrequenz ω_u)
    * $|A_v| = \frac{1}{\sqrt{2}} \approx 0.7071 \iff -3.01\,\text{dB} \approx -3\,\text{dB}$ (-3 dB-Grenzfrequenz ω_c)
    * $|A_v| = 2 \iff +6\,\text{dB}$ (1 Oktave mit 20 dB/Dekade entspricht 6 dB/Oktave)
    * $|A_v| = 10 \iff +20\,\text{dB}$, $|A_v| = 100 \iff +40\,\text{dB}$, $|A_v| = 10^3 \iff +60\,\text{dB}$, $|A_v| = 10^4 \iff +80\,\text{dB}$ (`Ex5`)
    * Reihenschaltung von Verstärkerstufen: Linear multiplizieren ($A_{ges} = A_1 \cdot A_2$), in dB addieren ($|A_{ges}|_{\text{dB}} = |A_1|_{\text{dB}} + |A_2|_{\text{dB}}$).

1.4 0.4 Passive RC-Filter (Tiefpass & Hochpass)

Komplexe Impedanzen passiver Bauelemente

$$Z_R = R, \qquad Z_C(s) = \frac{1}{sC} \xrightarrow{s=j\omega} \frac{1}{j\omega C} = -\frac{j}{\omega C}, \qquad Z_L(s) = sL \xrightarrow{s=j\omega} j\omega L$$

- **Variablen & Einheiten:**
  - $s = \sigma + j\omega$: Komplexe Laplace-Frequenz in s^{-1}, für eingeschwungene harmonische Signale ($\sigma = 0$) gilt $s = j\omega = j2\pi f$

- $\omega = 2\pi f$: Kreisfrequenz in rad/s
- f: Frequenz in Hz

RC-Tiefpass 1. Ordnung (Low-Pass Filter)

$$H_{\mathrm{LP}}(s) = \frac{v_O(s)}{v_I(s)} = \frac{\frac{1}{sC}}{R + \frac{1}{sC}} = \frac{1}{1 + sRC} = \frac{1}{1 - \frac{s}{s_p}}$$

$$|H_{\mathrm{LP}}(j\omega)| = \frac{1}{\sqrt{1 + (\omega RC)^2}} = \frac{1}{\sqrt{1 + \left(\frac{\omega}{\omega_c}\right)^2}}, \qquad \phi_{\mathrm{LP}}(\omega) = \angle H_{\mathrm{LP}}(j\omega) = -\arctan(\omega RC) = -\arctan\left(\frac{\omega}{\omega_c}\right)$$

- **Charakteristische Größen (Pol, Zeitkonstante, Sprungantwort, Impulsantwort):**

$$\tau = RC, \qquad s_p = \sigma_p = -\frac{1}{RC} = -\omega_c = -2\pi f_c, \qquad f_c = \frac{1}{2\pi RC}$$

$$\text{Sprungantwort: } x(t) = \left(1 - e^{-\frac{t}{\tau}}\right) \cdot u(t), \qquad \text{Impulsantwort: } h(t) = \frac{1}{\tau} e^{-\frac{t}{\tau}} \cdot u(t)$$

- **Variablen & Einheiten:**
  - τ: Zeitkonstante in s
  - s_p: Reeller Pol in der linken s-Halbebene ($\sigma_p < 0$) in rad/s
  - ω_c (bzw. ω_0): $-3\,\mathrm{dB}$-Eckkreisfrequenz (Cut-off / Corner Frequency) in rad/s
  - f_c: $-3\,\mathrm{dB}$-Grenzfrequenz in Hz
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Bei $\omega = 0$: $|H_{\mathrm{LP}}| = 1$ ($0\,\mathrm{dB}$), $\phi_{\mathrm{LP}} = 0°$.
  - Bei $\omega = \omega_c = \frac{1}{RC}$: $|H_{\mathrm{LP}}| = \frac{1}{\sqrt{2}}$ ($-3.01\,\mathrm{dB}$), $\phi_{\mathrm{LP}} = -45°$.
  - Bei $\omega \to \infty$: $|H_{\mathrm{LP}}| \to 0$ (Abfall mit $-20\,\mathrm{dB}$/Dekade bzw. $-6\,\mathrm{dB}$/Oktave), $\phi_{\mathrm{LP}} \to -90°$.
  - Je näher der Pol am Ursprung liegt (d. h. je größer $\tau = RC$), desto langsamer schwingt das System im Zeitbereich ein!
  - **Anwendung in `Ex2` (Task 1.4):** Extraktion der Gate-Kapazität C_{ox} eines MOSFETs durch Vorschalten eines bekannten Widerstands R am Gate und Messung der $-3\,\mathrm{dB}$-Grenzfrequenz f_c: $C_{ox} = \frac{1}{2\pi R f_c}$.

CR-Hochpass 1. Ordnung (High-Pass Filter, `Ex5` Task 1)

$$H_{\mathrm{HP}}(s) = \frac{v_O(s)}{v_I(s)} = \frac{R}{R + \frac{1}{sC}} = \frac{sRC}{1 + sRC} = \frac{\omega^2 R^2 C^2}{1 + \omega^2 R^2 C^2} + j\frac{\omega RC}{1 + \omega^2 R^2 C^2}$$

$$|H_{\mathrm{HP}}(j\omega)| = \frac{\omega RC}{\sqrt{1 + (\omega RC)^2}} = \frac{\frac{f}{f_c}}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}}, \qquad \phi_{\mathrm{HP}}(\omega) = \arctan\left(\frac{\mathrm{Im}\{H_{\mathrm{HP}}\}}{\mathrm{Re}\{H_{\mathrm{HP}}\}}\right) = \arctan\left(\frac{1}{\omega RC}\right) = 90° - \arctan(\omega RC)$$

- **Variablen & Einheiten:**
  - Nullstelle im Ursprung ($s_z = 0$), reeller Pol bei $s_p = -\frac{1}{RC} = -\omega_c$.
- **Spezifischer Anwendungsfall & Klausur-Hinweise (`Ex5` Task 1):**
  - Bei $\omega \to 0$: $|H_{\mathrm{HP}}| \to 0$ ($-\infty\,\mathrm{dB}$, Anstieg mit $+20\,\mathrm{dB}$/Dekade), Phase startet bei $\phi_{\mathrm{HP}}(0) = +90°$!
  - Bei $\omega = \omega_c = \frac{1}{RC}$: $|H_{\mathrm{HP}}| = \frac{1}{\sqrt{2}}$ ($-3.01\,\mathrm{dB}$), $\phi_{\mathrm{HP}}(\omega_c) = +45°$.
  - Bei $\omega \to \infty$: $|H_{\mathrm{HP}}| \to 1$ ($0\,\mathrm{dB}$), $\phi_{\mathrm{HP}}(\infty) \to 0°$.
  - **Wichtige Stützwerte aus `Ex5` Task 1.3:**
    - $f = 0.01 f_c$: $|H| = -40.00\,\mathrm{dB}$, $\phi = +89.43°$
    - $f = 0.1 f_c$: $|H| = -20.04\,\mathrm{dB}$, $\phi = +84.29°$
    - $f = 0.5 f_c$: $|H| = -6.99\,\mathrm{dB}$, $\phi = +63.43°$

  - $f = 1.0 f_c$: $|H| = -3.01\,\text{dB}$, $\phi = +45.00°$
  - $f = 2.0 f_c$: $|H| = -0.97\,\text{dB}$, $\phi = +26.57°$
  - $f = 10 f_c$: $|H| = -0.04\,\text{dB}$, $\phi = +5.71°$
  - $f = 100 f_c$: $|H| = 0.00\,\text{dB}$, $\phi = +0.57°$
- Koppelkondensatoren zwischen Verstärkerstufen (Chapter 06, Slide 4) bilden mit dem Eingangswiderstand der Folgestufe exakt solch einen Hochpass zur DC-Entkopplung!

1.5 0.5 Übertragungsfunktionen, Pole, Nullstellen & Bode-Diagramm

Allgemeine Produktform einer Übertragungsfunktion

$$H(s) = \frac{b_0 + b_1 s + \cdots + b_m s^m}{1 + a_1 s + \cdots + a_n s^n} = A_0 \cdot \frac{\prod_{i=1}^{m} \left(1 - \frac{s}{z_i}\right)}{\prod_{k=1}^{n} \left(1 - \frac{s}{p_k}\right)}$$

- **Hinweis zur Vorzeichenkonvention in den Vorlesungsfolien:**
  - In den Folien wird für Pole/Nullstellen in der linken Halbebene (LHP, $p_k = -\omega_{pk} < 0$, $z_i = -\omega_{zi} < 0$) oft mit positiven Betrags-Kreisfrequenzen $\omega_{pk} = |p_k| > 0$ geschrieben:

$$H(s) = A_0 \cdot \frac{\prod_i \left(1 + \frac{s}{\omega_{zi}}\right) \prod_r \left(1 - \frac{s}{\omega_{zr,\text{RHP}}}\right)}{\prod_k \left(1 + \frac{s}{\omega_{pk}}\right)}$$

Betrag (in dB) und Phase einer allgemeinen Übertragungsfunktion

$$20\log_{10}|H(j\omega)| = 20\log_{10}|A_0| + \sum_{i=1}^{m} 20\log_{10}\sqrt{1 + \left(\frac{\omega}{|z_i|}\right)^2} - \sum_{k=1}^{n} 20\log_{10}\sqrt{1 + \left(\frac{\omega}{|p_k|}\right)^2}$$

$$\Phi(\omega) = \angle H(j\omega) = \angle A_0 + \sum_{z_i \in \text{LHP}} \arctan\left(\frac{\omega}{|z_i|}\right) - \sum_{z_r \in \text{RHP}} \arctan\left(\frac{\omega}{|z_r|}\right) - \sum_{p_k \in \text{LHP}} \arctan\left(\frac{\omega}{|p_k|}\right) + \sum_{p_u \in \text{RHP}} \arctan\left(\frac{\omega}{|p_u|}\right)$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise (Bode-Regeln aus Chapter 05 & `Ex5`):**
  - **Betragsgang ist unabhängig vom Vorzeichen** des Pols bzw. der Nullstelle:
    - Jeder Pol (egal ob LHP oder RHP) senkt die Steigung ab $\omega = |p_k|$ um $-20\,\textbf{dB/Dekade}$ (bei $\omega = |p_k|$: $-3\,\text{dB}$ gegenüber Asymptote).
    - Jede Nullstelle (egal ob LHP oder RHP) erhöht die Steigung ab $\omega = |z_i|$ um $+20\,\textbf{dB/Dekade}$ (bei $\omega = |z_i|$: $+3\,\text{dB}$ gegenüber Asymptote).
  - **Phasengang hängt entscheidend vom Vorzeichen (LHP vs. RHP) ab:**
    - **Negativer Pol (LHP, $s_p < 0$, stabil):** Phase sinkt um $-90°$ (linearisierte Asymptote im Bode-Plot: startet bei $0.1\omega_p$, hat $-45°$ bei ω_p, endet bei $10\omega_p$).
    - **Negative Nullstelle (LHP, $s_z < 0$):** Phase steigt um $+90°$ (startet bei $0.1\omega_z$, hat $+45°$ bei ω_z, endet bei $10\omega_z$).
    - **Positive Nullstelle (RHP, $s_z > 0$, z. B. durch C_{GD} beim CS-Verstärker!):** Phase sinkt um $-90°$ (wie ein LHP-Pol!), während der Betrag um $+20\,\textbf{dB/Dekade}$ steigt! Das ist extrem gefährlich für die Phasenreserve (Stabilität).
    - **Positiver Pol (RHP, $s_p > 0$):** System ist **instabil** (aufklingende Exponentialfunktion $e^{+\sigma_p t}$ im Zeitbereich).
  - **Vorzeichen von A_0 beachten:** Ein invertierender Verstärker ($A_0 < 0$, z. B. Common-Source) startet bei $\omega = 0$ mit einer Grundphase von $-180°$ (bzw. $+180°$)!

1.6 0.6 Rückkopplungssysteme (Feedback Systems) & Stabilität

Geschlossene Übertragungsfunktion (Closed-Loop Transfer Function)

$$H_{\mathrm{CL}}(s) = \frac{v_{OUT}(s)}{v_{IN}(s)} = \frac{A(s)}{1 + A(s)F(s)} = \frac{A(s)}{1 + H_0(s)} = \frac{1}{\frac{1}{A(s)} + F(s)} \xrightarrow{|A(s)F(s)| \gg 1} \frac{1}{F(s)}$$

- **Variablen & Einheiten:**
  - $A(s)$: Open-Loop-Übertragungsfunktion (Vorwärtsverstärkung des Verstärkers)
  - $F(s)$ (bzw. $H_R(s)$): Übertragungsfunktion des Rückkopplungsnetzwerks (Feedback Factor); beim Spannungsfolger (Unity-Gain Buffer) gilt $F(s) = 1$
  - $H_0(s) = A(s)F(s)$: **Schleifenverstärkung (Loop Gain / Open-Loop Transfer Function des aufgeschnittenen Regelkreises)**
  - $1 + H_0(s) = 0 \iff H_0(s) = -1$: **Charakteristische Gleichung (Characteristic Equation)**

Stabilitätskriterien (Polstellen, Nyquist-Kriterium, Phasenreserve & Amplitudenreserve)

$$\text{Stabilität im Zeitbereich:} \quad v_{out,\mathrm{hom}}(t) = \sum_{k=1}^{n} c_k e^{s_{pk} t} \quad \text{mit } s_{pk} = \sigma_{pk} + j\omega_{pk} \text{ aus } 1 + H_0(s_{pk}) = 0$$

$$\text{Stabil} \iff \sigma_{pk} < 0 \quad \forall k \quad \text{(alle Pole der geschlossenen Schleife liegen streng in der linken s-Halbebene!)}$$

- **Phasenreserve (Phase Margin, PM) bei der Transitkreisfrequenz ω_u (Unity-Gain Frequency, $|H_0(j\omega_u)| = 1 \triangleq 0\,\mathrm{dB}$):**

$$\mathrm{PM} = 180^\circ + \phi\big(H_0(j\omega_u)\big) = 180^\circ - \big|\phi\big(H_0(j\omega_u)\big)\big| > 0^\circ \quad \text{(für Stabilität)}$$

- **Amplitudenreserve (Gain Margin, GM) bei der -180°-Durchtrittsfrequenz ω_{180} ($\phi(H_0(j\omega_{180})) = -180^\circ$):**

$$|H_0(j\omega_{180})| < 1 \quad \iff \quad \mathrm{GM_{dB}} = -20\log_{10}|H_0(j\omega_{180})| > 0\,\mathrm{dB}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise (Chapter 05, Slides 16–20 & `Ex5` Task 2):**
  - Ein System 1. Ordnung (nur 1 Pol) erreicht maximal -90° Phasenverschiebung und ist daher **immer unbedingt stabil** ($\mathrm{PM} \geq 90^\circ$). Instabilität erfordert mindestens **2 Pole** (oder 1 Pol + 1 RHP-Nullstelle) und Schleifenverstärkung $|H_0| \geq 1$.
  - Bei einem reinen **2-Pol-System** ohne Nullstellen gilt: Die Phase erreicht -180° erst für $\omega \to \infty$, wo $|H_0| \to 0$ ($-\infty\,\mathrm{dB}$) geht. Daher ist die **Amplitudenreserve (Gain Margin) eines 2-Pol-Systems immer unendlich ($\mathbf{GM} = \infty$)** (`Ex5` Slide 20)!
  - **Einschwingverhalten (Settling Behavior) in Abhängigkeit von der Phasenreserve PM:**
    - $\mathrm{PM} = 90^\circ$ ($\omega_{p2} \gg \omega_u$): Aperiodisches Einschwingen ohne Überschwingen (wie System 1. Ordnung).
    - $\mathrm{PM} \approx 60^\circ \ldots 70^\circ$: Optimales Einschwingen (schnell, minimales Überschwingen; Zielwert im IC-Design, vgl. Chapter 06 Slide 50).
    - $\mathrm{PM} \approx 45^\circ$ (d. h. 2. Pol liegt exakt auf der Unity-Gain-Frequenz $\omega_{p2} = \omega_u$, `Ex5` Slide 21): Deutliches Überschwingen (Ringing), da $\arctan(1) = 45^\circ$ zusätzliche Phase kostet.
    - $\mathrm{PM} \approx 5.7^\circ \ldots 12^\circ$ ($\omega_{p2} = 0.1\omega_u$, `Ex5` Slide 20): Starkes Nachschwingen (fast ungedämpfte Oszillation).

1.7 0.7 Operationsverstärker-Grundschaltungen (Idealer & Endlicher OP)

Invertierender Verstärker mit endlicher Open-Loop-Differenzverstärkung $A_D(s)$ (`Chapter 06` Slide 8 & `Ex5` Task 2.1)

$$\frac{v_{OUT}}{v_{IN}} = -\frac{\frac{R_{\mathrm{fb}}}{R_{\mathrm{in}}}}{1 + \frac{1}{A_D(s)}\left(1 + \frac{R_{\mathrm{fb}}}{R_{\mathrm{in}}}\right)} \xrightarrow{A_D \to \infty} -\frac{R_{\mathrm{fb}}}{R_{\mathrm{in}}}$$

- **Variablen & Einheiten:**

  - R_{in}: Eingangswiderstand zwischen Signalquelle v_{IN} und invertierendem OP-Eingang (in `Chapter 06` Slide 8 als R_1 bezeichnet, in `Ex5` Slide 17 als R_2 bezeichnet – **immer im Schaltbild prüfen, welcher Widerstand am Eingang und welcher in der Rückkopplung liegt!**)
  - R_{fb}: Rückkopplungswiderstand zwischen Ausgang v_{OUT} und invertierendem OP-Eingang (in `Chapter 06` als R_2, in `Ex5` als R_1 bezeichnet)
  - $A_D(s)$: Differenzverstärkung des Operationsverstärkers mit $v_{OUT} = -A_D(s) \cdot v_D$ (wobei v_D die Spannung am invertierenden Eingang ist, da der nicht-invertierende Eingang auf GND liegt)
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Für $A_D \to \infty$ gelten die zwei goldenen Regeln des idealen OPs mit Gegenkopplung:
    1. **Virtueller Kurzschluss:** $v_D = v_+ - v_- = 0\,\text{V}$ (invertierender Eingang liegt auf **virtuellem Massepotential / Virtual Ground**).
    2. **Kein Eingangsstrom:** $i_+ = i_- = 0\,\text{A}$ (unendlicher Eingangswiderstand des MOS-Gate-Anschlusses).
  - Der Rückkopplungsfaktor dieser Schaltung beträgt $F = \frac{R_{\text{in}}}{R_{\text{in}}+R_{\text{fb}}} = \frac{1}{1+R_{\text{fb}}/R_{\text{in}}}$, sodass die Schleifenverstärkung $H_0(s) = A_D(s) \cdot F = \frac{A_D(s)}{1+R_{\text{fb}}/R_{\text{in}}}$ lautet.

---

2 Kapitel 1: MOS-Transistor – Physik, Großsignalmodell, Sekundäreffekte & Kapazitäten

2.1 1.1 Geometrie, Oxidkapazität & Steilheitsparameter

Flächenbezogene und gesamte Gate-Oxidkapazität

$$C'_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{\varepsilon_{r,\text{SiO}_2} \cdot \varepsilon_0}{t_{ox}}, \qquad C_{ox} = C'_{ox} \cdot W \cdot L = \frac{\varepsilon_{r,\text{SiO}_2} \cdot \varepsilon_0}{t_{ox}} \cdot W \cdot L$$

- **Variablen & Einheiten:**
  - C'_{ox}: Flächenbezogene Gate-Oxidkapazität (Sheet Oxide Capacitance) in $\frac{\text{F}}{\text{m}^2}$ bzw. in der Mikroelektronik fast immer in $\frac{\text{fF}}{\mu\text{m}^2}$ (typischer Wert für 0.13 μm-CMOS mit $t_{ox} = 2.73\,\text{nm}$: $C'_{ox} \approx 12\,\frac{\text{fF}}{\mu\text{m}^2} = 0.012\,\frac{\text{F}}{\text{m}^2}$)
  - C_{ox}: Gesamte Gate-Oxidkapazität des Kanals in F (bzw. fF oder pF)
  - t_{ox}: Dicke des Gate-Oxids (SiO_2) in m bzw. nm
  - W: Kanalweite (Channel Width) in μm
  - L: Kanallänge (Channel Length) in μm

Prozess-Steilheitsparameter β_0 (Transconductance Parameter) und Verstärkungsfaktor β

$$\beta_{0n} = \mu_n C'_{ox} = \mu_n \frac{\varepsilon_{ox}}{t_{ox}}, \qquad \beta_n = \beta_{0n} \frac{W}{L} = \mu_n C'_{ox} \frac{W}{L}$$
$$\beta_{0p} = \mu_p C'_{ox} = \mu_p \frac{\varepsilon_{ox}}{t_{ox}}, \qquad \beta_p = \beta_{0p} \frac{W}{L} = \mu_p C'_{ox} \frac{W}{L}$$

- **Variablen & Einheiten:**
  - β_{0n}, β_{0p} (in Lehrbüchern wie Razavi oft als k'_n, k'_p oder K' bezeichnet): Prozessabhängiger Steilheitsparameter in $\frac{\mu\text{A}}{\text{V}^2}$
  - β_n, β_p: Geometrieabhängiger Steilheitsparameter in $\frac{\mu\text{A}}{\text{V}^2}$
  - μ_n, μ_p: Ladungsträgerbeweglichkeit (Mobility) der Elektronen im NMOS bzw. Löcher im PMOS in $\frac{\text{cm}^2}{\text{V}\cdot\text{s}}$
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Da Elektronen in Silizium eine ca. 3- bis 6-mal höhere Beweglichkeit haben als Löcher ($\mu_n \approx 3 \ldots 6\,\mu_p$), gilt in den Vorlesungs- und Übungsbeispielen typischerweise $\beta_{0n} \approx 360 \ldots 370\,\mu\text{A/V}^2$ und $\beta_{0p} \approx 60 \ldots 65\,\mu\text{A/V}^2$ (also $\beta_{0n} \approx 4 \ldots 6 \cdot \beta_{0p}$).
  - Um mit einem PMOS bei gleicher Overdrive-Spannung V_{GSeff} denselben Strom und dieselbe Steilheit g_m wie mit einem NMOS zu erzielen, muss das W/L-Verhältnis des PMOS um den Faktor β_{0n}/β_{0p} größer gewählt werden (siehe `Ex2` Task 2.4.1: $(W/L)_p = 6 \cdot (W/L)_n$)!

2.2 1.2 Kanalbildung, Inversionsladung & Driftgeschwindigkeit

Inversionsladung im Kanal, Driftgeschwindigkeit und Transitzeit (für $v_{DS} \ll v_{GS} - V_{th}$)

$$Q_i = -C'_{ox} \cdot W \cdot L \cdot (v_{GS} - V_{th})$$

$$v_{\text{drift}} = -\mu_n E = -\mu_n \frac{v_{DS}}{L}, \qquad t_{\text{tr}} = \frac{L}{|v_{\text{drift}}|} = \frac{L^2}{\mu_n v_{DS}}$$

$$i_D = \frac{-Q_i}{t_{\text{tr}}} = \mu_n C'_{ox} \frac{W}{L}(v_{GS} - V_{th}) v_{DS}$$

- **Variablen & Einheiten:**
  - Q_i: Gesamte mobile Elektronenladung in der Inversionsschicht in C (As)
  - v_{drift}: Driftgeschwindigkeit der Ladungsträger in m/s
  - $E = v_{DS}/L$: Laterales elektrisches Feld längs des Kanals in V/m
  - t_{tr}: Laufzeit (Transit Time) der Ladungsträger von Source nach Drain in s
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Für kleine v_{DS} verhält sich der MOSFET wie ein **spannungsgesteuerter ohmscher Widerstand** $R_{on} = \frac{v_{DS}}{i_D} = \frac{1}{\beta_0 \frac{W}{L}(v_{GS} - V_{th})}$.
  - Bei größeren v_{DS} nimmt das lokale Potential $v_{GC}(x)$ zwischen Gate und Kanal vom Wert v_{GS} (an der Source, $x = 0$) auf $v_{GD} = v_{GS} - v_{DS}$ (am Drain, $x = L$) ab. Dadurch schnürt der Kanal zum Drain hin ein (Pinch-off bei $v_{GD} = V_{th} \iff v_{DS} = v_{GS} - V_{th}$).

2.3 1.3 Betriebsregionen & Großsignalgleichungen (NMOS & PMOS)

Effektive Gate-Source-Spannung (Overdrive Voltage / Saturation Voltage)

$$V_{GSeff} = V_{DS,\text{sat}} = v_{GS} - V_{th} \quad \text{(NMOS)}, \qquad |V_{GSeff}| = |V_{DS,\text{sat}}| = v_{SG} - |V_{th,p}| = |v_{GS}| - |V_{th,p}| \quad \text{(PMOS)}$$

- **Variablen & Einheiten:**
  - V_{GSeff} (oft auch V_{eff}, V_{ov} oder $U_{GS,eff}$ genannt): Effektive Gate-Source-Spannung (Overdrive-Spannung) in V
  - $V_{DS,\text{sat}}$: Sättigungsspannung (Mindest-Drain-Source-Spannung für Betrieb im Sättigungsbereich) in V
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - V_{GSeff} ist der wichtigste Entwurfsparameter im analogen IC-Design! Typische Werte in moderner CMOS-Technik liegen bei $V_{GSeff} \approx 100\,\text{mV} \ldots 250\,\text{mV}$.

Großsignalgleichungen des NMOS-Transistors (Quadratisches Langkanalmodell / Level-1)

1. **Sperrbereich / Unterschwellbereich (Cutoff / Subthreshold Region):**

Bedingung: $v_{GS} < V_{th,n}$

$i_D \approx 0\,\text{A}$ (genaues Subthreshold-Modell siehe Abschnitt 1.4)

2. **Widerstandsbereich / Linearer Bereich / Triodenbereich (Linear / Triode / Ohmic Region):**

Bedingung: $v_{GS} \geq V_{th,n}$ UND $v_{DS} < v_{GS} - V_{th,n}$ (d. h. $v_{GD} > V_{th,n}$)

$$i_D = \beta_{0n} \frac{W}{L} \left[(v_{GS} - V_{th,n}) v_{DS} - \frac{1}{2} v_{DS}^2 \right] (1 + \lambda_n v_{DS}) = \beta_n \left(v_{GS} - V_{th,n} - \frac{v_{DS}}{2} \right) v_{DS} (1 + \lambda_n v_{DS})$$

3. **Sättigungsbereich / Abschnürbereich (Saturation / Active Region):**

Bedingung: $v_{GS} \geq V_{th,n}$ UND $v_{DS} \geq v_{GS} - V_{th,n} = V_{GSeff}$ (d. h. $v_{GD} \leq V_{th,n}$)

$$i_D = \frac{\beta_{0n}}{2} \frac{W}{L} (v_{GS} - V_{th,n})^2 (1 + \lambda_n v_{DS}) = \frac{\beta_n}{2} V_{GSeff}^2 (1 + \lambda_n v_{DS})$$

- **Wichtige Umstellungen der Sättigungsgleichung für Klausuraufgaben (`Ex1-2`, `Ex3`, `Ex4`, `Ex6`, `Ex7`):**

$$\text{Ohne Kanallängenmodulation } (\lambda = 0): \quad V_{GS} = V_{th} + \sqrt{\frac{2I_D}{\beta_0 \frac{W}{L}}}, \qquad \frac{W}{L} = \frac{2I_D}{\beta_0 (V_{GS} - V_{th})^2}$$

$$\text{Mit Kanallängenmodulation } (\lambda > 0): \quad V_{GS} = V_{th} + \sqrt{\frac{2I_D}{\beta_0 \frac{W}{L}(1 + \lambda V_{DS})}}, \qquad W = \frac{2I_D L}{\beta_0 (V_{GS} - V_{th})^2 (1 + \lambda V_{DS})}$$

Großsignalgleichungen des PMOS-Transistors (Vorzeichenkonventionen!)

Goldene Klausur-Regel für PMOS ("Think positive!"):

*Beim PMOS sind im Normalbetrieb $v_{GS} < 0$, $v_{DS} < 0$, $v_{SB} < 0$ und $V_{th,p} < 0$ (Source liegt am höheren Potential, z. B. an V_{DD}, Drain am niedrigeren Potential). In dieser Vorlesung (`Chapter 01` Slide 21, `Ex2`, `Ex3`, `Ex4`) wird durchgängig mit **Beträgen** bzw. den positiven Spannungen $v_{SG} = v_S - v_G = |v_{GS}| > 0$, $v_{SD} = v_S - v_D = |v_{DS}| > 0$, $v_{BS} = v_B - v_S = |v_{SB}| > 0$ und $|V_{th,p}| > 0$ gerechnet, sodass **exakt dieselben Gleichungen wie beim NMOS** verwendet werden können:*

1. **Sperrbereich (Subthreshold / Cutoff):**

$$v_{SG} = |v_{GS}| < |V_{th,p}| \quad (\text{bzw. } v_{GS} > V_{th,p}) \implies |i_D| \approx 0\,\text{A}$$

2. **Linearer Bereich (Triode Region):**

$$v_{SG} \geq |V_{th,p}| \quad \text{UND} \quad v_{SD} < v_{SG} - |V_{th,p}| \quad (\text{bzw. } |v_{DS}| < |v_{GS}| - |V_{th,p}|)$$

$$|i_D| = \beta_{0p} \frac{W}{L} \left(v_{SG} - |V_{th,p}| - \frac{v_{SD}}{2} \right) v_{SD} (1 + \lambda_p v_{SD})$$

3. **Sättigungsbereich (Saturation Region):**

$$v_{SG} \geq |V_{th,p}| \quad \text{UND} \quad v_{SD} \geq v_{SG} - |V_{th,p}| = |V_{GSeff,p}| \quad (\text{bzw. } |v_{DS}| \geq |v_{GS}| - |V_{th,p}|)$$

$$|i_D| = \frac{\beta_{0p}}{2} \frac{W}{L} \left(v_{SG} - |V_{th,p}| \right)^2 (1 + \lambda_p v_{SD})$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Wenn die Source des PMOS an V_{DD} angeschlossen ist (Standardfall bei Stromquellenlasten und PMOS-Stromspiegeln), gilt mit dem Gate-Potential v_G und Drain-Potential v_D:

$$v_{SG} = V_{DD} - v_G, \qquad v_{SD} = V_{DD} - v_D$$

  - Die Sättigungsbedingung für einen PMOS mit Source an V_{DD} lautet damit für das Knotenpotential am Drain v_D:

$$V_{DD} - v_D \geq (V_{DD} - v_G) - |V_{th,p}| \quad \Longleftrightarrow \quad v_D \leq v_G + |V_{th,p}| = V_{DD} - |V_{GSeff,p}|$$

  - **Nahtloser Übergang am Grenzpunkt** $v_{DS} = v_{GS} - V_{th}$ **(`Ex1-2` Task 2.c):** Setzt man $v_{DS} = v_{GS} - V_{th}$ in die Gleichung des linearen Bereichs ein, erhält man exakt denselben Strom $I_{D,\text{LIN}} = I_{D,\text{SAT}}$ wie mit der Sättigungsgleichung! Ändert sich v_{GS} jedoch um $+\Delta v_{GS}$ (bei festem v_{DS}), wandert der Transistor in den **linearen Bereich**; ändert sich v_{GS} um $-\Delta v_{GS}$, wandert er tief in den **Sättigungsbereich** (`Ex1-2` Task 2.d).

2.4 1.4 Sekundäreffekte (Effektive Geometrie, Kanallängenmodulation, Body-Effekt, Subthreshold, Latch-up)

Effektive Kanallänge und Kanalweite (Lateral Underdiffusion & Field Oxide Encroachment)

$$L_{\text{eff}} = L_{\text{drawn}} - 2\Delta L, \qquad W_{\text{eff}} = W_{\text{drawn}} - 2\Delta W$$

- **Variablen & Einheiten:**
  - $L_{\text{drawn}}, W_{\text{drawn}}$: Gezeichnete Maskenabmessungen im Layout in μm
  - ΔL: Seitliche Unterdiffusion (Lateral Diffusion) der n^+/p^+-Source/Drain-Gebiete unter das Gate-Oxid in μm
  - ΔW: Einschnürung der Kanalweite durch das Feldoxid (Bird's Beak) in μm
- **Klausur-Hinweis:** In Handrechnungen und der Design-Software wird angenommen, dass L_{drawn} bereits so korrigiert wird, dass $L_{\text{eff}} = L$ und $W_{\text{eff}} = W$ gilt.

Kanallängenmodulation (Channel-Length Modulation, CLM)

$$\frac{\Delta L_{\text{pinch}}}{L} = \lambda \cdot v_{DS} \implies \frac{1}{L'} = \frac{1}{L - \Delta L_{\text{pinch}}} = \frac{1}{L\left(1 - \frac{\Delta L_{\text{pinch}}}{L}\right)} \approx \frac{1}{L}\left(1 + \frac{\Delta L_{\text{pinch}}}{L}\right) = \frac{1}{L}(1 + \lambda v_{DS})$$

$$\lambda \propto \frac{1}{L}$$

- **Extraktion von λ und V_{th} aus zwei Messpunkten (V_{DS1}, I_{D1}) und (V_{DS2}, I_{D2}) bei festem V_{GS} in Sättigung (`Chapter 01` Slide 31 & `Ex1-2` Task 4.b):**

$$\frac{I_{D1}}{I_{D2}} = \frac{1 + \lambda V_{DS1}}{1 + \lambda V_{DS2}} \quad \Longleftrightarrow \quad \lambda = \frac{I_{D2} - I_{D1}}{I_{D1}V_{DS2} - I_{D2}V_{DS1}}$$

$$\text{Steigung der Ausgangskennlinie in Sättigung:} \quad \frac{I_{D2} - I_{D1}}{V_{DS2} - V_{DS1}} = \lambda\frac{\beta}{2}(V_{GS} - V_{th})^2 = g_{ds}$$

$$\text{Schwellspannung mit bekanntem } \lambda: \quad V_{th} = V_{GS} - \sqrt{\frac{2LI_{D1}}{\beta_0 W(1 + \lambda V_{DS1})}}$$

- **Variablen & Einheiten:**
  - λ: Kanallängenmodulationsfaktor in V^{-1} (typisch $\lambda \approx 0.005 \ldots 0.15\,\text{V}^{-1}$ je nach Kanallänge L)
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - **Je länger der Kanal L, desto kleiner ist** λ (und desto höher der Ausgangswiderstand $r_{ds} \approx \frac{1}{\lambda I_D}$)! Deshalb werden Stromquellen und Verstärkertransistoren für hohe Verstärkung mit großem L (z. B. $L = 2\,\mu\text{m} \ldots 10\,\mu\text{m}$) dimensioniert, während kleine L für hohe Geschwindigkeit (kurze Transitzeit, kleine Kapazitäten) genutzt werden.

Substratsteuereffekt / Body-Effekt (Body Effect / Back-Gate Effect)

$$V_{th}(v_{SB}) = V_{th0} + \gamma\left(\sqrt{|2\Phi_F| + v_{SB}} - \sqrt{|2\Phi_F|}\right) \approx V_{th0} + \gamma\sqrt{v_{SB}} \quad \text{(Näherung in manchen Folien für } v_{SB} \gg |2\Phi_F|)$$

$$\Phi_F = \frac{kT}{q}\ln\left(\frac{N_{\text{sub}}}{n_i}\right) = V_T \ln\left(\frac{N_{\text{sub}}}{n_i}\right), \qquad \gamma = \frac{\sqrt{2\varepsilon_{\text{Si}} q N_{\text{sub}}}}{C'_{ox}}$$

- **Variablen & Einheiten:**
  - V_{th0} (bzw. V_{T0}): Schwellspannung ohne Body-Effekt ($v_{SB} = 0\,\text{V}$) in V (Einstellung im Prozess durch Kanal-Implantation: Enhancement $V_{th0} > 0$, Native $V_{th0} \approx 0$, Depletion $V_{th0} < 0$)
  - $v_{SB} = v_S - v_B$: Source-Bulk-Spannung in V (beim NMOS mit Bulk an GND und $v_S > 0$ ist $v_{SB} > 0$; beim PMOS mit $|v_{BS}|$)
  - γ: Body-Effekt-Koeffizient in $\sqrt{\text{V}} = \text{V}^{1/2}$ (typisch $\gamma \approx 0.1 \ldots 0.4\,\sqrt{\text{V}}$)
  - Φ_F (bzw. φ_F): Fermi-Potential des Substrats in V (typisch $|2\Phi_F| \approx 0.2 \ldots 0.7\,\text{V}$)
  - N_{sub}: Dotierungskonzentration des Substrats in cm^{-3} (bzw. m^{-3})
  - n_i: Intrinsische Ladungsträgerdichte von Silizium ($n_i \approx 1.45 \cdot 10^{10}\,\text{cm}^{-3}$ bei 300 K)
- **Spezifischer Anwendungsfall & Klausur-Hinweise (`Ex4` Task 3, `Ex6` Task 6):**
  - Sobald Source und Bulk **nicht** miteinander verbunden sind ($v_{SB} > 0$), wird die Raumladungszone unter dem Kanal breiter und die Schwellspannung V_{th} **steigt immer an** ($|V_{th}(v_{SB})| > |V_{th0}|$)!
  - **Abhilfe:** In einem **Twin-Well- / Triple-Well-Prozess** (oder für PMOS in einer eigenen n-Well) kann der Bulk-Anschluss direkt mit der Source verbunden werden ($v_{SB} = 0\,\text{V}$), wodurch der Body-Effekt vollständig verschwindet (`Chapter 01` Slide 22, `Chapter 04` Slide 53).
  - **Klausur-Vorsicht bei der Formel:** Ist in der Aufgabenstellung sowohl γ als auch $2\Phi_F$ angegeben (wie in `Ex4` Slide 21: $\gamma = 0.2\,\sqrt{\text{V}}, 2\Phi_F = 0.2\,\text{V}$), **muss** die exakte Formel $V_{th} = V_{th0} + \gamma(\sqrt{2\Phi_F + v_{SB}} - \sqrt{2\Phi_F})$ verwendet werden! Ist nur γ ohne $2\Phi_F$ gegeben (wie in `Ex6` Slide 2: $\gamma = 0.1\,\text{V}^{0.5}$ ohne Φ_F), wird die vereinfachte Formel $V_{th} \approx V_{th0} + \gamma\sqrt{v_{SB}}$ genutzt!

Unterschwellstrom (Subthreshold Current / Weak Inversion, `Chapter 01` Slide 40 & `Introduction` Slide 36)

$$i_D = I_0 \cdot e^{\frac{v_{GS}-V_{th}}{\zeta V_T}} \cdot \left(1 - e^{-\frac{v_{DS}}{V_T}}\right) \xrightarrow{v_{DS}>200\,\text{mV}} I_0 \cdot e^{\frac{v_{GS}-V_{th}}{\zeta V_T}} \qquad \text{mit } I_0 = \mu_n C'_D \frac{W}{L} V_T^2$$

$$\text{Darstellung mit Subthreshold Swing } S: \quad i_D = K \cdot e^{\frac{v_{GS}-V_{th}}{S \cdot \ln(10)}} \cdot \left(1 - e^{-\frac{q v_{DS}}{kT}}\right) = K \cdot 10^{\frac{v_{GS}-V_{th}}{S}} \cdot \left(1 - e^{-\frac{v_{DS}}{V_T}}\right)$$

- **Variablen & Einheiten:**
  - $\zeta > 1$ (oft auch $n = 1 + C'_D/C'_{ox}$): Unterschwell-Idealitätsfaktor (Subthreshold Slope Factor)
  - C'_D: Flächenbezogene Sperrschichtkapazität (Depletion Capacitance) unter dem Gate
  - $S = \zeta V_T \ln(10) \approx 80\,\text{mV/Dekade}$: Subthreshold Swing (Spannungsänderung Δv_{GS}, die nötig ist, um den Unterschwellstrom um den Faktor 10 zu ändern; theoretisches physikalisches Limit bei 300 K für $\zeta = 1$ ist $V_T \ln(10) \approx 60\,\text{mV/Dekade}$).
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Für $v_{GS} < V_{th}$ schaltet der Transistor nicht schlagartig auf 0 A ab, sondern leitet einen kleinen exponentiellen Diffusionsstrom (wichtig für Leckströme in Digitalschaltungen und Ultra-Low-Power-Analogschaltungen).

Latch-up-Effekt (`Chapter 01` Slide 42)

$$\text{Zündbedingung des parasitären Thyristors (npn + pnp):} \quad \beta_{\text{npn}} \cdot \beta_{\text{pnp}} > 1$$

- **Entstehung & Gegenmaßnahmen (beliebte Theoriefrage!):**
  - *Ursache:* Spannungsspitzen auf V_{DD}/V_{SS} führen zu Strömen über den Wannenwiderstand R_W bzw. Substratwiderstand R_S, wodurch die Basis-Emitter-Dioden der parasitären lateralen/vertikalen Bipolartransistoren leitend werden (Mitkopplung / Kurzschluss zwischen V_{DD} und V_{SS}).
  - *Prozess-Gegenmaßnahmen:* Stark dotierte vergrabene Schichten (Buried Layer $\rightarrow R_S \downarrow, R_W \downarrow$), Oxidgräben (Oxide Trenches / Trench Isolation $\rightarrow$ kein Thyristor möglich).
  - *Layout-/Schaltungs-Gegenmaßnahmen:* Großer Abstand zwischen NMOS und PMOS ($\rightarrow \beta \downarrow$), **Guard Rings** (viele Substrat-/Wannenkontakte zur niederohmigen Stabilisierung des Potentials).

2.5 1.5 Parasitäre Kapazitäten des MOS-Transistors

Physikalische Grundkapazitäten (Geometrische Berechnung, `Chapter 01` Slide 46)

$$C_{ox} = C'_{ox} \cdot W \cdot L, \qquad C_D \approx \sqrt{\frac{q\varepsilon_{\text{Si}} N_{\text{sub}}}{4\Phi_F}} \cdot W \cdot L$$

$$C_{GS\text{ov}} = C_{GS0} \cdot W, \qquad C_{GD\text{ov}} = C_{GD0} \cdot W, \qquad C_{GB\text{ov}} = 2 \cdot C_{GB0} \cdot L$$

$$C_{DB} = C_J \cdot A_D + C_{JSW} \cdot P_D, \qquad C_{SB} = C_J \cdot A_S + C_{JSW} \cdot P_S$$

- **Variablen & Einheiten:**
  - $C_{GS\text{ov}}, C_{GD\text{ov}}$: Überlappkapazitäten (Overlap Capacitances) durch Unterdiffusion ΔL von Source/Drain unter das Gate, proportional zur Kanalweite W! (C_{GS0}, C_{GD0} in fF/μm bzw. pF/m, z. B. $C_{GD\text{ov}0} = 400\,\text{pF/m} = 0.4\,\text{fF}/\mu\text{m}$ in `Ex5` Slide 28)
  - $C_{GB\text{ov}}$: Überlappkapazität des Polysilizium-Gates über dem Feldoxid an beiden Seiten des Kanals, proportional zu L
  - C_D: Verarmungskapazität (Depletion Layer Capacitance) zwischen Kanal und Substrat
  - C_{DB}, C_{SB}: Sperrschichtkapazitäten (Junction Capacitances) der Drain-Bulk- und Source-Bulk-Dioden
  - C_J: Flächenbezogene Boden-Sperrschichtkapazität in fF/μm^2, mit Diffusionsfläche $A_D = W \cdot L_{D,\text{diff}}$ bzw. $A_S = W \cdot L_{S,\text{diff}}$
  - C_{JSW}: Längenbezogene Seitenwand-Sperrschichtkapazität (Sidewall Capacitance) in fF/μm, mit Umfang P_D, P_S

Arbeitspunktabhängigkeit der Klemmenkapazitäten (`Chapter 01` Slides 49–53 & `Ex2` Task 1)

Kapazität	**Sperrbereich (Subthreshold / Cutoff) $v_{GS} <$ V_{th}**	**Widerstandsbereich (Linear Region) $v_{GS} >$ $V_{th}, v_{DS} < v_{GS} - V_{th}$**	**Sättigungsbereich (Saturation Region) $v_{GS} >$ $V_{th}, v_{DS} \geq v_{GS} - V_{th}$**	**Skalierung (in Sättigung)**
C_{GS}	$\approx C_{GS\text{ov}}$	$\approx \frac{1}{2}C_{ox} + C_{GS\text{ov}} = 0.5\,C_{ox} + C_{GS\text{ov}}$	$\approx \frac{2}{3}C_{ox} + C_{GS\text{ov}} \approx 0.6\,C_{ox} +$ $C_{GS\text{ov}}$ *(Folien: 60% C_{ox} bzw. $0.5 \ldots 0.75\,C_{ox}$)*	$\propto W \cdot L$ (dominiert!)
C_{GD}	$\approx C_{GD\text{ov}}$	$\approx \frac{1}{2}C_{ox} + C_{GD\text{ov}} = 0.5\,C_{ox} + C_{GD\text{ov}}$	$\approx C_{GD\text{ov}} =$ $C_{GD0} \cdot W$ ($\approx$ 0 ohne Overlap)	$\propto W$ (ca. 100× kleiner als C_{GS})
C_{GB}	$\approx \frac{C_{ox}C_D}{C_{ox}+C_D} + C_{GB\text{ov}}$	$\approx C_{GB\text{ov}} \approx 0$ *(Kanal schirmt Gate vom Bulk ab)*	$\approx C_{GB\text{ov}} \approx 0$	$\propto L$ (vernachlässigbar)
C_{SB}, C_{DB}	$C_J A_{S,D} + C_{JSW} P_{S,D}$	$C_J A_{S,D} + C_{JSW} P_{S,D}$	$C_J A_{S,D} + C_{JSW} P_{S,D}$	$\propto W$ (min. 10× kleiner als C_{GS})

- **Spezifischer Anwendungsfall & Klausur-Hinweise (`Ex2` Task 1.1 & 1.2, `Ex5` Task 3.2):**
  - **Warum unterscheiden sich C_{GS} und C_{GD} in Linear- vs. Sättigungsbereich (`Ex2` Task 1.2)?**
    - *Im linearen Bereich* ist der Inversionskanal symmetrisch und durchgehend zwischen Source und Drain ausgebildet; daher teilt sich C_{ox} gleichmäßig je zur Hälfte ($0.5\,C_{ox}$) auf Source und Drain auf.
    - *Im Sättigungsbereich* ist der Kanal am Drain abgeschnürt (Pinch-off); das Drain-Gebiet ist vom Kanal abgekoppelt ($C_{GD} \approx C_{GD\text{ov}}$), und die gesamte Kanal-Gate-Kapazität wird der Source zugeschlagen ($\frac{2}{3}C_{ox} \approx 0.6\,C_{ox}$).
  - **Klausur-Zahlenregel (`Ex2` Slide 2):** Wenn in einer Rechenaufgabe die Overlap-Kapazitäten vernachlässigt werden sollen, gilt in Sättigung in dieser Vorlesung exakt: $C_{GS} = 0.6 \cdot C_{ox} = 0.6 \cdot C'_{ox}WL$ und $C_{GD} = 0$! Ist hingegen $C_{GD\text{ov}0}$ gegeben (`Ex5` Slide 28), gilt in Sättigung $C_{GD} = C_{GD\mathbf{ov}0} \cdot W$!
  - **Größenordnungs-Hierarchie in Sättigung (`Introduction` Slide 40, `Chapter 01` Slide 53):**

$$C_{GD} \lesssim C_{DB}, C_{SB} \ll C_{GS}$$

2.6 1.6 Kurzkanaleffekte (Short-Channel Effects)

1. Drain-Induced Barrier Lowering (DIBL) & Verarmung durch SB/DB-Dioden (`Chapter 01` Slide 56)

$$L \downarrow \implies V_{th} \downarrow \qquad \text{und} \qquad v_{DS} \uparrow \implies V_{th} \downarrow \qquad \implies V_{th} = f(L, v_{SB}, v_{DS})$$

- **Physikalische Erklärung:** Bei kurzen Kanälen tragen die Raumladungszonen der Source-Bulk- und Drain-Bulk-pn-Übergänge bereits signifikant zur Verarmung des Kanalgebiets unter dem Gate bei, sodass das Gate weniger Ladung verarmen muss (V_{th} sinkt mit kleinerem L). Bei hoher Drain-Spannung v_{DS} weitet sich die Drain-Raumladungszone aus und senkt die Potentialbarriere an der Source ab (**DIBL**).

2. Beweglichkeitsdegradation durch das vertikale Feld (Mobility Degradation, `Chapter 01` Slide 58)

$$\mu_{\text{eff}} = \frac{\mu_0}{1 + \theta(v_{GS} - V_{th})}$$

$$i_{D,\text{sat}} = \frac{1}{2}\frac{\mu_0 C'_{ox}}{1 + \theta(v_{GS} - V_{th})}\frac{W}{L}(v_{GS} - V_{th})^2 \xrightarrow{\theta(v_{GS}-V_{th}) \ll 1} \frac{1}{2}\beta_0\frac{W}{L}\left[(v_{GS} - V_{th})^2 - \theta(v_{GS} - V_{th})^3\right]$$

- **Variablen & Einheiten:**
  - μ_0: Niederfeld-Beweglichkeit in $\text{cm}^2/(\text{V} \cdot \text{s})$

  - θ: Empirischer Degradationskoeffizient des vertikalen Feldes in V^{-1}

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Ein hohes vertikales elektrisches Feld (großes v_{GS}) presst die Ladungsträger dichter an die Si/SiO_2-Grenzfläche $\rightarrow$ erhöhte Oberflächenstreuung $\rightarrow \mu_{\text{eff}}$ sinkt.
  - Durch den kubischen Term $-\theta(v_{GS} - V_{th})^3$ entstehen bei Aussteuerung **Harmonische 3. Ordnung (nichtlineare Verzerrungen / Harmonic Distortion)**!

3. Geschwindigkeitssättigung durch das laterale Feld (Velocity Saturation, `Chapter 01` Slide 60)

$$\text{Bei hohem lateralem Feld } E \gtrsim 1\,\mathrm{V}/\mu\mathrm{m}: \quad |v_{\text{drift}}| \rightarrow v_{\text{sat}} \approx 10^7\,\mathrm{cm/s} = 10^5\,\mathrm{m/s} = \text{konstant}$$

$$i_{D,\text{sat,short}} = v_{\text{sat}} \cdot W \cdot C'_{ox} \cdot (v_{GS} - V_{th})$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Im Kurzkanaltransistor mit Geschwindigkeitssättigung steigt der Drainstrom i_D **nur noch linear** (statt quadratisch!) mit $(v_{GS} - V_{th})$ an, ist **unabhängig von der Kanallänge** L, und die Steilheit $g_m = \frac{\partial i_D}{\partial v_{GS}} = v_{\text{sat}} W C'_{ox}$ wird konstant und kleiner als nach dem Quadratgesetz. Bovendien tritt Sättigung bereits bei $V_{DS,\text{vsat}} < v_{GS} - V_{th}$ ein.

2.7 1.7 Passive integrierte Bauelemente & Interconnects

Integrierter Schichtwiderstand (Sheet Resistance / Square Resistance, `Chapter 01` Slides 69–70)

$$R = \rho \cdot \frac{l}{A} = \rho \cdot \frac{l}{w \cdot t} = \frac{\rho}{t} \cdot \frac{l}{w} = \rho_{\square} \cdot \frac{l}{w} = \rho_{\square} \cdot (\#\text{squares})$$

Mit 90°-Ecken (Corners) einer mäanderförmigen Widerstandsbahn: $R = \rho_{\square} \cdot (\#\text{squares} + 0.5 \cdot \#\text{corners})$

- **Variablen & Einheiten:**
  - ρ: Spezifischer elektrischer Widerstand des Materials in $\Omega \cdot \mathrm{m}$
  - t: Schichtdicke in m, w: Bahnbreite, l: Bahnlänge
  - $\rho_{\square} = \frac{\rho}{t}$ (oft auch $R_{\square}$): Flächenwiderstand / Quadratwiderstand (Sheet Resistance) in $\Omega/\square$ (Ohm pro Quadrat; typisch für Polysilizium mit Silizid: $\approx 8\,\Omega/\square$, Metall 1–6: $\approx 70\,\mathrm{m}\Omega/\square$, Metall 7–8: $\approx 27\,\mathrm{m}\Omega/\square$, Via: $\approx 0.6 \ldots 1.2\,\Omega$/Via, Kontakt: $\approx 10\,\Omega$/Kontakt)
  - $\#\text{squares} = l/w$: Anzahl der Quadrate der Widerstandsbahn
  - #corners: Anzahl der 90°-Eckquadrate (jedes Eckquadrat zählt wegen der Stromlinienzusammendrängung am Innenrand nur als 0.5 **Quadrate**!).

---

3 Kapitel 2: Arbeitspunkt (DC) & Kleinsignalanalyse (AC)

3.1 2.1 Linearisierung (Taylor-Approximation) & Superpositionsprinzip

Zweischnitt-Verfahren zur Analyse nichtlinearer Schaltungen (`Chapter 02` Slides 8–19)

> *Da der MOS-Transistor eine nichtlineare Kennlinie $i_D = f(v_{GS}, v_{DS}, v_{BS})$ besitzt, gilt das Superpositionsprinzip im Großsignalbereich **nicht**. Man zerlegt jede Gesamtgröße in einen zeitlich konstanten **Großsignal-Arbeitspunktanteil (DC / Bias Point, Großbuchstaben mit Groß-Index, z. B.** V_{GS}, I_D**)** und einen zeitabhängigen **Kleinsignalanteil (AC, Kleinbuchstaben mit Klein-Index, z. B.** v_{gs}, i_d**):***

$$v_{GS}(t) = V_{GS} + v_{gs}(t), \qquad v_{DS}(t) = V_{DS} + v_{ds}(t), \qquad v_{BS}(t) = V_{BS} + v_{bs}(t), \qquad i_D(t) = I_D + i_d(t)$$

1. **Schritt 1 – Großsignalanalyse (DC-Arbeitspunkt / Operating Point BP):**
   - Alle Kleinsignal-Wechselquellen (AC) auf Null setzen!

- Kondensatoren sind im DC-Ersatzschaltbild **Leerläufe (Open Circuits)**, Induktivitäten sind **Kurzschlüsse (Short Circuits)**.
- Arbeitspunktgrößen $I_D, V_{GS}, V_{DS}, V_{SB}$ mit den nichtlinearen Großsignalgleichungen berechnen und prüfen, in welcher Betriebsregion (meist Sättigung: $V_{DS} \geq V_{GS} - V_{th}$) die Transistoren arbeiten.

2. **Schritt 2 – Kleinsignalanalyse (AC-Linearisierung um den Arbeitspunkt BP):**
   - **Taylor-Entwicklung 1. Ordnung für den Kleinsignal-Drainstrom i_d:**

$$i_d = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{BP} v_{gs} + \left.\frac{\partial i_D}{\partial v_{DS}}\right|_{BP} v_{ds} + \left.\frac{\partial i_D}{\partial v_{BS}}\right|_{BP} v_{bs} = g_m v_{gs} + g_{ds} v_{ds} + g_{mb} v_{bs}$$

   - **Goldene Regeln für DC-Quellen im Kleinsignal-Ersatzschaltbild (`Chapter 02` Slide 15):**
     - **Ideale DC-Spannungsquellen** ($V_{DD}, V_{SS}, V_{\text{bias}} = \text{konst.}$) haben $\frac{\partial V_{\text{const}}}{\partial t} = 0 \implies R_{\text{eq}} = 0\,\Omega \implies$ **Kurzschluss nach Kleinsignal-Masse (Virtual / Small-Signal GND)!**
     - **Ideale DC-Stromquellen** ($I_{SS}, I_{\text{REF}} = \text{konst.}$) haben $\frac{\partial I_{\text{const}}}{\partial t} = 0 \implies R_{\text{eq}} = \infty\,\Omega \implies$ **Leerlauf (Zweig auftrennen / Open Circuit)!**
   - Im linearisierten Kleinsignal-Ersatzschaltbild gilt das **Superpositionsprinzip** uneingeschränkt!

3.2 2.2 Kleinsignalparameter des MOS-Transistors (Sättigung & Linearbereich)

1. Kleinsignalparameter im Sättigungsbereich ($V_{GS} > V_{th}, V_{DS} \geq V_{GS} - V_{th}$)

Steilheit / Transkonduktanz g_m (Alle 3 äquivalenten Hauptformeln – extrem klausurrelevant!)

$$g_m = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{BP} = \beta_0 \frac{W}{L}(V_{GS} - V_{th})(1 + \lambda V_{DS}) \approx \beta_0 \frac{W}{L}(V_{GS} - V_{th}) = \beta(V_{GS} - V_{th})$$

$$\boxed{g_m = \beta_0 \frac{W}{L}(V_{GS} - V_{th}) = \sqrt{2\beta_0 \frac{W}{L} I_D} = \frac{2I_D}{V_{GS} - V_{th}} = \frac{2I_D}{V_{GSeff}}}$$

- **Variablen & Einheiten:**
  - g_m: Kleinsignal-Steilheit (Gate-Transconductance) in $\text{S} = \frac{\text{A}}{\text{V}}$ (meist in $\frac{\mu\text{A}}{\text{V}} = \mu\text{S}$ oder $\frac{\text{mA}}{\text{V}} = \text{mS}$)
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - **Wann nutzt man welche der 3 Formeln in der Klausur?**
    1. $g_m = \beta_0 \frac{W}{L}(V_{GS} - V_{th})$: Wenn Geometrie W/L und Eingangsspannung V_{GS} gegeben sind (bei festem V_{GS} gilt $g_m \propto \frac{W}{L}$).
    2. $g_m = \sqrt{2\beta_0 \frac{W}{L} I_D}$: Wenn Geometrie W/L und Ruhestrom I_D (z. B. durch Stromquelle eingeprägt) gegeben sind (bei festem I_D gilt $g_m \propto \sqrt{\frac{W}{L}}$ und bei festem W/L gilt $g_m \propto \sqrt{I_D}$).
    3. $g_m = \frac{2I_D}{V_{GSeff}}$: Wenn Ruhestrom I_D und Overdrive-Spannung V_{GSeff} vorgegeben sind (wie in `Ex6` und `Ex7`!). Zeigt direkt: Für maximale Steilheit pro Stromeinsatz (g_m/I_D-Effizienz) muss V_{GSeff} klein gewählt werden!
  - Mit Berücksichtigung von λ gilt exakt: $g_m = \sqrt{2\beta_0 \frac{W}{L} I_D (1 + \lambda V_{DS})}$.

Ausgangsleitwert g_{ds} und Kleinsignal-Ausgangswiderstand r_{ds} (Output Conductance & Resistance)

$$g_{ds} = \frac{1}{r_{ds}} = \left.\frac{\partial i_D}{\partial v_{DS}}\right|_{BP} = \lambda \frac{\beta_0}{2} \frac{W}{L}(V_{GS} - V_{th})^2 = \frac{\lambda I_D}{1 + \lambda V_{DS}} \approx \lambda I_D$$

$$\boxed{r_{ds} = \frac{1}{g_{ds}} = \frac{1 + \lambda V_{DS}}{\lambda I_D} \approx \frac{1}{\lambda I_D}}$$

- **Variablen & Einheiten:**
  - g_{ds}: Kleinsignal-Ausgangsleitwert in μS (typischer Richtwert: $g_{ds} < 0.01 \ldots 0.1\, g_m$)

  - r_{ds} (in `Ex4-2` auch r_O genannt): Kleinsignal-Ausgangswiderstand (Drain-Source-Widerstand) in kΩ bzw. MΩ

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Für $\lambda = 0$ (keine Kanallängenmodulation) gilt $g_{ds} = 0\,\text{S}$ und $r_{ds} \to \infty\,\Omega$.
  - r_{ds} ist umgekehrt proportional zum Ruhestrom I_D ($I_D \uparrow \implies r_{ds} \downarrow$) und proportional zur Kanallänge L ($\lambda \propto 1/L \implies r_{ds} \propto L/I_D$).

Substratsteilheit / Bulk-Transkonduktanz g_{mb} (Back-Gate Transconductance)

$$g_{mb} = \left.\frac{\partial i_D}{\partial v_{BS}}\right|_{BP} = \frac{\partial i_D}{\partial V_{th}} \cdot \left.\frac{\partial V_{th}}{\partial v_{BS}}\right|_{BP} = (-g_m) \cdot \left(-\left.\frac{\partial V_{th}}{\partial v_{SB}}\right|_{BP}\right) = g_m \cdot \frac{\gamma}{2\sqrt{2\Phi_F + V_{SB}}} = \eta \cdot g_m$$

$$\boxed{\eta = \frac{g_{mb}}{g_m} = \frac{\gamma}{2\sqrt{2\Phi_F + V_{SB}}} \approx 0.1 \ldots 0.25}$$

- **Variablen & Einheiten:**
  - g_{mb}: Kleinsignal-Substratsteilheit in μS bzw. mS
  - η: Verhältnis von Substratsteilheit zu Gate-Steilheit (dimensionslos, Faustformel in den Folien: $g_{mb} \approx 0.1 \ldots 0.2\, g_m$, also $g_m \approx 5 \ldots 10\, g_{mb}$)
  - $v_{bs} = -v_{sb}$: Kleinsignal-Bulk-Source-Spannung in V

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Da das Bulk-Terminal normalerweise auf einem festen DC-Potential (V_{SS} oder V_{DD}, also Kleinsignal-Masse $v_b = 0\,\text{V}$) liegt, gilt immer:
    $$v_{bs} = v_b - v_s = 0 - v_s = -v_s$$
  - **Merksatz:** Die Stromquelle $g_{mb}v_{bs}$ ist **nur dann aktiv** ($v_{bs} \neq 0$), wenn das **Source-Potential des Transistors im Kleinsignalbild nicht auf Masse liegt** ($v_s \neq 0$, z. B. beim Source-Folger, Common-Gate-Verstärker, Kaskode-Transistor oder NMOS-Diodenlast) **oder** wenn das Signal direkt in den Bulk-Anschluss eingespeist wird (`Ex4-2` Slide 2)! Liegt die Source auf AC-Masse ($v_s = 0$) und Bulk auf AC-Masse ($v_b = 0$), ist $v_{bs} = 0$ und die Quelle $g_{mb}v_{bs}$ entfällt komplett!

---

2. Kleinsignalparameter im Linearen Bereich ($V_{GS} > V_{th}, V_{DS} < V_{GS} - V_{th}$, `Chapter 02` Slide 28)

$$g_{m,\text{lin}} = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{BP} = \beta_0 \frac{W}{L} V_{DS}$$

$$g_{ds,\text{lin}} = \left.\frac{\partial i_D}{\partial v_{DS}}\right|_{BP} = \beta_0 \frac{W}{L}(V_{GS} - V_{th} - V_{DS}) \xrightarrow{V_{DS} \ll V_{GS} - V_{th}} \beta_0 \frac{W}{L}(V_{GS} - V_{th})$$

- **Hinweis zu `Chapter 02` Slide 28:** Auf Folie 28 steht für $g_{ds,\text{lin}}$ durch einen Tippfehler ($V_{GS} - V_{th} - V_{DS}/2$), die korrekte Ableitung von $\beta[(v_{GS} - V_{th})v_{DS} - \frac{1}{2}v_{DS}^2]$ nach v_{DS} ergibt $\beta(V_{GS} - V_{th} - V_{DS})$. Für sehr kleine $V_{DS} \to 0$ gehen beide Ausdrücke in den Kanal-Einschaltleitwert $g_{ds,\text{lin}} = \beta_0 \frac{W}{L}(V_{GS} - V_{th})$ über.
- **Klausur-Hinweis:** Im linearen Bereich ist g_m sehr klein (da V_{DS} klein ist) und g_{ds} sehr groß (r_{ds} sehr klein) – deshalb bricht die Spannungsverstärkung eines Verstärkers sofort ein, sobald ein Transistor aus der Sättigung in den linearen Bereich gerät!

3.3 2.3 Kleinsignal-Ersatzschaltbilder (ohne & mit Kapazitäten)

Vollständiges Kleinsignal-Knotengleichungssystem des MOSFETs

$$\text{Drainstrom (statisch/niederfrequent):} \quad i_d = g_m v_{gs} + g_{mb} v_{bs} + g_{ds} v_{ds} = g_m v_{gs} + g_{mb} v_{bs} + \frac{v_{ds}}{r_{ds}}$$

$$\text{Gate- und Bulk-Strom (statisch):} \quad i_g = 0, \qquad i_b = 0, \qquad i_s = -i_d$$

Vereinfachung des kapazitiven Kleinsignalmodells für $v_{SB} = 0\,\mathrm{V}$ (`Chapter 02` Slides 25–26 & `Ex2` Task 2.1)

Wenn Source und Bulk beide auf Kleinsignal-Masse liegen ($S = B = \mathrm{GND} \implies v_{sb} = 0\,\mathrm{V}, v_{bs} = 0\,\mathrm{V}$):

1. Die gesteuerte Stromquelle $g_{mb}v_{bs} = 0$ **fällt weg**.
2. Die Kapazität C_{SB} ist beidseitig mit GND verbunden (überbrückt) und **fällt weg**.
3. Die Kapazitäten C_{GS} und C_{GB} liegen parallel zwischen Gate und GND und fassen sich zusammen zu:

$$C'_{GS} = C_{GS} + C_{GB} \approx C_{GS}$$

4. Zwischen Gate und Drain verbleibt C_{GD}, und parallel zu r_{ds} (zwischen Drain und GND) verbleibt C_{DB}.

3.4 2.4 Zweitor-Analyse (Y-Parameter-Methode)

Systematische Verstärkungsberechnung in 2 Schritten (`Chapter 03` Slides 7–9, `Chapter 04` Slide 9, `Ex2`, `Ex4`, `Ex5`)

Jede lineare Kleinsignalschaltung lässt sich als Zweitor (Black Box) durch ihre Admittanzgleichungen beschreiben:

$$i_{in} = y_{11}v_{in} + y_{12}v_{out}, \qquad i_{out} = y_{21}v_{in} + y_{22}v_{out}$$

Für einen unbelasteten Ausgang ($i_{out} = 0$) folgt unmittelbar $0 = y_{21}v_{in} + y_{22}v_{out}$, und damit das universelle Rezept dieser Vorlesung:

1. **Schritt 1 – Kurzschluss-Transkonduktanz G_m (y_{21}) bestimmen:** Ausgang für Kleinsignale kurzschließen ($v_{out} = 0\,\mathrm{V}$) und das Verhältnis von Ausgangs-Kurzschlussstrom i_{out} (aus dem Knoten in den Kurzschluss nach GND fließend) zu Eingangsspannung v_{in} berechnen:

$$G_m = y_{21} = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0\,\mathrm{V}}$$

   (Hinweis: Durch $v_{out} = 0$ V sind alle Widerstände, die direkt vom Ausgang nach GND gehen, überbrückt und stromlos!)

2. **Schritt 2 – Kleinsignal-Ausgangswiderstand r_{out} ($1/y_{22}$) bestimmen:** Eingang für Kleinsignale auf Null setzen ($v_{in} = 0\,\mathrm{V}$), am Ausgang eine Prüfquelle v_{out} (bzw. v_x) anschließen und den hineinfließenden Strom i_{out} (bzw. i_x) bestimmen:

$$g_{out} = y_{22} = \left.\frac{i_{out}}{v_{out}}\right|_{v_{in}=0\,\mathrm{V}} \quad \Longleftrightarrow \quad r_{out} = \frac{1}{y_{22}} = \left.\frac{v_{out}}{i_{out}}\right|_{v_{in}=0\,\mathrm{V}}$$

3. **Schritt 3 – Kleinsignal-Spannungsverstärkung A_v berechnen:**

$$\boxed{A_v = \frac{v_{out}}{v_{in}} = -\frac{y_{21}}{y_{22}} = -\frac{G_m}{g_{out}} = -G_m \cdot r_{out}}$$

3.5 2.5 Fundamentale Ein-/Ausgangsimpedanzen am Einzeltransistor & MOS-Diode

Schaltungstopologie / Blickrichtung	**Exakte Formel**	**Näherung ($g_m r_{ds} \gg 1$)**	**Klausur-Hinweis & Referenz**
1. Blick in das Gate (statisch / NF)	$r_{in,G} = \infty\,\Omega$	$\infty\,\Omega$	Isolierendes Gate-Oxid ($i_g = 0$). Bei HF: $z_{in,G} = \frac{1}{sC_{in}}$.

Schaltungstopologie / Blickrichtung	**Exakte Formel**	**Näherung ($g_m r_{ds} \gg 1$)**	**Klausur-Hinweis & Referenz**
2. Blick in den Drain bei festem V_{GS} ($v_{gs} = v_{bs} = 0$)	$r_{out,D} = r_{ds} = \frac{1}{g_{ds}}$	$\frac{1}{\lambda I_D}$	Ideale Stromquelle mit Innenwiderstand r_{ds} (`Chapter 03` Slide 16).
3. MOS-Diode (Gate mit Drain verbunden) ohne Body-Effekt ($V_{SB} = 0$)	$r_{out} = \frac{1}{g_m + g_{ds}} = \frac{1}{g_m} \parallel r_{ds}$	$\approx \frac{1}{g_m}$	Da $v_{gs} = v_{ds} = v_x \implies i_x = (g_m + g_{ds})v_x$ (`Chapter 04` Slide 15, `Ex4-2` Slide 5).
4. MOS-Diode (oder Blick in Source) mit Body-Effekt ($V_{SB} \neq 0$)	$r_{out} = \frac{1}{g_m + g_{mb} + g_{ds}} = \frac{1}{g_m} \parallel \frac{1}{g_{mb}} \parallel r_{ds}$	$\approx \frac{1}{g_m + g_{mb}} = \frac{1}{(1+\eta)g_m}$	Wenn Source der Prüfknoten ist ($v_{gs} = v_{bs} = -v_x$, `Chapter 04` Slide 21, `Ex4-2` Slide 8).
5. Blick in die Source bei geerdetem Gate und $\lambda = 0$ (`Ex4-2` Slide 10)	$R_X = \frac{1}{g_m + g_{mb}}$	$\approx \frac{1}{g_m}$ (für $\gamma = 0$)	Unabhängig von einer Last Z_L am Drain, solange $\lambda = 0$ ($r_{ds} \to \infty$)!
6. Blick in die Source mit Lastwiderstand R am Drain und $\lambda > 0$ (`Chapter 04` Slide 63)	$r_{in,S} = \frac{R + r_{ds}}{1 + (g_m + g_{mb})r_{ds}}$	$\approx \frac{R + r_{ds}}{g_m r_{ds}} = \frac{R}{g_m r_{ds}} + \frac{1}{g_m}$	Widerstand $R + r_{ds}$ wird durch die Eigenverstärkung $g_m r_{ds}$ heruntergeteilt!
7. Blick in den Drain mit Widerstand R in der Source (`Chapter 03` Slide 37, `Chapter 04` Slide 61)	$r_{out,D} = r_{ds} + \big[1 + (g_m + g_{mb})r_{ds}\big]R$	$\approx r_{ds} + g_m r_{ds} R \approx g_m r_{ds} R$	Grundlage für Widlar-Stromquelle und Kaskode (R wird mit $g_m r_{ds}$ hochmultipliziert!).

4 Kapitel 3: Biasing, Stromquellen & Stromspiegel (Current Sources & Mirrors)

4.1 3.1 Großsignal- vs. Kleinsignalwiderstand & Intrinsische Verstärkung

Großsignalwiderstand R vs. Kleinsignalwiderstand r_{ds} (`Chapter 03` Slides 15–17)

$$R_{\mathrm{DC}} = \frac{1}{G} = \frac{V_{DS}}{I_D} \quad \text{(Sekantensteigung zum Ursprung)}, \qquad r_{ds} = \frac{1}{g_{ds}} = \left(\left. \frac{\partial i_D}{\partial v_{DS}} \right|_{BP} \right)^{-1} \approx \frac{1}{\lambda I_D} \quad \text{(Tangentensteigung im BP)}$$

- **Motivation für Stromquellen als Lastelement (`Chapter 03` Slide 13):**
  - Ein ohmscher Lastwiderstand R in einer Verstärkerstufe erzeugt einen Zielkonflikt: Für hohe Verstärkung $|A_v| = g_m R$ muss R sehr groß sein; ein großes R verursacht aber einen riesigen DC-Spannungsabfall $I_D R$ (sodass $V_{OUT} = V_{DD} - I_D R$ den Transistor aus der Sättigung drückt) und benötigt enorm viel Chipfläche (`Chapter 04` Slide 13).
  - Ein in Sättigung betriebener MOSFET mit festem V_{GS} besitzt einen **kleinen Großsignalwiderstand $R_{\mathbf{DC}}$** (geringer Spannungsabfall $V_{DS} \geq V_{GSeff}$) und gleichzeitig einen **extrem hohen Kleinsignalwiderstand** r_{ds} (typisch MΩ statt kΩ)!

Intrinsische Verstärkung eines MOS-Transistors (Intrinsic Transistor Gain, `Chapter 03` Slide 14)

$$|A_{\mathrm{intr}}| = g_m r_{ds} = \frac{g_m}{g_{ds}} = \frac{\sqrt{2\beta_0 \frac{W}{L} I_D}}{\lambda I_D} = \sqrt{\frac{2\beta_0 \frac{W}{L}}{\lambda^2 I_D}} = \frac{2}{\lambda (V_{GS} - V_{th})} = \frac{2}{\lambda V_{GSeff}} \propto \frac{2L}{\Delta L (V_{GS} - V_{th})}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - $g_m r_{ds}$ ist die **maximal mögliche Spannungsverstärkung eines einzelnen Transistors** (wird erreicht bei Belastung mit einer idealen Stromquelle $R_L \to \infty$).
  - **Wie erhöht man die intrinsische Verstärkung $g_m r_{ds}$ (`Chapter 03` Slide 14)?**

* Kanallänge L vergrößern ($\lambda \propto 1/L \downarrow \implies g_{ds} \downarrow\downarrow$) und/oder Ruhestrom I_D bzw. V_{GSeff} verringern ($g_m r_{ds} \propto \frac{L}{\sqrt{I_D}}$).
* **Fundamentales Trade-off:** Hohe Verstärkung erfordert **langes** L (kleines λ), hohe Geschwindigkeit / Bandbreite erfordert **kurzes** L (hohes g_m, kleine Kapazitäten $C_{GS} \propto WL$).

4.2 3.2 Arbeitspunkteinstellung (Spannungsteiler & MOS-Dioden-Kette)

1. Biasing über ohmschen Spannungsteiler (`Chapter 03` Slide 18)

$$V_{GS} = \frac{R_2}{R_1+R_2}V_{DD} \implies I_{OUT} = \frac{1}{2}\mu_n C'_{ox}\frac{W}{L}\left(\frac{R_2}{R_1+R_2}V_{DD} - V_{th}\right)^2$$

- **Nachteil (Klausur-Begründung):** I_{OUT} hängt quadratisch von Schwankungen der Versorgungsspannung V_{DD}, den Prozessparametern (μ_n, C'_{ox}, V_{th}) und der Temperatur ($\mu_n(T), V_{th}(T)$) ab. Wird in integrierten Schaltungen daher **nicht** verwendet!

2. Biasing über eine Kette aus N in Reihe geschalteten MOS-Dioden (`Chapter 03` Slides 23–24)

Für N identische, als Diode geschaltete Transistoren in Reihe zwischen V_{DD} und V_{SS} (mit $V_{th1} \approx V_{th2} \approx \cdots \approx V_{th}$):

$$V_{DD} - V_{SS} = \sum_{k=1}^{N} V_{GS,k} = N \cdot V_{GS} \implies V_{GS} = \frac{V_{DD}-V_{SS}}{N}$$

$$V_{GSeff} = V_{GS} - V_{th} = \frac{V_{DD}-V_{SS}-N\cdot V_{th}}{N}, \qquad I_D = \frac{\beta_0}{2}\frac{W}{L}V_{GSeff}^2 = \frac{\beta_0}{2}\frac{W}{L}\left(\frac{V_{DD}-V_{SS}-N\cdot V_{th}}{N}\right)^2$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Da eine MOS-Diode ($V_{DS} = V_{GS}$) für $V_{GS} > V_{th}$ wegen $V_{DS} = V_{GS} > V_{GS} - V_{th}$ **immer automatisch in Sättigung** arbeitet, teilt sich die Versorgungsspannung auf die N Dioden auf.
  - Um den Ruhestrom I_D zu reduzieren, kann man entweder W/L verkleinern ($I_D \propto W/L$) oder die Anzahl N der gestapelten Dioden erhöhen (V_{GSeff} sinkt $\implies$ I_D sinkt quadratisch mit V_{GSeff}^2, z. B. auf Slide 24: Reduktion von V_{GSeff} um Faktor 4 senkt I_D um Faktor 16!).

4.3 3.3 Einfacher Stromspiegel (Basic Current Mirror)

Ideale Stromspiegel-Gleichung (ohne Kanallängenmodulation, $\lambda = 0$, `Chapter 03` Slide 26)

Da der Referenztransistor M_1 (als MOS-Diode geschaltet, $V_{DS1} = V_{GS1}$) und der Ausgangstransistor M_2 dieselbe Gate-Source-Spannung $V_{GS1} = V_{GS2} = V_{GS1,2}$ sehen, gilt bei gleichen Technologieparametern ($\beta_{01} = \beta_{02} = \beta_0$, $V_{th1} = V_{th2} = V_{th}$):

$$I_{\mathrm{REF}} = I_{D1} = \frac{\beta_0}{2}\left(\frac{W}{L}\right)_1 (V_{GS1,2} - V_{th})^2, \qquad I_{\mathrm{OUT}} = I_{D2} = \frac{\beta_0}{2}\left(\frac{W}{L}\right)_2 (V_{GS1,2} - V_{th})^2$$

$$\boxed{\frac{I_{\mathrm{OUT}}}{I_{\mathrm{REF}}} = \frac{(W/L)_2}{(W/L)_1} \xrightarrow{L_1=L_2} \frac{W_2}{W_1}}$$

Reale Stromspiegel-Gleichung & Systematischer Kopierfehler durch Kanallängenmodulation (`Chapter 03` Slides 27–28, `Ex3` Task 1)

Wenn $L_1 = L_2 = L$ (und damit $\lambda_1 = \lambda_2 = \lambda$), aber $V_{DS2} = V_{\mathrm{OUT}} \neq V_{DS1} = V_{GS1,2}$ ist:

$$\frac{I_{\mathrm{OUT}}}{I_{\mathrm{REF}}} = \frac{(W/L)_2}{(W/L)_1}\cdot\frac{1+\lambda V_{DS2}}{1+\lambda V_{DS1}} = \frac{(W/L)_2}{(W/L)_1}\cdot\frac{1+\lambda(V_{GS1,2}+\Delta V_{DS})}{1+\lambda V_{GS1,2}} \qquad \text{mit } \Delta V_{DS} = V_{DS2} - V_{DS1} = V_{\mathrm{OUT}} - V_{GS1,2}$$

$$\boxed{\frac{I_{\text{OUT}}}{I_{\text{REF}}} = \frac{(W/L)_2}{(W/L)_1} \cdot \left(1 + \underbrace{\frac{\lambda \cdot \Delta V_{DS}}{1 + \lambda V_{GS1,2}}}_{\text{relativer Fehler } \varepsilon_{\text{rel}}}\right) \approx \frac{(W/L)_2}{(W/L)_1} \cdot (1 + \lambda \Delta V_{DS})}$$

- **Relativer und absoluter Stromfehler (`Ex3` Slide 5):**

$$\varepsilon_{\text{rel}} = \frac{I_{\text{OUT,real}} - I_{\text{OUT,ideal}}}{I_{\text{OUT,ideal}}} = \frac{\lambda(V_{\text{OUT}} - V_{GS1,2})}{1 + \lambda V_{GS1,2}}, \qquad \Delta I_{\text{OUT}} = \varepsilon_{\text{rel}} \cdot I_{\text{OUT,ideal}}$$

- **Bedingung für exaktes (fehlerfreies) Spiegeln trotz $\lambda > 0$ (`Ex3` Slide 4):**

$$V_{\text{OUT,opt}} = V_{DS2,\text{opt}} = V_{DS1} = V_{GS1,2} \implies \Delta V_{DS} = 0 \implies \frac{I_{\text{OUT}}}{I_{\text{REF}}} = \frac{(W/L)_2}{(W/L)_1} \text{ exakt!}$$

- **Hinweis zur Layout-/Design-Praxis:** In einem Stromspiegel wählt man stets $L_1 = L_2$ und skaliert das Stromverhältnis ausschließlich über die Weiten W_2/W_1 (am besten durch Parallelschaltung von Einheits-Transistoren), da eine Skalierung von L wegen Unterdiffusion ΔL und Kurzkanaleffekten ($\lambda(L), V_{th}(L)$) zu starken Abweichungen führt!

Kleinsignal-Ausgangswiderstand und Ausgangs-Aussteuerbereich (Output Swing, `Chapter 03` Slides 30 & 41, `Ex3` Task 1.c/d)

$$r_{out} = r_{ds2} \approx \frac{1}{\lambda I_{\text{OUT}}}$$

NMOS-Stromsenke (Current Sink): $V_{\text{OUT,min}} = V_{DS2,\text{sat}} = V_{GS1,2} - V_{th,n} = V_{GSeff1,2} = \sqrt{\frac{2I_{\text{REF}}}{\beta_{0n}(W/L)_1}} \leq V_{\text{OUT}} \leq V_{DD}$

PMOS-Stromquelle (Current Source): $0\,\text{V} \leq V_{\text{OUT}} \leq V_{\text{OUT,max}} = V_{DD} - |V_{DS,\text{sat},p}| = V_{DD} - (|V_{GS,p}| - |V_{th,p}|)$

- **Warum sieht man den Referenzzweig (M_1, I_{REF}) nicht im Kleinsignal-Ersatzschaltbild von r_{out} (`Chapter 03` Slide 30, `Ex3` Slide 6)?**
  - Im Referenzzweig fließt nur ein reiner DC-Strom ($I_{\text{REF}} = \text{konst.} \implies i_{\text{ref}} = 0$), und es gibt keine Rückwirkung vom Drain von M_2 auf dessen Gate (bei NF ohne C_{GD}). Daher liegt das gemeinsame Gate von M_1 und M_2 im Kleinsignalbild auf festem Potential ($v_{gs1} = v_{gs2} = 0\,\text{V}$). Die Stromquelle $g_{m2}v_{gs2} = 0$ fällt weg, und am Ausgang bleibt einzig r_{ds2} übrig!

4.4 3.4 Mehrstufige Stromspiegel-Ketten (NMOS/PMOS-Kombination, `Ex3`)

In `Ex3` (Tasks 1 & 2) wird eine vollständige Stromspiegel-Schaltung dimensioniert, bei der ein PMOS-Widerstandstransistor T_R (Gate auf GND!) den Referenzstrom I_{REF} für einen NMOS-Stromspiegel (T_1, T_2) erzeugt, der wiederum einen PMOS-Stromspiegel (T_3, T_4) mit Lastwiderstand R_L nach GND speist:

1. **Dimensionierung des PMOS-Bias-Transistors T_R (Source an V_{DD}, Gate an GND, Drain an Drain/Gate von T_1 auf Potential $V_{GS1,2}$, `Ex3` Slide 3):**
   - Für T_R gilt: $v_{SG,R} = V_{DD} - 0 = V_{DD}$ und $v_{SD,R} = V_{DD} - V_{GS1,2}$.
   - Da Gate auf GND liegt und Drain auf $V_{GS1,2} > 0$, ist $v_{SD,R} = V_{DD} - V_{GS1,2} > V_{DD} - |V_{th,p}|$ (für $V_{GS1,2} > |V_{th,p}|$ wäre T_R im Linearbereich; Achtung: in `Ex3` Slide 3 wird T_R mit der Formel in Abhängigkeit von $V_{DD} - V_{GS1,2} - V_{th,p}$ berechnet, weil in der Schaltskizze auf Slide 3 das Gate von T_R mit seinem eigenen Drain auf $V_{GS1,2}$ verbunden ist – **ALS PMOS-DIODE!**):

$$W_{TR} = \frac{2I_{\text{REF}}L}{\beta_{0p}(V_{DD} - V_{GS1,2} - |V_{th,p}|)^2\left[1 + \lambda_p(V_{DD} - V_{GS1,2})\right]}$$

2. **Dimensionierung des NMOS-Eingangstransistors T_1 ($V_{DS1} = V_{GS1,2}$, `Ex3` Slide 3):**

$$W_{T1} = \frac{2I_{\text{REF}}L}{\beta_{0n}(V_{GS1,2} - V_{th,n})^2(1 + \lambda_n V_{GS1,2})}$$

3. **Optimale Anpassung zwischen NMOS-Spiegel (T_2) und PMOS-Spiegel (T_3, als Diode geschaltet, `Ex3` Slide 11):**
   - Damit T_2 exakt $I_{23} = 2I_{\text{REF}}$ spiegelt, muss $V_{DS2,\text{opt}} = V_{GS1,2}$ sein (für $W_{T2} = 2W_{T1}$).
   - Da der Drain von T_2 mit dem Drain/Gate der PMOS-Diode T_3 verbunden ist, muss die PMOS-Diode T_3 genau die Spannung $|V_{GS3,4}| = V_{SD3} = V_{DD} - V_{DS2,\text{opt}} = V_{DD} - V_{GS1,2}$ abfallen lassen:

$$W_{T3} = \frac{2I_{23}L}{\beta_{0p}(V_{DD} - V_{DS2,\text{opt}} - |V_{th,p}|)^2\big[1 + \lambda_p(V_{DD} - V_{DS2,\text{opt}})\big]}$$

4. **Optimale Anpassung am Ausgangstransistor T_4 und maximaler Lastwiderstand $R_{L,\mathbf{max}}$ (`Ex3` Slides 12–14):**
   - Für exaktes 1:1-Spiegeln ($W_{T4} = W_{T3}$) muss $V_{SD4,\text{opt}} = V_{SD3} = V_{DD} - V_{GS1,2}$ gelten, also $V_{\text{OUT,opt}} = V_{DD} - V_{SD4,\text{opt}} = V_{GS1,2}$:

$$R_{L,\text{opt}} = \frac{V_{\text{OUT,opt}}}{I_{\text{OUT}}} = \frac{V_{DD} - V_{SD4,\text{opt}}}{I_{\text{OUT}}}$$

   - **Maximal erlaubter Lastwiderstand $R_{L,\mathbf{max}}$, damit T_4 in Sättigung bleibt:**

$$V_{\text{OUT,max}} = V_{DD} - V_{SD4,\text{min}} = V_{DD} - (|V_{GS3,4}| - |V_{th,p}|) \implies R_{L,\text{max}} = \frac{V_{\text{OUT,max}}}{I_{\text{OUT}}}$$

4.5 3.5 Widlar-Stromquelle (Source-Degenerierte Stromquelle)

Kleinsignal-Ausgangswiderstand einer Stromquelle mit Source-Widerstand R (`Chapter 03` Slides 36–37)

$$\text{Ohne Body-Effekt:} \quad r_{out} = r_{ds2} + (1 + g_{m2}r_{ds2})R = (1 + g_{m2}R)r_{ds2} + R \approx r_{ds2} + g_{m2}r_{ds2}R \approx g_{m2}r_{ds2}R$$

$$\text{Mit Body-Effekt:} \quad r_{out} = r_{ds2} + \big[1 + (g_{m2} + g_{mb2})r_{ds2}\big]R \approx (g_{m2} + g_{mb2})r_{ds2}R$$

- **Herleitung (kurz & klausurfertig):**
  - Gate von M_2 liegt auf festem DC-Potential ($v_{g2} = 0$). Ein Prüfstrom i_{out} fließt in den Drain und muss unten vollständig durch den Source-Widerstand R nach GND abfließen ($v_{s2} = i_{out}R$).
  - Damit ist $v_{gs2} = 0 - v_{s2} = -i_{out}R$ (negative Rückkopplung!).
  - Über r_{ds2} fließt der Strom $i_{r2} = i_{out} - g_{m2}v_{gs2} = i_{out}(1 + g_{m2}R)$.
  - Maschengleichung am Ausgang: $v_{out} = i_{r2}r_{ds2} + i_{out}R = \big[r_{ds2} + (1 + g_{m2}r_{ds2})R\big]i_{out}$.
- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Durch die lokale Stromgegenkopplung am Source-Widerstand R wird der Ausgangswiderstand um den Faktor $(1 + g_{m2}R)$ erhöht!
  - In `Chapter 03` Slide 36 wird angemerkt: Da über R eine DC-Spannung $I_{\text{OUT}}R$ abfällt, gilt $V_{GS2} = V_{GS1} - I_{\text{OUT}}R \neq V_{GS1}$.

4.6 3.6 Kaskode-Stromspiegel & Kaskode-Stromquelle (Cascode Current Mirror)

Kleinsignal-Ausgangswiderstand der Kaskode-Stromquelle (`Chapter 03` Slides 38–40, `Chapter 04` Slides 34 & 38)

Ersetzt man den Source-Widerstand R der Widlar-Stromquelle durch den Ausgangstransistor M_2 eines Stromspiegels ($R = r_{ds2}$), auf den ein Kaskodetransistor M_3 (Common-Gate-Transistor mit fester Gate-Spannung V_{B3}) gestapelt wird, so gilt:

$$\text{Mit Body-Effekt an } M_3: \quad r_{out} = r_{ds3} + r_{ds2} + (g_{m3} + g_{mb3})r_{ds3}r_{ds2} \approx (g_{m3} + g_{mb3})r_{ds3}r_{ds2} \approx g_{m3}r_{ds3}r_{ds2}$$

$$\text{Ohne Body-Effekt:} \quad r_{out} = r_{ds3} + r_{ds2} + g_{m3}r_{ds3}r_{ds2} \approx g_{m3}r_{ds3}r_{ds2}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**

- Der Ausgangswiderstand des unteren Stromspiegel-Transistors (r_{ds2}) wird durch den Kaskodetransistor M_3 mit dessen intrinsischer Verstärkung ($g_{m3}r_{ds3} \approx 50 \dots 500$) multipliziert und liegt im Bereich von **vielen MΩ bis GΩ**!
- Gleichzeitig hält der Kaskodetransistor M_3 das Drain-Potential $V_Y = V_{DS2}$ des unteren Transistors nahezu konstant auf $V_{B3} - V_{GS3}$, sodass die Kanallängenmodulation von M_2 fast vollständig unterdrückt wird!

Transistor-Dimensionierung im Kaskode-Stromspiegel (`Chapter 03` Slide 39)

Für einen Kaskode-Stromspiegel mit unterem Spiegelpaar (M_1, M_2) und oberem Kaskodepaar (M_4, M_3), wobei M_1 und M_4 im Referenzzweig als gestapelte Dioden verschaltet sind ($V_{B3} = V_{GS1,2} + V_{GS4} = V_{DS2} + V_{GS3}$):

Ziel für perfektes Matching ($V_{DS2} = V_Y \stackrel{!}{=} V_{DS1} = V_X = V_{GS1,2}$): $V_{GS3} \stackrel{!}{=} V_{GS4} \iff V_{GS3,eff} = V_{GS4,eff}$

$$\boxed{\frac{(W/L)_3}{(W/L)_4} = \frac{(W/L)_2}{(W/L)_1} = \frac{I_{\text{OUT}}}{I_{\text{REF}}}}$$

Ausgangs-Aussteuerbereich (Output Voltage Swing) des Kaskode-Stromspiegels (`Chapter 03` Slide 42)

Damit sowohl M_2 als auch M_3 in Sättigung bleiben ($v_{DS3} \geq V_{GS3} - V_{th3} = V_{GS3,eff}$):

1. **Standard-Kaskode-Stromspiegel (mit zwei gestapelten Dioden M_1, M_4 im Referenzzweig):** Da $V_{DS2} = V_{GS1,2} = V_{GS1,2,eff} + V_{th1}$ (um V_{th1} höher als nötig!) festgehalten wird, beträgt die minimale Ausgangsspannung:

$$v_{\text{OUT,min,std}} = V_{DS2} + V_{DS3,\text{sat}} = V_{GS1,2} + V_{GS4} - V_{th3} = V_{GS1,2,eff} + V_{GS4,eff} + V_{th1} \approx 2V_{GSeff} + V_{th}$$

2. **Low-Voltage / High-Swing Kaskode-Stromquelle (optimale Vorspannung $V_{B3} = 2V_{GSeff} + V_{th3}$, `Chapter 04` Slide 42 & `Chapter 06` Slide 19):** Wird das Gate von M_3 extern so vorgespannt, dass M_2 genau an der Sättigungsgrenze $V_{DS2} = V_{GS2,eff}$ arbeitet, sinkt die minimale Ausgangsspannung auf:

$$v_{\text{OUT,min,high-swing}} = V_{DS2,\text{sat}} + V_{DS3,\text{sat}} = V_{GS2,eff} + V_{GS3,eff} = 2V_{GSeff}$$

- **Merksatz (`Chapter 03` Slide 43):** Eine Kaskode-Stromquelle erkauft sich ihren extrem hohen Ausgangswiderstand ($g_m r_{ds}^2$) durch einen **reduzierten Ausgangs-Aussteuerbereich** (Verlust von mindestens einer zusätzlichen Overdrive-Spannung V_{GSeff} bzw. $V_{GSeff} + V_{th}$).

---

5 Kapitel 4: Einstufige Verstärker (Single-Stage Amplifiers)

5.1 4.1 Grundkonfigurationen im Vergleich (CS, CD, CG)

Eigenschaft	**Common-Source (CS) *(Sourceschaltung)***	**Common-Drain (CD) *(Drainschaltung / Source-Folger)***	**Common-Gate (CG) *(Gateschaltung)***
Eingangsklemme	Gate (G)	Gate (G)	Source (S)
Ausgangsklemme	Drain (D)	Source (S)	Drain (D)
Gemeinsamer Anschluss (AC-GND)	Source (S)	Drain (D)	Gate (G)
Spannungsverstärkung A_v	Hoch (invertierend, < 0)	≈ 1 (stets < 1, nicht-invertierend)	Hoch (nicht-invertierend, > 0)
Stromverstärkung A_i	Sehr hoch ($\to \infty$ bei DC)	Sehr hoch ($\to \infty$ bei DC)	≈ 1
Eingangswiderstand r_{in}	Sehr hoch ($\to \infty$ bei DC)	Sehr hoch ($\to \infty$ bei DC)	**Niedrig** ($\approx \frac{1}{g_m + g_{mb}}$ bzw. $\frac{R + r_{ds}}{g_m r_{ds}}$)

Eigenschaft	Common-Source (CS) *(Sourceschaltung)*	Common-Drain (CD) *(Drainschaltung / Source-Folger)*	Common-Gate (CG) *(Gateschaltung)*
Ausgangswiderstand r_{out}	Mittel bis hoch ($\approx R \parallel r_{ds}$)	**Niedrig** ($\approx \frac{1}{g_m+g_{mb}}$)	Hoch bis sehr hoch ($\approx g_m r_{ds} R$)
Phasenverschiebung (NF)	$-180°$ (invertierend)	$0°$ (nicht-invertierend)	$0°$ (nicht-invertierend)
Hauptanwendung	Spannungsverstärker	Spannungsfolger (Voltage Buffer), Pegelwandler (Level Shifter)	Strompuffer (Current Buffer), Kaskodetransistor (Impedanzwandler)

5.2 4.2 Common-Source (CS) Verstärker mit Widerstandslast

1. Großsignalverhalten & Übergangspunkt V_{GSt} (Sättigung ↔ Linearbereich, `Chapter 04` Slides 5–7, `Ex4` Task 1)

$$v_{OUT} = v_{DS} = V_{DD} - R \cdot i_D = V_{DD} - R \cdot \frac{\beta}{2}(v_{IN} - V_{th})^2 \quad \text{(solange } M_1 \text{ in Sättigung)}$$

- **Übergangsspannung V_{GSt} (Eingangsspannung $v_{IN} = V_{GS}$, bei der M_1 exakt an der Grenze zwischen Sättigung und linearem Bereich liegt, d. h. $V_{OUT} = V_{DS} = V_{GSt} - V_{th}$):**

$$V_{GSt} - V_{th} = V_{DD} - R\frac{\beta}{2}(V_{GSt} - V_{th})^2 \quad \Longleftrightarrow \quad \boxed{V_{GSt} = V_{th} - \frac{1}{\beta R} + \sqrt{\left(\frac{1}{\beta R}\right)^2 + \frac{2V_{DD}}{\beta R}}}$$

- **Bereich hoher Verstärkung (Sättigungsbereich von M_1):**

$$V_{th} < V_{IN} < V_{GSt} \quad \Longleftrightarrow \quad V_{GSt} - V_{th} < V_{OUT} < V_{DD}$$

- **Umrechnung zwischen Ausgangs-Aussteuerbereich ($v_{OUT,1} \dots v_{OUT,2}$) und Eingangs-Aussteuerbereich ($v_{IN,1} \dots v_{IN,2}$, `Ex4` Slides 8–10):**

$$v_{IN} = \sqrt{\frac{V_{DD} - v_{OUT}}{\frac{\beta_0}{2}\frac{W}{L}R}} + V_{th}$$

(Hinweis aus `Ex4` Task 1.4/1.5: Da der Verstärker invertierend ist, gehört zum minimalen Ausgangswert $v_{OUT,1} = 0.4\ V$ der maximale Eingangswert $v_{IN,2} = 0.4\ V$ und damit auch die größere Steilheit g_m und größere Kleinsignalverstärkung $|A_v|$!)

2. Kleinsignalparameter & Verstärkung (`Chapter 04` Slides 6, 9–10, `Ex4` Task 1.1–1.2)

$$G_m = g_{m1} = \beta_0 \frac{W}{L}(V_{IN} - V_{th}) = \sqrt{2\beta_0 \frac{W}{L} I_D}, \qquad r_{out} = R \parallel r_{ds1} = \frac{R \cdot r_{ds1}}{R + r_{ds1}}, \qquad r_{in} = \infty\,\Omega$$

$$\boxed{A_v = \frac{v_{out}}{v_{in}} = -G_m r_{out} = -g_{m1}(R \parallel r_{ds1}) \xrightarrow{R \ll r_{ds1}} -g_{m1}R = -\beta(V_{IN} - V_{th})R}$$

- **Maximal mögliche Kleinsignalverstärkung am Übergangspunkt $V_{IN} = V_{GSt}$ (ohne λ, `Chapter 04` Slide 6):**

$$A_{v,\max} = \left.\frac{\partial v_{OUT}}{\partial v_{IN}}\right|_{V_{IN}=V_{GSt}} = -\beta(V_{GSt} - V_{th})R = 1 - \sqrt{1 + 2\beta R V_{DD}}$$

5.3 4.3 CS-Verstärker mit MOS-Diodenlast (PMOS- & NMOS-Diode)

Fall A: NMOS-Eingangstransistor (T_n) mit PMOS-Diodenlast (T_p, kein Body-Effekt, da Source & Bulk an V_{DD}, `Chapter 04` Slides 18–20)

$$G_m = g_{m,n}, \qquad r_{out} = \frac{1}{g_{ds,n} + g_{ds,p} + g_{m,p}} = r_{ds,n} \parallel r_{ds,p} \parallel \frac{1}{g_{m,p}} \approx \frac{1}{g_{m,p}}$$

$$\boxed{A_v = -G_m r_{out} \approx -\frac{g_{m,n}}{g_{m,p}} = -\frac{\sqrt{2I_D\beta_{0n}(W/L)_n}}{\sqrt{2I_D\beta_{0p}(W/L)_p}} = -\sqrt{\frac{\beta_{0n}(W/L)_n}{\beta_{0p}(W/L)_p}} = -\sqrt{\frac{\mu_n(W/L)_n}{\mu_p(W/L)_p}}}$$

- **Großsignal-Übergangspunkt V_{GSt} und Aussteuerbereich (Signal Swing, `Chapter 04` Slide 20):** Aus $I_{Dn} = I_{Dp} \iff \frac{\beta_n}{2}(v_{IN} - V_{th,n})^2 = \frac{\beta_p}{2}(V_{DD} - v_{OUT} - |V_{th,p}|)^2$ folgt die lineare Großsignal-Kennlinie im Sättigungsbereich:

$$v_{OUT} = V_{DD} - |V_{th,p}| - \sqrt{\frac{\beta_n}{\beta_p}}(v_{IN} - V_{th,n}) = V_{DD} - |V_{th,p}| - |A_v|(v_{IN} - V_{th,n})$$

  Am Übergangspunkt $V_{OUT} = V_{GSt} - V_{th,n}$ gilt:

$$V_{GSt} = \frac{V_{DD} - |V_{th,p}|}{1 + \sqrt{\beta_n/\beta_p}} + V_{th,n} = \frac{V_{DD} - |V_{th,p}|}{1 + |A_v|} + V_{th,n}$$

  Ausgangs-Swing: $V_{GSeff,n} = V_{GSt} - V_{th,n} \le v_{OUT} \le V_{DD} - |V_{th,p}|$, Eingangs-Swing: $V_{th,n} \le v_{IN} \le V_{GSt}$

Fall B: NMOS-Eingangstransistor (M_1) mit NMOS-Diodenlast (M_2, MIT Body-Effekt an M_2, `Chapter 04` Slide 21 & `Ex4-2` Slides 11–14)

Da die Source der oberen NMOS-Diode M_2 am Ausgangsknoten v_{OUT} hängt, während ihr Bulk auf GND liegt ($v_{SB2} = v_{OUT} > 0 \implies v_{bs2} = -v_{out}$), wirkt an M_2 der Body-Effekt:

$$G_m = g_{m1}, \qquad r_{out} = \frac{1}{g_{ds1} + g_{ds2} + g_{m2} + g_{mb2}} \approx \frac{1}{g_{m2} + g_{mb2}} = \frac{1}{g_{m2}(1+\eta)}$$

$$\boxed{A_v = -G_m r_{out} \approx -\frac{g_{m1}}{g_{m2} + g_{mb2}} = -\frac{g_{m1}}{g_{m2}} \cdot \frac{1}{1+\eta} = -\sqrt{\frac{(W/L)_1}{(W/L)_2}} \cdot \frac{1}{1+\eta}} \qquad \text{mit } \eta = \frac{g_{mb2}}{g_{m2}}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - **Vorteil der Diodenlast:** Sofern die schwache Spannungsabhängigkeit von $\eta(V_{OUT})$ vernachlässigt wird, ist die Verstärkung A_v **vollständig unabhängig vom Ruhestrom I_D und den Arbeitspunktspannungen** (rein durch Geometrieverhältnisse $\sqrt{(W/L)_1/(W/L)_2}$ bestimmt) und damit extrem linear!
  - **Nachteile der Diodenlast:**
    1. Kleine Verstärkung (wegen der Wurzelabhängigkeit braucht man für $|A_v| = 10$ bereits ein W/L-Verhältnis von $100:1$).
    2. Der Body-Effekt bei gleichartiger Diode (NMOS auf NMOS) reduziert die Verstärkung zusätzlich um den Faktor $\frac{1}{1+\eta}$.
    3. Eingeschränkter maximaler Ausgangshub $v_{OUT,\max} = V_{DD} - V_{th2}$, da die Diode bei $v_{OUT} = V_{DD} - V_{th2}$ sperrt (`Ex4-2` Slide 14).

5.4 4.4 CS-Verstärker mit Stromquellenlast (Current Source Load)

1. CS-Stufe mit idealer Stromquellenlast ($r_{out,\text{load}} = \infty$, `Chapter 04` Slide 23)

$$G_m = g_m, \qquad r_{out} = r_{ds} \parallel \infty = r_{ds}, \qquad A_v = -g_m r_{ds} = -\sqrt{2\beta_0 \frac{W}{L} I_D} \cdot \frac{1}{\lambda I_D} \quad \text{(Intrinsische Verstärkung!)}$$

2. CS-Stufe mit realer Transistor-Stromquellenlast (`Chapter 04` Slides 24–27, `Ex4` Task 2)

Ein Transistor (NMOS oder PMOS) bildet den Verstärkertransistor (Eingang v_{IN} am Gate), der komplementäre Transistor bildet die Stromquellenlast (feste Bias-Spannung V_B am Gate, sodass $v_{gs,\text{load}} = 0\,\text{V}$):

$$G_m = g_{m,\text{in}}, \qquad r_{out} = r_{ds,n} \parallel r_{ds,p} = \frac{1}{g_{ds,n} + g_{ds,p}} = \frac{1}{(\lambda_n + \lambda_p) I_D}$$

$$\boxed{A_v = -G_m r_{out} = -g_{m,\text{in}}(r_{ds,n} \parallel r_{ds,p}) = -\frac{g_{m,\text{in}}}{g_{ds,n} + g_{ds,p}} = -\frac{\sqrt{2\beta_{0,\text{in}}(W/L)_{\text{in}} I_D}}{(\lambda_n + \lambda_p) I_D}}$$

- **Ist NMOS angetrieben (v_{IN} an NMOS, PMOS als Last):** $g_{m,\text{in}} = g_{m,n}$.
- **Ist PMOS angetrieben (v_{IN} an PMOS, NMOS als Last):** $g_{m,\text{in}} = g_{m,p}$.

3. Ausgangs- und Eingangs-Aussteuerbereich (Dynamic Range, `Chapter 04` Slides 26–27, `Ex4` Task 2.2)

Damit **beide** Transistoren in Sättigung bleiben ($v_{DS,n} \geq V_{GSeff,n}$ und $v_{SD,p} = V_{DD} - v_{OUT} \geq |V_{GSeff,p}|$):

$$\boxed{v_{OUT,\text{min}} = V_{GSeff,n} \leq v_{OUT} \leq V_{DD} - |V_{GSeff,p}| = v_{OUT,\text{max}}}$$

$$\Delta v_{OUT,\text{swing}} = v_{OUT,\text{max}} - v_{OUT,\text{min}} = V_{DD} - V_{GSeff,n} - |V_{GSeff,p}|$$

- **Hinweis zum Eingangs-Aussteuerbereich (`Chapter 04` Slide 27 & `Ex4` Task 2.4–2.5):**
  - Da die Verstärkung $|A_v|$ sehr hoch ist, ist der zulässige Eingangs-Spannungsbereich extrem schmal ($\Delta v_{IN} = \frac{\Delta v_{OUT,\text{swing}}}{|A_v|}$) um den exakten DC-Arbeitspunkt $V_{IN} = V_{GSeff,n} + V_{th,n}$ herum!
  - **Wichtige Verständnisfrage aus `Ex4` Task 2.4:** *Warum funktioniert eine reine DC-Arbeitspunktsimulation einer einzelnen CS-Stufe mit Stromquellenlast bei fest eingestellten Gate-Spannungen V_{IN} und V_B in SPICE nicht?*
    - **Antwort:** Weil **zwei Stromquellen gegeneinander arbeiten**! Durch kleinste Rundungsfehler oder Kanallängenmodulation wollen beide Transistoren leicht unterschiedliche Ströme treiben. Der Transistor mit dem größeren Strom zieht das Ausgangspotential v_{OUT} sofort bis fast an seine Versorgungsschiene (V_{DD} oder GND), bis er in den **linearen Bereich** gedrückt wird! Abhilfe in der Praxis und Simulation: **Gegenkopplung (Common-Mode Feedback / CMFB)** um die Stufe schließen (`Ex4` Slide 18)!

5.5 4.5 Komplementärer CMOS-Verstärker (Push-Pull / Inverter-Verstärker, `Ex2` Task 2)

Schaltungstopologie & Funktionsweise (`Ex2` Slides 11–23)

Sowohl das Gate des NMOS (T_N) als auch das Gate des PMOS (T_P) werden gemeinsam vom Eingangssignal v_{IN} angesteuert (bekannt als digitaler CMOS-Inverter, hier im steilen Übergangsbereich bei $V_{IN} = V_{OUT} = V_{DD}/2$ als hochverstärkender analoger **Push-Pull-Verstärker** betrieben!).

- Im Kleinsignal-Ersatzschaltbild wird V_{DD} nach Masse kurzgeschlossen, wodurch **NMOS und PMOS vollständig parallel geschaltet** sind ($v_{gs,n} = v_{gs,p} = v_{in}$ und $v_{ds,n} = v_{ds,p} = v_{out}$):

$$G_m = y_{21} = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0} = g_{m,n} + g_{m,p}, \qquad r_{out} = \frac{1}{y_{22}} = r_{ds,n} \parallel r_{ds,p} = \frac{1}{g_{ds,n} + g_{ds,p}}$$

$$\boxed{A_{\text{inv}} = \frac{v_{out}}{v_{in}} = -G_m r_{out} = -(g_{m,n} + g_{m,p})(r_{ds,n} \parallel r_{ds,p}) = -\frac{g_{m,n} + g_{m,p}}{g_{ds,n} + g_{ds,p}}}$$

Ausgangs-Aussteuerbereich (Output Voltage Swing, `Ex2` Slide 19 & 23)

Damit sowohl T_N als auch T_P gleichzeitig in Sättigung arbeiten:

- Für T_N ($v_{GS,n} = v_{IN}, v_{DS,n} = v_{OUT}$):

$$v_{DS,n} \geq v_{GS,n} - V_{th,n} \quad \Longleftrightarrow \quad v_{OUT} \geq v_{IN} - V_{th,n}$$

- Für T_P ($v_{SG,p} = V_{DD} - v_{IN}, v_{SD,p} = V_{DD} - v_{OUT}$):

$$v_{SD,p} \geq v_{SG,p} - |V_{th,p}| \quad \Longleftrightarrow \quad V_{DD} - v_{OUT} \geq V_{DD} - v_{IN} - |V_{th,p}| \quad \Longleftrightarrow \quad v_{OUT} \leq v_{IN} + |V_{th,p}|$$

- **Gesamter Ausgangs-Aussteuerbereich in Sättigung:**

$$\boxed{v_{IN} - V_{th,n} \leq v_{OUT} \leq v_{IN} + |V_{th,p}|} \qquad \Longrightarrow \Delta v_{OUT,\text{swing}} = V_{th,n} + |V_{th,p}|$$

(Klausur-Hinweis: Da beide Gates mit v_{IN} verbunden sind, ist der Sättigungs-Ausgangsbereich nur $V_{th,n} + |V_{th,p}| \approx 0.4$ V breit, dafür verdoppelt sich aber die Gesamtsteilheit $G_m = g_{m,n} + g_{m,p}$ bei gleichem Querstrom I_D = Current Reuse!)

5.6 4.6 Bulk-gesteuerter CS-Verstärker (Back-Gate Driven CS Stage, `Ex4-2` Slides 2–3)

Wird das Gate eines NMOS-Transistors auf eine feste DC-Vorspannung V_b gelegt ($v_{gs} = 0\,\text{V}$), die Source geerdet ($v_s = 0\,\text{V}$) und das Eingangssignal v_{in} in den **Bulk-Anschluss (Back-Gate)** eingespeist ($v_{bs} = v_{in}$):

$$i_d = g_{mb} v_{bs} + g_{ds} v_{ds} = g_{mb} v_{in} + \frac{v_{out}}{r_{ds}} \implies G_m = g_{mb}, \qquad r_{out} = R_D \parallel r_{ds}$$

$$\boxed{A_v = \frac{v_{out}}{v_{in}} = -g_{mb}(R_D \parallel r_{ds}) \xrightarrow{\lambda=0} -g_{mb} R_D}$$

5.7 4.7 CS-Verstärker mit Kaskode-Last & Vollkaskode-CS-Verstärker (Full Cascode)

1. Einseitige Kaskode: CS-Verstärker (M_3) mit Kaskode-Stromquellenlast (M_1, M_2, `Chapter 04` Slides 32–35)

$$r_{out1,\text{up}} = r_{ds1} + r_{ds2} + g_{m2} r_{ds2} r_{ds1} \approx g_{m2} r_{ds2} r_{ds1} \quad \text{(sehr groß!)}, \qquad r_{out2,\text{down}} = r_{ds3} \quad \text{(normal)}$$

$$r_{out} = r_{out1,\text{up}} \parallel r_{out2,\text{down}} = (g_{m2} r_{ds2} r_{ds1}) \parallel r_{ds3} \approx r_{ds3} \implies \boxed{A_v = -g_{m3} r_{out} \approx -g_{m3} r_{ds3}}$$

- **Wichtige Erkenntnis (`Chapter 04` Slide 35):** Bei einer Parallelschaltung zweier Widerstände dominiert immer der **kleinere** Widerstand! Es bringt für die DC-Verstärkung fast nichts, nur den Lastzweig durch eine Kaskode hochohmig zu machen ($g_m r_{ds}^2$), solange der Eingangszweig nur ein einzelner Transistor mit r_{ds3} ist (man erreicht damit nur die intrinsische Verstärkung $-g_{m3} r_{ds3}$ statt $-\frac{1}{2} g_{m3} r_{ds3}$). Um eine Verstärkung der Ordnung $(g_m r_{ds})^2$ zu erzielen, müssen **beide** Zweige (oben UND unten) kaskodiert werden!

2. Vollkaskode-CS-Verstärker (Full / Telescopic Cascode CS Stage, `Chapter 04` Slides 37–42)

Unten: NMOS-Eingangstransistor M_3 (v_{IN} am Gate) + NMOS-Kaskodetransistor M_4 (feste Gate-Spannung). Oben: PMOS-Stromquellentransistor M_1 + PMOS-Kaskodetransistor M_2 (beide mit festen Gate-Spannungen).

- **Oberer Ausgangswiderstand (PMOS-Kaskode M_1, M_2, falls Bulk von M_2 an Source oder ohne Body-Effekt):**

$$r_{out1} = r_{ds1} + r_{ds2} + (g_{m2} + g_{mb2}) r_{ds2} r_{ds1} \approx g_{m2} r_{ds2} r_{ds1}$$

- **Unterer Ausgangswiderstand (NMOS-Kaskode M_3, M_4, mit Body-Effekt an M_4, da Source von M_4 am Zwischenknoten X):**

$$r_{out2} = r_{ds3} + r_{ds4} + (g_{m4} + g_{mb4}) r_{ds4} r_{ds3} \approx (g_{m4} + g_{mb4}) r_{ds4} r_{ds3} \approx g_{m4} r_{ds4} r_{ds3}$$

- **Gesamt-Ausgangswiderstand r_{out}:**

$$r_{out} = r_{out1} \parallel r_{out2} \approx (g_{m2} r_{ds2} r_{ds1}) \parallel (g_{m4} r_{ds4} r_{ds3}) \xrightarrow{\text{symmetrisch}} \frac{1}{2} g_{m2,4} r_{ds2,4} r_{ds1,3}$$

- **Kurzschluss-Transkonduktanz G_m der Kaskodenstufe (`Chapter 04` Slide 40):**

$$G_m = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0} = g_{m3}\left(1 - \frac{1}{1 + \frac{r_{ds3}}{r_{ds4}} + (g_{m4}+g_{mb4})r_{ds3}}\right) \approx g_{m3}$$

(Physikalischer Grund: Der Kaskodetransistor M_4 arbeitet als Strompuffer mit Stromverstärkung ≈ 1 und leitet den von M_3 eingeprägten Kleinsignalstrom $g_{m3}v_{in}$ fast verlustfrei an den Ausgang weiter!)

- **Kleinsignal-Spannungsverstärkung A_v der Vollkaskode (`Chapter 04` Slide 41):**

$$\boxed{A_v = -G_m r_{out} \approx -g_{m3}\Big[(g_{m2}r_{ds2}r_{ds1}) \parallel (g_{m4}r_{ds4}r_{ds3})\Big] \approx -\frac{1}{2}g_{m3}g_{m2,4}r_{ds2,4}r_{ds1,3} \approx -\frac{1}{2}(g_m r_{ds})^2}$$

- **Ausgangs-Aussteuerbereich (Output Voltage Swing, `Chapter 04` Slide 42):**

Mit High-Swing Biasing: $\quad 2V_{GSeff,n} < v_{OUT} < V_{DD} - 2|V_{GSeff,p}|$

Mit Standard-Kaskode-Stromspiegel oben ($V_{DS1} = V_{GS1}$): $\quad 2V_{GSeff,n} < v_{OUT} < V_{DD} - 2|V_{GSeff,p}| - |V_{th,p}|$

5.8 4.8 Geregelte Kaskode / Gain-Boosting (Regulated Cascode, `Chapter 04` Slides 43–44 & `Ex4-3` Task 1)

Prinzip & Schaltungstopologie

Zwischen die Source des Kaskodetransistors M_4 (Zwischenknoten $v_x = v_{D3} = v_{S4}$) und sein Gate wird ein invertierender Hilfsverstärker (Gain-Boosting Amplifier) mit der Verstärkung $-A$ geschaltet, sodass für das Gate-Potential von M_4 gilt: $v_{g4} = -A \cdot v_x$. Damit wird die Gate-Source-Spannung von M_4 um den Faktor $(1 + A)$ verstärkt:

$$v_{gs4} = v_{g4} - v_{s4} = -Av_x - v_x = -(1+A)v_x$$

1. Exakte und genäherte Transkonduktanz G_m (`Ex4-3` Slides 5–6)

Bei $v_{out} = 0\,\mathrm{V}$ liefert die Knotengleichung am Zwischenknoten X:

$$v_x = -\frac{g_{m3}}{\frac{1}{r_{ds3}} + \frac{1}{r_{ds4}} + (1+A)g_{m4}}v_{in}$$

$$\boxed{G_m = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0} = g_{m3}\left(1 - \frac{1}{1 + \frac{r_{ds3}}{r_{ds4}} + (1+A)g_{m3/4}r_{ds3}}\right) \approx g_{m3}}$$

2. Exakter und genäherter Ausgangswiderstand r_{out} (`Chapter 04` Slide 44 & `Ex4-3` Slides 7–8)

Mit $v_{in} = 0\,\mathrm{V}$ ist $v_x = r_{ds3}i_{out}$ (bzw. allgemein $R \cdot i_{out}$) und $v_{gs4} = -(1+A)r_{ds3}i_{out}$:

$$i_{out} - g_{m4}v_{gs4} - \frac{v_{out} - v_x}{r_{ds4}} = 0 \quad \Longleftrightarrow \quad \frac{v_{out}}{r_{ds4}} = i_{out} + \frac{r_{ds3}}{r_{ds4}}i_{out} + g_{m4}(1+A)r_{ds3}i_{out}$$

$$\boxed{r_{out} = \left.\frac{v_{out}}{i_{out}}\right|_{v_{in}=0} = r_{ds4} + r_{ds3} + (1+A)g_{m4}r_{ds4}r_{ds3} \approx A \cdot g_{m4}r_{ds4}r_{ds3}} \qquad (\text{mit Body-Effekt: } + g_{mb4}r_{ds4}r_{ds3})$$

3. Spannungsverstärkung A_v der geregelten Kaskode (`Ex4-3` Slide 9)

$$\boxed{A_v = -G_m r_{out} \approx -A \cdot g_{m3}g_{m4}r_{ds4}r_{ds3} \approx -A \cdot (g_m r_{ds})^2}$$

- **Vorteil:** Man erreicht die extrem hohe Verstärkung einer Dreifach-Kaskode ($\sim (g_m r_{ds})^3$), verliert aber am Ausgang **keinen weiteren Spannungshub** (Swing bleibt wie bei einer einfachen Kaskode)!

5.9 4.9 Source-Folger / Common-Drain (CD) Verstärker (`Chapter 04` Slides 50–56, `Ex4` Task 3, `Ex4-3` Task 2)

1. Großsignalverhalten, Pegelverschiebung & Aussteuerbereich (`Chapter 04` Slides 51–53, `Ex4` Task 3)

Ein NMOS-Transistor M_1 (Drain an V_{DD}, Gate an v_{IN}, Source am Ausgang v_{OUT}) wird von einer NMOS-Stromsenke M_2 (Ruhestrom I_D) gespeist:

$$I_D = \frac{\beta_1}{2}(v_{GS1} - V_{th1})^2 = \frac{\beta_1}{2}(v_{IN} - v_{OUT} - V_{th1})^2 = \text{konst.} \implies v_{GS1} = V_{th1} + \sqrt{\frac{2I_D}{\beta_0(W/L)_1}}$$

$$\boxed{v_{OUT} = v_{IN} - v_{GS1} = v_{IN} - V_{th1}(v_{OUT}) - \sqrt{\frac{2I_D}{\beta_0(W/L)_1}} = v_{IN} - V_{th0} - \gamma\left(\sqrt{2\Phi_F + v_{OUT}} - \sqrt{2\Phi_F}\right) - V_{GSeff1}}$$

- **Maximale Ausgangsspannung $V_{OUT,\max}$ bei $v_{IN,\max} = V_{DD}$ (`Chapter 04` Slide 52):**
  - Da M_1 mit seinem Drain an V_{DD} liegt, gilt für $v_{IN} \le V_{DD}$ immer $v_{DS1} = V_{DD} - v_{OUT} \ge v_{IN} - v_{OUT} > v_{GS1} - V_{th1}$, d. h. M_1 **ist für $v_{IN} \le V_{DD}$ immer in Sättigung!**
  - Ohne Body-Effekt ($\gamma = 0$): $V_{OUT,\max} = V_{DD} - V_{GSeff1} - V_{th0}$.
  - Mit Body-Effekt ($\gamma > 0$, implizite Gleichung bzw. quadratische Gleichung in $\sqrt{V_{OUT,\max}}$):

$$V_{OUT,\max} = V_{DD} - V_{GSeff1} - V_{th0} - \gamma\sqrt{V_{OUT,\max}} \quad \text{(bzw. mit } 2\Phi_F\text{)}$$

- **Minimale Eingangs- und Ausgangsspannung ($v_{IN,\min}, v_{OUT,\min}$), damit die Stromquelle M_2 in Sättigung bleibt (`Ex4` Slide 25 – extrem beliebte Klausuraufgabe!):**

  1. M_2 braucht mindestens seine Sättigungsspannung am Ausgangsknoten:

$$v_{OUT,\min} = v_{SB1,\min} = V_{DS2,\text{sat}} = V_{GS2} - V_{th2} = V_{GSeff2}$$

  2. Bei diesem minimalen Ausgangspotential $v_{SB1} = V_{DS2,\text{sat}}$ berechnet man die durch den Body-Effekt erhöhte Schwellspannung von M_1:

$$V_{th1}(v_{SB1}) = V_{th0} + \gamma\left(\sqrt{2\Phi_F + V_{DS2,\text{sat}}} - \sqrt{2\Phi_F}\right)$$

  3. Daraus folgt v_{GS1} von M_1 bei Strom I_D:

$$v_{GS1} = V_{th1}(v_{SB1}) + \sqrt{\frac{2I_D}{\beta_0(W/L)_1}}$$

  4. Die minimale Eingangsspannung ist die Summe aus beiden Spannungen:

$$\boxed{v_{IN,\min} = v_{OUT,\min} + v_{GS1} = V_{DS2,\text{sat}} + V_{th1}(V_{DS2,\text{sat}}) + \sqrt{\frac{2I_D}{\beta_0(W/L)_1}}}$$

2. Kleinsignalverhalten des Source-Folgers (mit & ohne Body-Effekt und Lastwiderstand R_L, `Chapter 04` Slide 54, `Ex4-3` Task 2)

Da das Ausgangssignal an der Source von M_1 abgegriffen wird ($v_s = v_{out}$), gilt bei $v_{in} = 0\,\text{V}$ sowohl $v_{gs1} = -v_{out}$ als auch $v_{bs1} = -v_{out}$!

- **Kurzschluss-Transkonduktanz G_m (bei $v_{out} = 0\,\text{V}$ ist $v_{bs1} = 0$, daher fließt kein Strom durch $g_{mb1}, r_{ds1}, r_{ds2}, R_L$):**

$$G_m = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0} = -g_{m1} \quad \text{(Minuszeichen wegen Definition von } i_{out} \text{ in den Knoten hinein)}$$

- **Kleinsignal-Ausgangswiderstand $r_{out,\text{SF}}$ des Source-Folgers (ohne externe Last R_L):**

$$\boxed{r_{out,\text{SF}} = r_{ds1} \parallel r_{ds2} \parallel \frac{1}{g_{m1}} \parallel \frac{1}{g_{mb1}} = \frac{1}{g_{m1} + g_{mb1} + g_{ds1} + g_{ds2}} \approx \frac{1}{g_{m1} + g_{mb1}} \xrightarrow{\gamma=0} \frac{1}{g_{m1}}}$$

- **Gesamt-Ausgangswiderstand r_{out} MIT externem Lastwiderstand R_L (`Ex4-3` Slides 13 & 17):**

$$r_{out} = r_{out,\mathrm{SF}} \parallel R_L = R_L \parallel r_{ds1} \parallel r_{ds2} \parallel \frac{1}{g_{m1}} \parallel \frac{1}{g_{mb1}} \approx R_L \parallel \frac{1}{g_{m1}+g_{mb1}} = \frac{R_L}{1+(g_{m1}+g_{mb1})R_L}$$

- **Kleinsignal-Spannungsverstärkung $A_v = -G_m r_{out}$ (`Ex4-3` Slides 14–20):**

$$\text{Exakt:} \quad A_v = \frac{g_{m1}}{g_{m1}+g_{mb1}+g_{ds1}+g_{ds2}+\frac{1}{R_L}}$$

$$\boxed{\text{Mit } r_{ds1,2} \to \infty \text{ und Body-Effekt:} \quad A_v \approx \frac{g_{m1}R_L}{1+(g_{m1}+g_{mb1})R_L} \xrightarrow{R_L\to\infty} A_{v,\max} = \frac{g_{m1}}{g_{m1}+g_{mb1}} = \frac{1}{1+\eta} < 1 \quad (\approx 0.8\ldots0.9)}$$

$$\boxed{\text{Ohne Body-Effekt } (\gamma = 0 \implies g_{mb1} = 0): \quad A_v \approx \frac{g_{m1}R_L}{1+g_{m1}R_L} \xrightarrow{R_L\to\infty} A_{v,\max} = 1}$$

- **Dimensionierungsregel für vernachlässigbaren Einfluss von R_L (`Ex4-3` Slide 20):** Damit R_L die Verstärkung nicht einbrechen lässt (da für $R_L \to 0$ auch $A_v \to 0$ geht), muss der Ausgangswiderstand des Source-Folgers viel kleiner als der Lastwiderstand dimensioniert werden:

$$r_{out,\mathrm{SF}} = \frac{1}{g_{m1}+g_{mb1}} \ll R_L \quad \left(\text{Faustregel: } r_{out,\mathrm{SF}} < \frac{1}{10}R_L \iff g_{m1}+g_{mb1} > \frac{10}{R_L}\right)$$

(Hinweis: Auf `Ex4-3` Slide 20 sind in den zwei Ungleichungszeichen `<` und `>` kleine Tippfehler; physikalisch muss zwingend $r_{out,SF} \ll R_L$, also $r_{out,SF} < 0.1R_L \iff g_{m1}+g_{mb1} > \frac{10}{R_L}$ gelten, damit $\frac{R_L}{r_{out,SF}} \gg 1$ erfüllt ist!)

5.10 4.10 Common-Gate (CG) Verstärker / Strompuffer (Current Buffer)

Beim Common-Gate-Verstärker (`Chapter 04` Slides 60–65) liegt das Gate auf festem DC-Potential (AC-GND), das Eingangssignal v_{in} wird an der **Source** eingespeist, und das Ausgangssignal v_{out} wird am **Drain** abgegriffen ($v_{gs} = v_{bs} = -v_{in}$):

1. **Leerlauf-Spannungsverstärkung A_v (mit idealer Stromquelle als Last am Drain, `Chapter 04` Slide 60):**

$$\boxed{A_v = \frac{v_{out}}{v_{in}} = 1+(g_m+g_{mb})r_{ds} \approx (g_m+g_{mb})r_{ds} \approx g_m r_{ds} > 0} \quad \text{(nicht-invertierend!)}$$

(Mit endlichem Lastwiderstand R_D am Drain gegen AC-GND gilt allgemein: $A_v = \frac{(1+(g_m+g_{mb})r_{ds})R_D}{r_{ds}+R_D} \xrightarrow{R_D \ll r_{ds}} (g_m+g_{mb})R_D$.)

2. **Ausgangswiderstand am Drain r_{out} (wenn an der Source ein Widerstand R gegen GND liegt, `Chapter 04` Slide 61):**

$$\boxed{r_{out} = r_{ds} + \big[1+(g_m+g_{mb})r_{ds}\big]R = r_{ds} + A_v R \approx g_m r_{ds} R = A_v R}$$

(Der Source-Widerstand R wird mit der Eigenverstärkung $A_v \approx g_m r_{ds}$ der CG-Stufe hochtransformiert → sehr hoher Ausgangswiderstand!)

3. **Eingangswiderstand an der Source r_{in} (wenn am Drain ein Lastwiderstand R gegen AC-GND liegt, `Chapter 04` Slide 63):**

$$\boxed{r_{in} = \frac{R+r_{ds}}{1+(g_m+g_{mb})r_{ds}} = \frac{R+r_{ds}}{A_v} \approx \frac{R+r_{ds}}{(g_m+g_{mb})r_{ds}} \approx \frac{R}{g_m r_{ds}} + \frac{1}{g_m}}$$

(Der Gesamtwiderstand $R+r_{ds}$ wird durch die Eigenverstärkung $A_v \approx g_m r_{ds}$ der CG-Stufe heruntergeteilt! Für $R \ll r_{ds}$ gilt $r_{in} \approx \frac{1}{g_m+g_{mb}} \approx \frac{1}{g_m}$.)

4. **Anwendung als Strompuffer (Current Buffer, `Chapter 04` Slide 64):** Da $i_{out} = i_{in}$, r_{in} sehr klein und r_{out} sehr groß ist, ist die CG-Stufe ein idealer **Strompuffer (Einheits-Stromverstärker)** und bildet das Herzstück jeder Kaskode-Schaltung!

5.11 4.11 Kaskadierung von Verstärkerstufen & Pufferung (`Chapter 04` Slides 50 & 55)

Schaltet man zwei Verstärkerstufen mit den Leerlaufverstärkungen $A_{v10} = -G_{m1}r_{out1}$ und $A_{v20} = -G_{m2}r_{out2}$ in Kaskade, bildet der Ausgangswiderstand r_{out1} der 1. Stufe mit dem Eingangswiderstand r_{in2} der 2. Stufe einen Spannungsteiler:

$$A_{v,\text{ges}} = G_{m1}(r_{out1} \parallel r_{in2}) \cdot G_{m2}(r_{out2} \parallel R_L)$$

- **Bedingung für rückwirkungsfreie Kaskadierung (`Chapter 04` Slide 55):**

$$r_{in2} \gg r_{out1} \implies r_{out1} \parallel r_{in2} \approx r_{out1} \implies A_{v,\text{ges}} = A_{v1} \cdot A_{v2}$$

  - Ist die 2. Stufe eine MOS-Stufe mit Gate-Eingang (CS oder CD/Source-Folger), gilt bei niedrigen Frequenzen $r_{in2} = \infty \gg r_{out1}$, sodass die Stufen bei DC exakt getrennt berechnet und ihre Verstärkungen einfach multipliziert werden dürfen!
  - Ist $r_{in2} \leq r_{out1}$ (z. B. wenn die 2. Stufe eine CG-Stufe ist oder bei hohen Frequenzen durch Eingangskapazitäten), ist diese Vereinfachung **verboten** bzw. der effektive Lastwiderstand $r_{out1} \parallel r_{in2}$ muss zwingend berücksichtigt werden!

5.12 4.12 Master-Übersichtstabelle aller Common-Source-Topologien (`Chapter 04` Slide 47)

Common-Source-Stufe mit ...	**Kleinsignal-Ausgangswiderstand** r_{out}	**Kleinsignal-Spannungsverstärkung** $A_v = -G_m r_{out}$	**Ausgangs-Swing** Δv_{OUT} **/ Besonderheiten**
1. Widerstandslast R	$R \parallel r_{ds,\text{in}}$	$-g_{m,\text{in}}(R \parallel r_{ds,\text{in}}) \approx -g_{m,\text{in}}R$	Trade-off zwischen DC-Arbeitspunkt und Verstärkung; große Chipfläche.
2. PMOS-Diodenlast (ohne Body-Effekt)	$\frac{1}{g_{m,p}+g_{ds,p}+g_{ds,n}} \approx \frac{1}{g_{m,p}}$	$-\frac{g_{m,n}}{g_{m,p}} = -\sqrt{\frac{\mu_n(W/L)_n}{\mu_p(W/L)_p}}$	Kleine Verstärkung, aber unabhängig von I_D (sehr linear). Swing: $V_{GSeff,n}$ bis $V_{DD} - \lvert V_{th,p}\rvert$.
3. NMOS-Diodenlast (mit Body-Effekt)	$\approx \frac{1}{g_{m2}+g_{mb2}}$	$-\frac{g_{m1}}{g_{m2}+g_{mb2}} = -\sqrt{\frac{(W/L)_1}{(W/L)_2}}\frac{1}{1+\eta}$	Body-Effekt senkt Verstärkung um Faktor $\frac{1}{1+\eta}$.
4. Idealer Stromquellenlast	$r_{ds,\text{in}}$	$-g_{m,\text{in}}r_{ds,\text{in}}$	Intrinsische Transistorverstärkung.
5. Transistor-Stromquellenlast	$r_{ds,\text{in}} \parallel r_{ds,\text{load}}$	$-\frac{g_{m,\text{in}}}{g_{ds,\text{in}}+g_{ds,\text{load}}}$	Hohe Verstärkung; Swing: $V_{GSeff,n} < v_{OUT} < V_{DD} - \lvert V_{GSeff,p}\rvert$.
6. Komplementärer Push-Pull (Inverter, `Ex2`)	$r_{ds,n} \parallel r_{ds,p}$	$-(g_{m,n}+g_{m,p})(r_{ds,n} \parallel r_{ds,p})$	Doppelte Steilheit, kleiner Swing: $V_{IN} - V_{th,n} \leq v_{OUT} \leq V_{IN} + \lvert V_{th,p}\rvert$.
7. Kaskode-Stromquellenlast (einseitig)	$r_{ds,\text{in}} \parallel (g_{m2}r_{ds2}r_{ds1}) \approx r_{ds,\text{in}}$	$\approx -g_{m,\text{in}}r_{ds,\text{in}}$	r_{out} wird durch den nicht-kaskodierten Eingangstransistor begrenzt!
8. Vollkaskode (Full Cascode)	$(g_{m2}r_{ds2}r_{ds1}) \parallel (g_{m4}r_{ds4}r_{ds3}) \approx \frac{1}{2}r_{ds,\text{in}}(g_m r_{ds})_{\text{casc}}$	$\approx -\frac{1}{2}(g_m r_{ds})^2$	Sehr hohe Verstärkung, reduzierter Swing: $2V_{GSeff,n} < v_{OUT} < V_{DD} - 2\lvert V_{GSeff,p}\rvert(-\lvert V_{th,p}\rvert)$.

Common-Source-Stufe mit ...	**Kleinsignal-Ausgangswiderstand r_{out}**	**Kleinsignal-Spannungsverstärkung $A_v = -G_m r_{out}$**	**Ausgangs-Swing Δv_{OUT} / Besonderheiten**
9. Geregelte Kaskode (Gain Boosting)	$\approx A \cdot r_{ds,\text{in}}(g_m r_{ds})_{\text{casc}}$	$\approx -A \cdot (g_m r_{ds})^2$	Verstärkung um Faktor A des Hilfsverstärkers geboostet, ohne Swing-Verlust!

6 Kapitel 5: Frequenzgang von Einstufigen Verstärkern (Frequency Response)

6.1 5.1 Komplexes Zweitor-Modell (Y-Parameter) des MOSFETs (`Chapter 05` Slides 23–27)

Für einen MOSFET in Sourceschaltung mit $S = B = \text{GND}$ ($v_{sb} = 0\,\text{V}$) lauten die komplexen Zweitor-Admittanzparameter unter Berücksichtigung der parasitären Kapazitäten C_{GS}, C_{GD}, C_{DB}:

1. **Kurzschluss-Eingangsadmittanz $y_{11}(s)$ und Kurzschluss-Eingangsimpedanz $z_{in,\mathbf{sc}}(s)$ (bei $v_{out} = 0\,\mathbf{V}$):**

$$y_{11}(s) = \left.\frac{i_{in}}{v_{in}}\right|_{v_{out}=0} = s(C_{GS} + C_{GD}) \quad \Longleftrightarrow \quad z_{in,\text{sc}}(s) = \frac{1}{y_{11}(s)} = \frac{1}{s(C_{GS} + C_{GD})}$$

2. **Kurzschluss-Ausgangsadmittanz $y_{22}(s)$ und Ausgangsimpedanz $z_{out}(s)$ (bei $v_{in} = 0\,\mathbf{V}$):**

$$y_{22}(s) = \left.\frac{i_{out}}{v_{out}}\right|_{v_{in}=0} = g_{ds} + s(C_{GD} + C_{DB}) = \frac{1}{r_{ds}} + s(C_{GD} + C_{DB})$$

$$z_{out}(s) = \frac{1}{y_{22}(s)} = \frac{r_{ds}}{1 + s r_{ds}(C_{GD} + C_{DB})}$$

3. **Komplexe Vorwärts-Transkonduktanz $G_m(s) = y_{21}(s)$ (bei $v_{out} = 0\,\mathbf{V}$):** Am Ausgangsknoten gilt nach KCL: Der aus dem Ausgang fließende Kurzschlussstrom setzt sich zusammen aus dem gesteuerten Kanalstrom $g_m v_{in}$ abzüglich des über C_{GD} direkt vom Eingang zum Ausgang fließenden kapazitiven Vorwärtsstroms $sC_{GD}v_{in}$:

$$\boxed{G_m(s) = y_{21}(s) = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0} = g_m - sC_{GD}}$$

(Hinweis: Auf `Chapter 05` Slide 26 steht in der ersten Zeile versehentlich $G_m = 1/y_{21}$, auf Slide 27 und in `Ex5` Slide 25 steht korrekt $G_m = Y_{21} = g_m - sC_{GD}$.)

6.2 5.2 Frequenzgang des Common-Source-Verstärkers (Pol- und Nullstellenanalyse)

Frequenzabhängige Spannungsverstärkung mit Lastwiderstand R_L und Lastkapazität C_L (`Chapter 05` Slides 29–31 & `Ex5` Task 3)

$$\boxed{A_v(s) = \frac{v_{out}(s)}{v_{in}(s)} = -G_m(s) \cdot z_{out,\text{ges}}(s) = -(g_m - sC_{GD}) \cdot \frac{r_{ds} \parallel R_L}{1 + s(r_{ds} \parallel R_L)(C_{GD} + C_{DB} + C_L)}}$$

In standardisierter Pol-Nullstellen-Form (`Ex7` Slide 16):

$$A_v(s) = A_{v0} \cdot \frac{1 - \frac{s}{s_z}}{1 - \frac{s}{s_p}} \qquad \text{mit DC-Verstärkung } (\omega \to 0): \quad A_{v0} = -g_m(r_{ds} \parallel R_L)$$

1. Ausgangspol s_p (in der linken Halbebene, LHP, stabil)

Aus Nenner$\{A_v(s)\} = 0$ folgt:

$$\boxed{s_p = -\omega_p = -\frac{1}{(r_{ds} \parallel R_L)(C_{GD} + C_{DB} + C_L)} \xrightarrow{R_L \ll r_{ds},\, C_L \gg C_{GD}, C_{DB}} -\frac{1}{R_L C_L}}$$

$$\omega_p = |s_p| = \frac{1}{(r_{ds} \parallel R_L)(C_{GD} + C_{DB} + C_L)}, \qquad f_p = \frac{\omega_p}{2\pi}$$

2. Vorwärtskopplungs-Nullstelle s_z (in der RECHTEN Halbebene, RHP!)

Aus Zähler$\{A_v(s)\} = 0 \iff g_m - s_z C_{GD} = 0$ folgt:

$$\boxed{s_z = +\omega_z = +\frac{g_m}{C_{GD}} > 0 \quad \text{(Rechte Halbebene / RHP-Zero!)}, \qquad f_z = \frac{\omega_z}{2\pi} = \frac{g_m}{2\pi C_{GD}}}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise (`Chapter 05` Slides 30–31, `Ex5` Task 3.2, `Ex7` Task 8):**
  - **Physikalische Ursache der RHP-Nullstelle:** Bei sehr hohen Frequenzen ($\omega > g_m/C_{GD}$) wirkt die Gate-Drain-Kapazität C_{GD} wie ein Kurzschluss zwischen Gate und Drain und speist das Eingangssignal **nicht-invertiert** direkt auf den Ausgang durch (Feedforward Path), während der invertierende Transistorpfad ($-g_m v_{in}$) überstimmt wird!
  - **Auswirkung im Bode-Diagramm (`Chapter 05` Slide 31):**
    - Bei f_p (meist im MHz-Bereich): Betrag knickt mit $-20\,\mathbf{dB/Dekade}$ ab, Phase sinkt um $-90°$ (von $180°$ auf $90°$).
    - Bei f_z (meist im hohen GHz-Bereich, da $C_{GD} = C_{GD0} \cdot W$ in Sättigung sehr klein ist): Da es eine **positive (RHP) Nullstelle** ist, hebt sie den Betragsgang wieder um $+20\,\mathbf{dB/Dekade}$ an (Flachverlauf bei hoher Frequenz), senkt die Phase aber um **weitere** $-90°$ ab (von $90°$ auf $0°$, also insgesamt $-180°$ zusätzlicher Phasenverlust!).

6.3 5.3 Miller-Theorem & Miller-Effekt

Allgemeines Miller-Theorem (`Chapter 05` Slide 33)

Eine Rückkopplungsimpedanz Z, die zwischen dem Eingangsknoten v_1 und dem Ausgangsknoten $v_2 = A_v \cdot v_1$ eines Verstärkers mit der Spannungsverstärkung $A_v = \frac{v_2}{v_1}$ angeschlossen ist, kann in zwei gegen Masse geschaltete Impedanzen Z_1 (am Eingang) und Z_2 (am Ausgang) aufgespalten werden:

$$i_Z = \frac{v_1 - v_2}{Z} = \frac{v_1(1 - A_v)}{Z} \overset{!}{=} \frac{v_1}{Z_1} \implies \boxed{Z_1 = \frac{Z}{1 - A_v}}$$

$$-i_Z = \frac{v_2 - v_1}{Z} = \frac{v_2\left(1 - \frac{1}{A_v}\right)}{Z} \overset{!}{=} \frac{v_2}{Z_2} \implies \boxed{Z_2 = \frac{Z}{1 - \frac{1}{A_v}} \xrightarrow{|A_v| \gg 1} Z}$$

Miller-Effekt für eine Kapazität C_{GD} ($Z = \frac{1}{sC_{GD}}$) bei einem invertierenden Verstärker ($A_v = -|A_v| < 0$, `Chapter 05` Slides 34–35)

Setzt man $Z = \frac{1}{sC_{GD}}$ und $Z_1 = \frac{1}{sC_M}$ in das Miller-Theorem ein, erscheint C_{GD} am Eingang um den Faktor $(1 - A_v) = (1 + |A_v|)$ vergrößert als **Miller-Kapazität** C_M:

$$\boxed{C_{M,\text{in}} = (1 - A_v) \cdot C_{GD} = (1 + |A_v|) \cdot C_{GD} \xrightarrow{|A_v| \gg 1} |A_v| \cdot C_{GD}}$$

$$\boxed{C_{M,\text{out}} = \left(1 - \frac{1}{A_v}\right) \cdot C_{GD} = \left(1 + \frac{1}{|A_v|}\right) \cdot C_{GD} \xrightarrow{|A_v| \gg 1} C_{GD}}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Obwohl C_{GD} in Sättigung physikalisch sehr klein ist (nur Überlappkapazität, z. B. 0.1 pF), wird sie durch eine hohe invertierende Verstärkung (z. B. $A_v = -100$) am Eingang auf $C_M = 101 \cdot 0.1\,\text{pF} = 10.1\,\text{pF}$ vervielfacht und dominiert dann die gesamte Eingangskapazität!
  - **Wichtige Gültigkeitsbedingung des Miller-Effekts (`Chapter 06` Slide 38 & 46):** Die Miller-Verstärkung A_{Miller} muss streng genommen **bei der jeweiligen Polfrequenz** ω_p ausgewertet werden, nicht einfach bei DC ($\omega = 0$)! Wenn der Ausgangspol ω_{p1} bei einer viel tieferen Frequenz liegt als der Eingangspol ω_{p2} ($\omega_{p2} \gg \omega_{p1}$), ist der Ausgang bei ω_{p2} durch die große Ausgangskapazität bereits fast nach Masse kurzgeschlossen ($|A_{\text{Miller}}(\omega_{p2})| \approx 0$), sodass dort **kein Miller-Effekt** mehr auftritt!

6.4 5.4 Kurzschluss-Eingangsimpedanz vs. "Pseudo"-Eingangsimpedanz & Eingangspol (`Chapter 05` Slides 34 & 36)

Wichtige Unterscheidung auf Slide 36 ("Don't Mix Up!"):

1. **Kurzschluss-Eingangsimpedanz (Short-Circuit Input Impedance des Zweitormodells):** Wird bei **kurzgeschlossenem Ausgang** ($v_{out} = 0\,\mathbf{V}$**, also** $A_v = 0$) definiert:

$$z_{in,\text{sc}}(s) = \frac{1}{y_{11}(s)} = \left.\frac{v_{in}}{i_{in}}\right|_{v_{out}=0} = \frac{1}{s(C_{GS} + C_{GD})}$$

2. **Tatsächliche ("Pseudo"-)Eingangsimpedanz im Betrieb (bei offenem/belastetem Ausgang** $v_{out} = A_v v_{in} \neq 0\,\mathbf{V}$**):** Das ist die Impedanz, die die vorgeschaltete Signalquelle tatsächlich treiben muss:

$$C_{in} = C_{GS} + C_{M,\text{in}} = C_{GS} + (1 + |A_v|)C_{GD} \approx C_{GS} + |A_v|C_{GD}$$

$$\boxed{z_{in}(s) = \left.\frac{v_{in}}{i_{in}}\right|_{v_{out}\neq 0} = \frac{1}{sC_{GS} + s(1 + |A_v|)C_{GD}} = \frac{1}{sC_{in}}}$$

3. **Eingangspol** $\omega_{p,\text{in}}$ **bei endlichem Innenwiderstand** R_{sig} **der Signalquelle (`Chapter 06` Slides 39–40):** Hat die treibende Signalquelle (oder Vorstufe) einen Ausgangswiderstand R_{sig}, bildet dieser mit C_{in} einen Tiefpass am Eingang:

$$\omega_{p,\text{in}} = \frac{1}{R_{\text{sig}} \cdot C_{in}} = \frac{1}{R_{\text{sig}} \cdot \left[C_{GS} + (1 + |A_v|)C_{GD}\right]}$$

(Wird die Schaltung hingegen von einer idealen Spannungsquelle mit $R_{sig} = 0\,\Omega$ *angesteuert, liegt der Eingangspol bei* $\omega_{p,in} \to \infty$ *und existiert nicht!)*

6.5 5.5 Frequenzgang & Miller-Effekt bei Kaskode-Verstärkern (`Chapter 05` Slides 37–40)

Warum verwendet man Kaskode-Verstärker in der Hochfrequenztechnik? Weil der Kaskodetransistor M_2 den Drain-Knoten N des Eingangstransistors M_1 vom hochohmigen Ausgang entkoppelt (**Entkopplung / Reduktion des Miller-Effekts**)! Für die Miller-Kapazität von C_{GD1} am Eingang von M_1 ist **nicht** die Gesamtverstärkung $A_v = \frac{v_{out}}{v_{in}}$ maßgeblich, sondern nur die **Teilverstärkung** $A_{v1} = \frac{v_{out,N}}{v_{in}}$ **vom Gate von** M_1 **zu seinem eigenen Drain (Knoten** N**)**!

Allgemeine Berechnung am Zwischenknoten N **(Drain von** M_1 **/ Source von** M_2**, `Chapter 05` Slide 37)**

$$r_{out,N,\text{up}} = r_{ds1}, \qquad r_{out,N,\text{down}} = r_{in,\text{CG2}} = \frac{r_{ds2} + R_L}{1 + (g_{m2} + g_{mb2})r_{ds2}}$$

$$r_{out,N} = r_{out,N,\text{up}} \parallel r_{out,N,\text{down}}, \qquad A_{v1} = \frac{v_{out,N}}{v_{in}} = -g_{m1} \cdot r_{out,N}, \qquad C_{in} = C_{GS1} + (1 + |A_{v1}|)C_{GD1}$$

Vergleich der 3 Verstärker-Topologien (`Chapter 05` Slides 38–40 – Master-Tabelle von Slide 40!)

Parameter	**1. Einfacher CS-Verstärker *(mit Transistorlast $R_L = r_{ds}$)***	**2. Einseitige Kaskode (Single-Side Cascode) *(Kaskode M_1, M_2 mit einfacher Stromquellenlast $R_L = r_{ds3}$)***	**3. Vollkaskode (Full Cascode) *(Kaskode M_1, M_2 mit Kaskode-Last $R_L \approx g_{m3} r_{ds3} r_{ds4}$)***
Gesamt-Ausgangswiderstand r_{out}	$r_{ds1} \parallel r_{ds2} \approx \frac{r_{ds}}{2}$	$(g_{m2} r_{ds2} r_{ds1}) \parallel r_{ds3} \approx r_{ds3} = r_{ds}$	$(g_{m2} r_{ds2} r_{ds1}) \parallel (g_{m3} r_{ds3} r_{ds4}) \approx \frac{1}{2} g_m r_{ds}^2$
Gesamtverstärkung $A_v = \frac{v_{out}}{v_{in}}$	$-g_{m1} \frac{r_{ds}}{2}$ *(mittel)*	$\approx -g_{m1} r_{ds3} = -g_{m1} r_{ds}$ *(mittel)*	$\approx -\frac{1}{2} g_{m1} g_{m2} r_{ds2} r_{ds1} \approx -\frac{1}{2} (g_m r_{ds})^2$ *(sehr hoch)*
Widerstand $r_{out,N,\text{down}}$ (Blick in Source von M_2)	—	$\frac{r_{ds2} + r_{ds3}}{1 + g_{m2} r_{ds2}} \approx \frac{2 r_{ds}}{g_{m2} r_{ds}} = \frac{2}{g_{m2}}$ *(bzw. $\frac{1}{g_{m2}}$ für $R_L \ll r_{ds2}$)*	$\frac{r_{ds2} + g_{m3} r_{ds3} r_{ds4}}{1 + g_{m2} r_{ds2}} \approx \frac{g_{m3} r_{ds3}}{g_{m2} r_{ds2}} r_{ds4} \approx r_{ds4}$
Gesamtwiderstand $r_{out,N}$ am Knoten N	$r_{out} = \frac{r_{ds}}{2}$	$r_{ds1} \parallel \frac{2}{g_{m2}} \approx \frac{2}{g_{m2}}$ *(Slide 40: $\approx \frac{1}{g_{m2}}$)*	$r_{ds1} \parallel r_{ds4} \approx \frac{r_{ds}}{2}$
Teilverstärkung $A_{v1} = \frac{v_{out,N}}{v_{in}}$ bis Knoten N	$A_v = -g_{m1} \frac{r_{ds}}{2}$ *(hoch)*	$\approx -2 \frac{g_{m1}}{g_{m2}}$ *(Slide 40: $-\frac{g_{m1}}{g_{m2}} \approx -1 \cdots -2$, **sehr klein!**)*	$\approx -g_{m1}(r_{ds1} \parallel r_{ds4})$ *(mittel)*
Miller-Kapazität $C_M = (1 + \lvert A_{v1} \rvert) C_{GD1}$	$\left(1 + g_{m1} \frac{r_{ds}}{2}\right) C_{GD1}$ *(großer Miller-Effekt!)*	$\left(1 + 2 \frac{g_{m1}}{g_{m2}}\right) C_{GD1} \approx 3 C_{GD1}$ *(Slide 40: $\approx \frac{g_{m1}}{g_{m2}} C_{GD1} \approx C_{GD1}$, **minimaler Miller-Effekt!**)*	$\approx g_{m1}(r_{ds1} \parallel r_{ds4}) C_{GD1}$ *(mittlerer Miller-Effekt)*
Charakterisierung (Slide 40)	Mittlere Verstärkung, starker Miller-Effekt	Mittlere Verstärkung, **hohe Entkopplung** (kaum Miller-Effekt!)	Sehr hohe Verstärkung, mittlere Entkopplung

- **Klausur-Merksatz zur Tabelle (`Chapter 05` Slides 38–39):**
  - Warum ist bei der **Vollkaskode** der Widerstand $r_{out,N,\text{down}}$ am Knoten N plötzlich $\approx r_{ds4}$ statt $\frac{1}{g_{m2}}$? Weil am Drain des Kaskodetransistors M_2 die extrem hochohmige PMOS-Kaskodenlast $R_L \approx g_{m3} r_{ds3} r_{ds4}$ hängt! Setzt man dieses riesige R_L in die CG-Eingangswiderstandsformel $r_{in,\text{CG}} = \frac{r_{ds2} + R_L}{1 + g_{m2} r_{ds2}}$ ein, kürzt sich die Eigenverstärkung $g_m r_{ds}$ heraus ($\frac{g_{m3} r_{ds3} r_{ds4}}{g_{m2} r_{ds2}} \approx r_{ds4}$)! Dadurch hat Knoten N bei der Vollkaskode einen Widerstand von $r_{ds1} \parallel r_{ds4}$ und eine Teilverstärkung von $-g_{m1}(r_{ds1} \parallel r_{ds4})$.

6.6 5.6 Transitfrequenz f_T & Verstärkungs-Bandbreiten-Produkt (GBW)

Transitfrequenz (Unity-Current-Gain Frequency f_T) eines MOSFETs

Frequenz, bei der der Betrag der Kurzschluss-Stromverstärkung $\left| \frac{i_{out}}{i_{in}} \right|_{v_{out}=0} = \left| \frac{y_{21}}{y_{11}} \right| \approx \frac{g_m}{\omega(C_{GS} + C_{GD})}$ auf 1 (0 dB) abfällt:

$$\boxed{f_T = \frac{\omega_T}{2\pi} = \frac{g_m}{2\pi(C_{GS} + C_{GD})} \approx \frac{g_m}{2\pi C_{GS}} \approx \frac{\mu_n C'_{ox} \frac{W}{L} V_{GSeff}}{2\pi \cdot \frac{2}{3} C'_{ox} W L} = \frac{3 \mu_n V_{GSeff}}{4\pi L^2} \propto \frac{V_{GSeff}}{L^2}}$$

Verstärkungs-Bandbreiten-Produkt (Gain-Bandwidth Product, GBW) eines Verstärkers 1. Ordnung

Für einen Verstärker mit DC-Verstärkung $|A_0| = G_m r_{out}$ und dominantem Ausgangspol $f_{p1} = \frac{1}{2\pi r_{out} C_L}$ liegt die 0 dB-Durchtrittsfrequenz (Unity-Gain Frequency f_u, sofern $f_{p2} > f_u$) bei:

$$\boxed{\text{GBW} = f_u = |A_0| \cdot f_{p1} = (G_m r_{out}) \cdot \frac{1}{2\pi r_{out} C_L} = \frac{G_m}{2\pi C_L}, \qquad \omega_u = |A_0| \cdot \omega_{p1} = \frac{G_m}{C_L}}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**

– Das GBW hängt **nur von der Transkonduktanz G_m und der Lastkapazität C_L** ab, **nicht** vom Ausgangswiderstand r_{out}! Erhöht man r_{out} (z. B. durch Kaskodierung), steigt zwar $|A_0|$ proportional zu r_{out}, gleichzeitig sinkt aber die $-3\,\text{dB}$-Grenzfrequenz f_{p1} um denselben Faktor, sodass das Produkt GBW $= |A_0| \cdot f_{p1} = \frac{G_m}{2\pi C_L}$ exakt konstant bleibt!

7 Kapitel 6: Differenzstufe & Mehrstufige Operationsverstärker (Differential Stage & OTAs)

7.1 6.1 Grundprinzip & Großsignalverhalten der Differenzstufe

1. Grundgleichungen & Selbstvorspannung (Self-Biasing durch I_{SS}, `Chapter 06` Slides 10–15)

Zwei symmetrische Eingangstransistoren $T_1 = T_2$ ($\beta_1 = \beta_2 = \beta = \beta_0 \frac{W}{L}$, $V_{th1} = V_{th2} = V_{th}$) sind an ihrem gemeinsamen Source-Knoten N_1 mit einer Fußpunkt-Stromquelle (Tail Current Source) I_{SS} verbunden:

$$\text{Immer gültig (KCL am Knoten } N_1\text{):} \quad I_{D1} + I_{D2} = I_{SS}$$

$$\text{Maschengleichung am Eingang:} \quad \Delta v_{IN} = v_{IN1} - v_{IN2} = v_{GS1} - v_{GS2} = v_{GSeff1} - v_{GSeff2} = \sqrt{\frac{2I_{D1}}{\beta}} - \sqrt{\frac{2I_{D2}}{\beta}}$$

- **Ruhearbeitspunkt / Gleichtaktaussteuerung ($\Delta v_{IN} = 0\,\mathbf{V} \iff v_{IN1} = v_{IN2} = V_{CM}$, `Chapter 06` Slide 13):**

$$I_{D1} = I_{D2} = \frac{I_{SS}}{2}, \qquad V_{GSeff0} = V_{GSeff1,2}\big|_{\Delta v_{IN}=0} = \sqrt{\frac{2 \cdot (I_{SS}/2)}{\beta}} = \sqrt{\frac{I_{SS}}{\beta}} = \sqrt{\frac{I_{SS}}{\beta_0 \frac{W}{L}}}$$

$$V_{GS1,2}\big|_{\Delta v_{IN}=0} = V_{th} + V_{GSeff0} = V_{th} + \sqrt{\frac{I_{SS}}{\beta_0 \frac{W}{L}}}$$

(Selbstvorspannung / Self-Biasing: Die Gate-Source-Spannung $V_{GS1,2}$ und die Ruheströme $I_{SS}/2$ werden allein durch die Stromquelle I_{SS} und das W/L-Verhältnis festgelegt und sind unabhängig vom Eingangs-Gleichtaktpotential V_{CM}, solange alle Transistoren in Sättigung bleiben!)

2. Großsignal-Übertragungskennlinie $I_{D1}(\Delta v_{IN})$ und $I_{D2}(\Delta v_{IN})$ (`Chapter 06` Slides 12 & 14)

Löst man $\Delta v_{IN} = \sqrt{\frac{2I_{D1}}{\beta}} - \sqrt{\frac{2(I_{SS}-I_{D1})}{\beta}}$ nach I_{D1} und I_{D2} auf (gültig für $|\Delta v_{IN}| \le \sqrt{2} V_{GSeff0}$):

$$I_{D1}(\Delta v_{IN}) = \frac{I_{SS}}{2}\left(1 + \Delta v_{IN}\sqrt{\frac{\beta}{I_{SS}} - \frac{\beta^2 \Delta v_{IN}^2}{4I_{SS}^2}}\right) = \frac{I_{SS}}{2}\left(1 + \frac{\Delta v_{IN}}{V_{GSeff0}}\sqrt{1 - \frac{1}{4}\left(\frac{\Delta v_{IN}}{V_{GSeff0}}\right)^2}\right)$$

$$I_{D2}(\Delta v_{IN}) = \frac{I_{SS}}{2}\left(1 - \Delta v_{IN}\sqrt{\frac{\beta}{I_{SS}} - \frac{\beta^2 \Delta v_{IN}^2}{4I_{SS}^2}}\right) = \frac{I_{SS}}{2}\left(1 - \frac{\Delta v_{IN}}{V_{GSeff0}}\sqrt{1 - \frac{1}{4}\left(\frac{\Delta v_{IN}}{V_{GSeff0}}\right)^2}\right)$$

3. Maximale Differenz-Eingangsspannung $\Delta v_{IN,\max}$ (Vollständiges Stromumschalten, `Chapter 06` Slide 15)

Wird Δv_{IN} so groß, dass T_2 gerade sperrt ($I_{D2} = 0 \implies v_{GSeff2} = 0\,\text{V}$) und T_1 den **gesamten** Strom $I_{D1} = I_{SS}$ übernimmt:

$$v_{GSeff1,\max} = \sqrt{\frac{2I_{SS}}{\beta}} = \sqrt{2} \cdot \sqrt{\frac{I_{SS}}{\beta}} = \sqrt{2} \cdot V_{GSeff0}$$

$$\boxed{\Delta v_{IN,\max} = v_{GSeff1,\max} - 0 = \sqrt{2} \cdot V_{GSeff0} = \sqrt{\frac{2I_{SS}}{\beta_0 \frac{W}{L}}}}$$

(Für $\Delta v_{IN} \ge +\sqrt{2} V_{GSeff0}$ gilt konstant $I_{D1} = I_{SS}, I_{D2} = 0$; für $\Delta v_{IN} \le -\sqrt{2} V_{GSeff0}$ gilt konstant $I_{D1} = 0, I_{D2} = I_{SS}$.)

7.2 6.2 Eingangs-Gleichtaktbereich (Input Common-Mode Range, ICMR, `Chapter 06` Slides 17–20 & `Ex6`)

Der Eingangs-Gleichtaktbereich ICMR (in `Ex6` als $V_{CM,\text{in}}$ bezeichnet) ist das Spannungsintervall $[V_{CM,\text{in,min}},\ V_{CM,\text{in,max}}]$ für das gemeinsame Gate-Potential $v_{IN1} = v_{IN2} = V_{CM,\text{in}}$, in dem **sowohl die beiden Differenztransistoren $T_{1,2}$ als auch die Fußpunkt-Stromquelle T_{SS} im Sättigungsbereich arbeiten**!

1. Obere Grenze $V_{CM,\text{in,max}}$ (Begrenzt durch die Sättigung der Eingangstransistoren $T_{1,2}$, `Chapter 06` Slide 17 & `Ex6` Slides 6, 14)

Damit $T_{1,2}$ nicht in den linearen Bereich geraten, darf ihr Gate-Potential $V_{CM,\text{in}}$ höchstens um $V_{th1,2}(v_{SB})$ über ihrem Drain-Potential $V_{D1,2} = V_{o1,2} = V_{DD} - R_1\frac{I_{SS}}{2}$ liegen ($v_{DS1,2} \geq v_{GS1,2} - V_{th} \iff v_{D1,2} \geq v_{G1,2} - V_{th}$):

$$\boxed{V_{CM,\text{in,max}} = V_{D1,2} + V_{th1,2}(v_{SB1,2}) = V_{DD} - R_1\frac{I_{SS}}{2} + V_{th1,2}(v_{SB1,2})}$$

- **Spezialfall MIT Body-Effekt ($V_{SB1,2} \neq 0$, Bulk von $T_{1,2}$ an GND/V_{SS}, `Ex6` Slide 14 – extrem wichtiger Klausur-Rechenweg!):** Wie groß ist $v_{SB1,2} = V_{S1,2} = V_{N1}$, wenn $T_{1,2}$ genau an der oberen Grenze $V_{CM,\text{in,max}}$ arbeiten?
  - Da durch $T_{1,2}$ weiterhin der Strom $I_{SS}/2$ fließt, bleibt ihre effektive Gate-Source-Spannung konstant auf $V_{GSeff1,2} = \sqrt{\frac{I_{SS}}{\beta_0(W/L)_{1,2}}}$! -An der Sättigungsgrenze von $T_{1,2}$ ist $V_{DS1,2,\text{sat}} = V_{D1,2} - V_{S1,2} = V_{GSeff1,2}$! Damit kennt man das Source-Potential $V_{S1,2}$ sofort direkt aus $V_{D1,2}$:

$$\boxed{V_{S1,2}\big|_{\text{bei } V_{CM,\text{in,max}}} = V_{D1,2} - V_{GSeff1,2} = \left(V_{DD} - R_1\frac{I_{SS}}{2}\right) - V_{GSeff1,2}}$$

  - Setzt man dieses $v_{SB1,2} = V_{S1,2} - V_{SS}$ in die Body-Effekt-Formel ein, erhält man sofort $V_{th}(V_{SB1,2})$ und damit $V_{CM,\text{in,max}}$:

$$V_{th}\big|_{\max} = V_{th0} + \gamma\sqrt{V_{D1,2} - V_{GSeff1,2}} \implies V_{CM,\text{in,max}} = V_{D1,2} + V_{th}\big|_{\max}$$

2. Untere Grenze $V_{CM,\text{in,min}}$ (Begrenzt durch die Fußpunkt-Stromquelle T_{SS}, `Chapter 06` Slide 18 & `Ex6` Slides 5, 10, 13)

Vom Gate der Eingangstransistoren zum Fußpunkt V_{SS} (bzw. GND) fällt zuerst $V_{GS1,2} = V_{GSeff1,2} + V_{th1,2}(v_{SB})$ über $T_{1,2}$ und danach die Mindestspannung $V_{N1,\min}$ über der Stromquelle I_{SS} ab:

$$\boxed{V_{CM,\text{in,min}} = V_{SS} + V_{N1,\min} + V_{GS1,2} = V_{SS} + V_{N1,\min} + \sqrt{\frac{I_{SS}}{\beta_0(W/L)_{1,2}}} + V_{th1,2}(v_{SB1,2})}$$

Je nach Realisierung der Fußpunkt-Stromquelle I_{SS} gilt für $V_{N1,\min}$ (`Chapter 06` Slides 18–19, `Ex6` Tasks 3, 5, 6):

1. **Ideale Stromquelle ($V_{N1,\text{min}} = 0\,\text{V}$, d. h. Knoten N_1 kann bis auf V_{SS} absinken, $v_{SB1,2} = 0\,\text{V}$):**

$$V_{CM,\text{in,min,ideal}} = V_{SS} + V_{GSeff1,2} + V_{th0}$$

2. **Einfache Transistor-Stromquelle / NMOS-Stromspiegel T_{SS} ($V_{N1,\text{min}} = V_{DS,SS,\text{sat}} = V_{GSeff,SS}$):**
   - **Ohne Body-Effekt ($V_{SB1,2} = 0$, Bulk an Source):**

$$V_{CM,\text{in,min,NMOS}} = V_{SS} + V_{GSeff,SS} + V_{GSeff1,2} + V_{th0}$$

   - **Mit Body-Effekt (Bulk von $T_{1,2}$ an V_{SS}):** An der unteren Grenze liegt Knoten N_1 auf $v_{SB1,2} = V_{N1,\min} = V_{GSeff,SS}$:

$$V_{th}\big|_{\min} = V_{th0} + \gamma\sqrt{V_{GSeff,SS}} \implies V_{CM,\text{in,min,BE}} = V_{SS} + V_{GSeff,SS} + V_{GSeff1,2} + V_{th}\big|_{\min}$$

3. **Kaskode-Stromquelle im Fußpunkt ($V_{N1,\text{min}} = 2V_{DS,\text{sat}} + V_{th}$ bzw. $2V_{DS,\text{sat}}$):**

$$V_{CM,\text{in,min,cascode}} = V_{SS} + 2V_{DS,\text{sat}} + V_{GSeff1,2} + V_{th1,2}$$

3. Gesamter Eingangs-Gleichtaktbereich (ICMR-Spanne, `Ex6` Slides 7, 11, 15)

$$\boxed{\Delta V_{CM,\text{in}} = V_{CM,\text{in,max}} - V_{CM,\text{in,min}}}$$

- **Überraschender Effekt des Body-Effekts in `Ex6` Task 6 (Slides 12–15 – unbedingt merken!):**
  - Durch den Body-Effekt (V_{th} steigt mit v_{SB}) verschieben sich **sowohl** $V_{CM,\text{in,min}}$ **als auch** $V_{CM,\text{in,max}}$ nach oben!
  - Da bei $V_{CM,\text{in,max}}$ das Source-Potential v_{SB} jedoch **höher** ist ($0.638\,\text{V} \implies \Delta V_{th} = +80\,\text{mV}$) als bei $V_{CM,\text{in,min}}$ ($0.162\,\text{V} \implies \Delta V_{th} = +40\,\text{mV}$), steigt die obere Grenze stärker an als die untere Grenze. Dadurch **vergrößert** sich die gesamte ICMR-Spanne $\Delta V_{CM,\text{in}}$ durch den Body-Effekt leicht (in `Ex6`: um $+40\,\text{mV}$ von $0.476\,\text{V}$ auf $0.516\,\text{V}$)!

7.3 6.3 Kleinsignalanalyse mit Halbschaltungen (Differential Mode & Common Mode)

1. Zerlegung beliebiger Eingangs- und Ausgangssignale in Gleichtakt (CM) & Gegentakt (DM) (`Chapter 06` Slides 22–23)

$$\text{Eingang:}\quad v_{id} = v_{\text{DM}} = v_{in1} - v_{in2}, \qquad v_{ic} = v_{\text{CM}} = \frac{v_{in1} + v_{in2}}{2} \quad\Longleftrightarrow\quad v_{in1} = v_{ic} + \frac{1}{2}v_{id}, \quad v_{in2} = v_{ic} - \frac{1}{2}v_{id}$$

$$\text{Ausgang:}\quad v_{od} = v_{o1} - v_{o2}, \qquad v_{oc} = \frac{v_{o1} + v_{o2}}{2} \quad\Longleftrightarrow\quad v_{o1} = v_{oc} + \frac{1}{2}v_{od}, \quad v_{o2} = v_{oc} - \frac{1}{2}v_{od}$$

(Hinweis: Auf Slide 23 ist wegen der Invertierung $v_{o1} = v_{oc} - \frac{1}{2}v_{od}$ und $v_{o2} = v_{oc} + \frac{1}{2}v_{od}$ notiert, sodass der Verstärkungsfaktor A_{VDM} negativ geschrieben werden kann.)

2. Gegentakt-Halbschaltung (Differential-Mode Half-Circuit, `Chapter 06` Slides 24–25)

Bei reiner Gegentaktaussteuerung ($v_{ic} = 0$, $v_{in1} = +\frac{1}{2}v_{id}$, $v_{in2} = -\frac{1}{2}v_{id}$) gilt aufgrund der Symmetrie $i_{d1} = -i_{d2}$, sodass in die Fußpunkt-Stromquelle kein Kleinsignalstrom fließt ($i_{ss} = i_{d1} + i_{d2} = 0\,\text{A}$). Damit ändert sich das Potential am gemeinsamen Source-Knoten N_1 **nicht** ($\Delta v_{N1} = 0\,\text{V}$):

> ***Goldene Regel für den Gegentakt (Differential Mode):***
>
> *Der gemeinsame Source-Knoten N_1 liegt für Gegentaktsignale auf **virtueller Kleinsignal-Masse (Virtual Small-Signal Ground)**! Der Innenwiderstand r_{ss} der Fußpunkt-Stromquelle hat **keinerlei Einfluss** auf die Gegentaktverstärkung!*

Die Gegentakt-Halbschaltung ist damit einfach eine gewöhnliche Common-Source-Stufe mit Eingang $\frac{1}{2}v_{id}$ und Ausgang $\frac{1}{2}v_{od}$:

$$G_{m,\text{DM}} = g_{m1}, \qquad r_{out,\text{DM}} = R_1 \parallel r_{ds1}$$

$$\boxed{A_{VDM} = \frac{v_{od}}{v_{id}} = \frac{\frac{1}{2}v_{od}}{\frac{1}{2}v_{id}} = -g_{m1}(R_1 \parallel r_{ds1}) \xrightarrow{R_1 \ll r_{ds1}} -g_{m1}R_1}$$

(Hinweis für einseitigen / Single-Ended Ausgang v_{o1} oder v_{o2} allein: $\frac{v_{o1}}{v_{id}} = -\frac{1}{2}g_{m1}(R_1 \parallel r_{ds1}) = \frac{1}{2}A_{VDM}$.)

3. Gleichtakt-Halbschaltung (Common-Mode Half-Circuit, `Chapter 06` Slides 26–27)

Bei reiner Gleichtaktaussteuerung ($v_{id} = 0$, $v_{in1} = v_{in2} = v_{ic}$) führen beide Zweige exakt denselben Kleinsignalstrom $i_{d1} = i_{d2}$. Um die Schaltung symmetrisch in zwei völlig unabhängige Halbschaltungen zu teilen, spaltet man die Fußpunkt-Stromquelle I_{SS} in zwei parallele Quellen à $\frac{I_{SS}}{2}$ und ihren Kleinsignal-Innenwiderstand r_{ss} in **zwei parallele Widerstände à** $2r_{ss}$ auf (denn $(2r_{ss}) \parallel (2r_{ss}) = r_{ss}$!):

> ***Goldene Regel für den Gleichtakt (Common Mode):***
>
> *In der Gleichtakt-Halbschaltung liegt in der Source von T_1 (und T_2) der **doppelte Stromquellen-Innenwiderstand** $2r_{ss}$ als Source-Gegenkopplungswiderstand (Source Degeneration)!*

Damit folgt für die Gleichtaktverstärkung $A_{VCM} = \frac{v_{oc}}{v_{ic}} = \frac{v_{o1}}{v_{ic}}$ (`Chapter 06` Slide 27):

$$\text{Exakt (mit } r_{ds1}\text{, ohne Body-Effekt):} \quad A_{VCM} = \frac{v_{oc}}{v_{ic}} = \frac{-g_{m1}}{\frac{1}{r_{ds1}} + \frac{1}{R_1} + \frac{2r_{ss}}{R_1}\left(\frac{1}{r_{ds1}} + g_{m1}\right)}$$

$$\text{Mit } r_{ds1} \gg R_1 \text{ und } g_{m1} \gg \frac{1}{r_{ds1}}: \quad A_{VCM} \approx \frac{-g_{m1}R_1}{1 + 2g_{m1}r_{ss}} \xrightarrow{2g_{m1}r_{ss} \gg 1} \boxed{A_{VCM} \approx -\frac{R_1}{2r_{ss}}}$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Für eine ideale Fußpunkt-Stromquelle ($r_{ss} \to \infty$) ist die Gleichtaktverstärkung bei symmetrischer Schaltung exakt $A_{VCM} = 0$!
  - Bei einem Einzelabgriff (Single-Ended Output v_{o1}) unterdrückt eine reale Differenzstufe Gleichtaktstörungen umso besser, je größer der Innenwiderstand r_{ss} der Stromquelle ist (bei diff. Ausgang $v_{od} = v_{o1} - v_{o2}$ hebt sich ein rein symmetrisches Gleichtaktsignal sogar komplett heraus, sofern keine Mismatches ΔR oder Δg_m vorliegen).

7.4 6.4 Gleichtaktunterdrückung (Common-Mode Rejection Ratio, CMRR, `Chapter 06` Slide 28)

$$\boxed{\text{CMRR} = \left|\frac{A_{VDM}}{A_{VCM}}\right| \approx \frac{g_m R}{\frac{R}{2r_{ss}}} = 2g_m r_{ss}} \qquad \text{(genauer ohne } 2g_m r_{ss} \gg 1: \quad \text{CMRR} = 1 + 2g_m r_{ss})$$

$$\text{CMRR}_{\text{dB}} = 20 \cdot \log_{10}(\text{CMRR}) \approx 20 \cdot \log_{10}(2g_m r_{ss})$$

- **Spezifischer Anwendungsfall & Klausur-Hinweise:**
  - Das CMRR gibt an, um welchen Faktor das gewünschte Differenzsignal stärker verstärkt wird als ein unerwünschtes Gleichtaktsignal.
  - Um ein sehr hohes CMRR zu erreichen, muss der Kleinsignal-Ausgangswiderstand r_{ss} der Fußpunkt-Stromquelle maximiert werden (z. B. durch Verwendung eines **Kaskode-Stromspiegels** mit $r_{ss} \approx g_{m,\text{casc}} r_{ds,\text{casc}} r_{ds,SS}$ statt eines einfachen Stromspiegels mit $r_{ss} = r_{ds,SS}$).

7.5 6.5 Differenzstufe mit passiver/aktiver Last & Stromspiegel-Last (5-Transistor-OTA)

Vergleich der Lastelemente in Differenzstufen (`Chapter 06` Slides 30–35)

1. **Ohmsche Widerstände (R_1, R_2):** Trade-off zwischen DC-Arbeitspunkt (kleines R) und Verstärkung (großes R); großer Flächenbedarf.
2. **Feste Stromquellenlast (Current Source Load):** Hohe Verstärkung, **aber** durch Mismatch zwischen oberer Stromquelle und unterer Stromsenke I_{SS} ohne Gegenkopplung (CMFB) driften die Ausgänge $v_{o1,2}$ sofort in die Begrenzung (V_{DD} oder V_{SS}, genau wie in `Ex4` Task 2.4)!
3. **MOS-Diodenlast (T_3, T_4 beide als Diode geschaltet):** Perfekte Selbstvorspannung ($V_{GS3,4}$ stellt sich automatisch über $I_{SS}/2$ ein), **aber** sehr kleine Verstärkung $A_{VDM} \approx -\frac{g_{m1,2}}{g_{m3,4}}$!
4. **Aktive Stromspiegel-Last (Current Mirror Load / 5-Transistor-OTA, `Chapter 06` Slides 32–35):** Vereint alle Vorteile:
   - **Automatische Selbstvorspannung** aller Transistoren durch I_{SS} (T_3 ist als PMOS-Diode geschaltet und legt das Gate-Potential von T_4 fest).
   - **Differential-to-Single-Ended Conversion:** Wandelt das differentielle Eingangssignal $v_{id} = v_{in+} - v_{in-}$ ohne Verstärkungsverlust in ein einzelnes Ausgangssignal v_{out} um!
   - **Hohe Verstärkung** und größerer Ausgangs-Swing ($V_{DD} - |V_{DS,\text{sat},4}|$ statt $V_{DD} - |V_{th3}|$).

Kleinsignal-Differenzverstärkung des 5-Transistor-OTAs (`Chapter 06` Slides 33–34)

Bei symmetrischer Auslegung ($T_1 = T_2 \implies g_{m1} = g_{m2} = g_{m1,2}$ und $T_3 = T_4 \implies g_{m3} = g_{m4} = g_{m3,4}$):

1. **Herleitung über Strom-Superposition (Kurzschlussstrom i_{out}, `Chapter 06` Slide 34):**
   - T_1 (am Eingang $v_{in+} = +\frac{v_{id}}{2}$) zieht den Kleinsignalstrom $i_1 = g_{m1}\frac{v_{id}}{2}$.
   - Der 1:1-PMOS-Stromspiegel ($T_3 \to T_4$) spiegelt diesen Strom in den Ausgangszweig: $i_4 = i_3 = i_1 = g_{m1}\frac{v_{id}}{2}$ (fließt von oben in den Ausgangsknoten).
   - T_2 (am Eingang $v_{in-} = -\frac{v_{id}}{2}$) zieht den Kleinsignalstrom $i_2 = g_{m2}\left(-\frac{v_{id}}{2}\right) = -g_{m2}\frac{v_{id}}{2}$ (aus dem Ausgangsknoten nach unten).
   - Beide Teilströme addieren sich konstruktiv im Ausgangsknoten:

$$i_{out} = i_4 - i_2 = g_{m1}\frac{v_{id}}{2} - \left(-g_{m2}\frac{v_{id}}{2}\right) = \frac{g_{m1} + g_{m2}}{2}v_{id} = g_{m1,2}v_{id} \implies G_m = g_{m1,2}$$

   - Ausgangswiderstand am Knoten v_{out} (Blick in Drain von T_2 und Drain von T_4):

$$r_{out} = r_{ds2} \parallel r_{ds4}$$

2. **Herleitung über Spannungs-Superposition (`Chapter 06` Slide 33):**
   - Nicht-invertierender Pfad ($v_{in+} = +\frac{v_{id}}{2}$ über $T_1 \to$ Knoten X an Diode $T_3 \to$ CS-Stufe $T_4 \to v_{out}$):

$$A_{v+} = \frac{v_{out+}}{v_{in+}} = \frac{v_x}{v_{in+}} \cdot \frac{v_{out+}}{v_x} \approx \left(-\frac{g_{m1}}{g_{m3}}\right) \cdot \big(-g_{m4}(r_{ds2} \parallel r_{ds4})\big) = +g_{m1}(r_{ds2} \parallel r_{ds4}) \quad (\text{für } g_{m3} = g_{m4})$$

   - Invertierender Pfad ($v_{in-} = -\frac{v_{id}}{2}$ direkt über CS-Stufe $T_2 \to v_{out}$):

$$A_{v-} = \frac{v_{out-}}{v_{in-}} \approx -g_{m2}(r_{ds2} \parallel r_{ds4})$$

   - Überlagerung beider Pfade:

$$v_{out} = A_{v+}v_{in+} + A_{v-}v_{in-} = A_{v+}\left(+\frac{v_{id}}{2}\right) + A_{v-}\left(-\frac{v_{id}}{2}\right) = \frac{A_{v+} - A_{v-}}{2}v_{id}$$

$$\boxed{A_v = \frac{v_{out}}{v_{id}} = \frac{v_{out}}{v_{in+} - v_{in-}} = \frac{A_{v+} - A_{v-}}{2} \approx g_{m1,2}(r_{ds2} \parallel r_{ds4})}$$

   (Hinweis zum Vorzeichen: Auf Slide 33 steht $+g_{m1,2}(r_{ds2} \parallel r_{ds4})$, weil v_{in+} der nicht-invertierende Eingang und v_{in-} der invertierende Eingang ist; auf Slide 34/35 steht $-g_{m1,2}(r_{ds2} \parallel r_{ds4})$ wegen der allgemeinen Zweitorkonvention $A_v = -G_m r_{out}$.)

7.6 6.6 Frequenzgang der Differenzstufe mit Stromspiegel-Last (Mirror Pole & Zero)

1. Allgemeine Knotenregeln für Pole und Nullstellen (`Chapter 06` Slides 37–40)

- **Pol an jedem Knoten k im Signalpfad:** Wird bestimmt durch den gesamten Kleinsignalwiderstand r_k (Parallelschaltung aller Widerstände nach links/rechts/oben/unten gegen AC-GND) und die gesamte Knotenkapazität C_k gegen AC-GND (inkl. Miller-Kapazitäten):

$$\omega_{pk} = -s_{pk} = \frac{1}{r_k \cdot C_k}$$

- **Rechte-Halbebenen-Nullstelle (RHP-Zero) jeder invertierenden Verstärkerstufe:** Wird bestimmt durch die Steilheit g_m und die Gate-Drain-Kapazität C_{GD} des verstärkenden Transistors:

$$\omega_{z,\text{RHP}} = +s_z = +\frac{g_m}{C_{GD}}$$

2. Widerstände und Kapazitäten an den Knoten des 5-Transistor-OTAs (`Chapter 06` Slides 38–40 & 46)

1. **Ausgangsknoten (Knoten 1, an v_{out}, Drain von T_2 und T_4):**

$$r_1 = r_{ds2} \parallel r_{ds4} = \frac{1}{g_1}, \qquad C_1 \approx C_L + C_{DB2} + C_{DB4} + C_{GD2} + C_{GD4} \xrightarrow{C_L \text{ groß}} C_L$$

2. **Stromspiegel-Knoten / Mirror Node (Knoten 2, Drain/Gate von T_3, Gate von T_4, Drain von T_1):**

$$r_2 = r_{ds1} \parallel r_{ds3} \parallel \frac{1}{g_{m3}} \approx \frac{1}{g_{m3}} = \frac{1}{g_2}$$

$$C_2 \approx C_{GS3} + C_{GS4} + C_{DB1} + C_{DB3} + C_{GD1} + \big(1 + A_{\text{Miller}}(\omega_{p2})\big)C_{GD4}$$

- **Wichtige Fallunterscheidung für die Miller-Verstärkung von C_{GD4} an Knoten 2 (`Chapter 06` Slide 46):**
  - **Fall A ($\omega_{p2} \ll \omega_{p1}$, d. h. keine oder sehr kleine Lastkapazität C_L am Ausgang):** Bei ω_{p2} hat der Ausgang noch seine volle DC-Verstärkung $A_{\text{Miller}}(\omega_{p2}) \approx A_{\text{Miller}}(0) = g_{m4}(r_{ds2} \parallel r_{ds4})$. Der Miller-Kondensator dominiert C_2:

$$C_2 \approx C_{GS3} + C_{GS4} + g_{m4}(r_{ds2} \parallel r_{ds4})C_{GD4} \approx g_{m4}(r_{ds2} \parallel r_{ds4})C_{GD4} \implies \omega_{p2} \approx \frac{g_{m3,4}}{g_{m4}(r_{ds2} \parallel r_{ds4})C_{GD4}}$$

  - **Fall B ($\omega_{p2} \gg \omega_{p1}$, Standardfall bei großem C_L am Ausgang, wie im Zahlenbeispiel auf Slide 47):** Bei der hohen Frequenz ω_{p2} ist der Ausgangsknoten durch C_L bereits stark gedämpft ($A_{\text{Miller}}(\omega_{p2}) \approx 0$ ist vernachlässigbar klein!). Damit verschwindet der Miller-Effekt an C_{GD4}:

$$\boxed{C_2 \approx C_{GS3} + C_{GS4} = 2C_{GS3,4}} \quad \text{(plus ggf. } C_{DB1} + C_{DB3} + C_{GD1} + C_{GD4}\text{)}$$

3. **Eingangsknoten (Gate von T_1):**

$$r_{in} = r_{\text{sig}}, \qquad C_{in} \approx C_{GS1} + \left(1 + \frac{g_{m1}}{g_{m3}}\right) C_{GD1} \qquad \text{(für ideale Spannungsquelle } r_{\text{sig}} = 0 \text{ liegt der Pol bei } \infty\text{)}$$

3. Komplette Übertragungsfunktion, Pole & Nullstellen des 5-Transistor-OTAs (`Chapter 06` Slides 42–50)

- **Einzel-Übertragungsfunktionen der beiden Signalpfade:**

Invertierender Pfad (direkt über T_2, nur 1 Pol!): $A_{v-}(s) = \dfrac{v_{out}}{v_{in-}} = -\dfrac{g_{m2} - sC_{GD2}}{g_1 + sC_1}$

Nicht-invertierender Pfad (über Stromspiegel $T_1 \to T_3 \to T_4$, 2 Pole!): $A_{v+}(s) = \dfrac{v_{out}}{v_{in+}} = \left(-\dfrac{g_{m1} - sC_{GD1}}{g_2 + sC_2}\right) \cdot \left(-\dfrac{g_{m4} - sC$

- **Gesamte Differenz-Übertragungsfunktion $A_v(s) = \frac{v_{out}(s)}{v_d(s)} = \frac{A_{v+}(s) - A_{v-}(s)}{2}$ (für $T_1 = T_2, T_3 = T_4$ und Vernachlässigung von $sC_{GD4} \ll g_{m4}$):**

$$A_v(s) = \frac{1}{2}\frac{g_{m1,2} - sC_{GD1,2}}{g_1 + sC_1}\left(\frac{g_{m3,4}}{g_{m3,4} + sC_2} + 1\right) = \boxed{\frac{1}{2} \cdot \frac{(g_{m1,2} - sC_{GD1,2})(r_{ds2} \parallel r_{ds4})}{1 + sC_1(r_{ds2} \parallel r_{ds4})} \cdot \frac{2g_{m3,4} + sC_2}{g_{m3,4} + sC_2}}$$

- **Die 2 Pole und 2 Nullstellen des 5-Transistor-OTAs (Klausur-Klassiker!):**
  1. **Dominanter Ausgangspol ω_{p1} (Output Pole, LHP):**

$$\boxed{s_{p1} = -\omega_{p1} = -\frac{1}{C_1(r_{ds2} \parallel r_{ds4})}, \qquad f_{p1} = \frac{1}{2\pi C_1(r_{ds2} \parallel r_{ds4})}} \quad (-20\,\text{dB/dec}, -90°)$$

  2. **Zweiter Pol / Stromspiegel-Pol ω_{p2} (Mirror Pole am Knoten 2, LHP):**

$$\boxed{s_{p2} = -\omega_{p2} = -\frac{g_{m3,4}}{C_2} \approx -\frac{g_{m3,4}}{2C_{GS3,4}}, \qquad f_{p2} = \frac{g_{m3,4}}{2\pi C_2}} \quad (-20\,\text{dB/dec}, -90°)$$

3. **Stromspiegel-Nullstelle ω_{z1} (Mirror Zero in der LINKEN Halbebene, LHP, entsteht durch die Addition des schnellen Pfads T_2 und des durch C_2 verzögerten Spiegelpfads $T_1 \to T_3 \to T_4$!):**

$$\boxed{s_{z1} = -\omega_{z1} = -\frac{2g_{m3,4}}{C_2} = 2 \cdot s_{p2} \implies f_{z1} = 2 \cdot f_{p2}} \quad (+20\,\text{dB/dec}, +90^\circ)$$

*(Pol-Nullstellen-Dublette / Pole-Zero Doublet: Die Nullstelle liegt immer exakt bei der **doppelten Frequenz** des Mirror-Pols! Oberhalb von f_{p2} fällt die Verstärkung der langsamen Hälfte weg, sodass der Betrag bis $f_{z1} = 2f_{p2}$ um exakt 6 dB [Faktor 2] stärker absinkt und danach durch z_1 wieder auf -20 dB/dec und -90° Phase kompensiert wird – siehe Bode-Plot auf `Chapter 06` Slide 50!)*

4. **Eingangs-Nullstelle ω_{z2} (in der RECHTEN Halbebene, RHP, durch Vorwärtskopplung über $C_{GD1,2}$):**

$$\boxed{s_{z2} = +\omega_{z2} = +\frac{g_{m1,2}}{C_{GD1,2}}, \qquad f_{z2} = \frac{g_{m1,2}}{2\pi C_{GD1,2}}} \quad (+20\,\text{dB/dec}, -90^\circ, \text{ liegt bei sehr hoher GHz-Frequenz})$$

7.7 6.7 Symmetrischer Mehrstufiger OTA / Current-Mirror OTA (Ex7)

In `Ex7` wird ein vollständiger symmetrischer **Current-Mirror OTA (Operational Transconductance Amplifier)** analysiert und dimensioniert:

- **Aufbau (`Ex7` Slide 2):**
  - Referenz-Stromspiegel: I_{ref} speist NMOS-Diode T_{Ref}, die den Fußpunkt-Transistor T_{Bias} (Tail Current I_{SS}) ansteuert.
  - Differenzstufe (innen): NMOS-Eingangspaar T_1 (an $+\frac{v_{in}}{2}$, Knoten N_2 darüber) und $T_{1'}$ (an $-\frac{v_{in}}{2}$, Knoten $N_{2'}$ darüber), belastet mit zwei **PMOS-Dioden** T_2 und $T_{2'}$.
  - Äußere Common-Source- / Stromspiegel-Stufen:
    - Rechts (nicht-invertierender Pfad): PMOS T_3 bildet mit T_2 einen Stromspiegel (Knoten N_2, Spannung v_2) und speist direkt den Ausgangsknoten N_3 (V_{Out}).
    - Links (invertierender Pfad): PMOS $T_{3'}$ bildet mit $T_{2'}$ einen Stromspiegel (Knoten $N_{2'}$, Spannung $v_{2'}$) und speist unten einen weiteren NMOS-Stromspiegel aus Diode $T_{4'}$ (Knoten $N_{3'}$, Spannung $v_{3'}$) und Ausgangstransistor T_4 (am Ausgangsknoten N_3).

1. DC-Dimensionierung bei gemeinsamem $V_{GS,\text{eff}}$ für alle Transistoren (`Ex7` Slides 3–6)

1. **Referenztransistor T_{Ref} und Fußpunkt-Stromsenke T_{Bias} (`Ex7` Slide 3):**

$$W_{\text{Ref}} = \frac{2I_{\text{ref}}L}{\beta_{0n}V_{GS,\text{eff}}^2}, \qquad W_{\text{Bias}} = \frac{I_{SS}}{I_{\text{ref}}} \cdot W_{\text{Ref}}$$

2. **Eingangspaar $T_1, T_{1'}$ und PMOS-Diodenlasten $T_2, T_{2'}$ (`Ex7` Slide 4):** Da $I_1 = I_{1'} = \frac{I_{SS}}{2}$ und alle Transistoren dasselbe L und $V_{GS,\text{eff}}$ haben:

$$W_1 = W_{1'} = \frac{1}{2}W_{\text{Bias}} = \frac{I_{SS}L}{\beta_{0n}V_{GS,\text{eff}}^2}, \qquad W_2 = W_{2'} = \frac{2I_1L}{\beta_{0p}V_{GS,\text{eff}}^2} = \frac{I_{SS}L}{\beta_{0p}V_{GS,\text{eff}}^2}$$

3. **DC-Knotenpotentiale (`Ex7` Slide 5):**

$$V_{GS,T_{\text{Ref}}} = \sqrt{\frac{2I_{\text{ref}}}{\beta_{T_{\text{Ref}}}}} + V_{th,n} = V_{GS,\text{eff}} + V_{th,n}$$

$$V_{N1} = V_{ICM} - V_{GS1} = V_{ICM} - \left(\sqrt{\frac{I_{SS}}{\beta_{T1}}} + V_{th,n}\right) = V_{ICM} - V_{GS,\text{eff}} - V_{th,n}$$

$$V_{\text{Out},2} = V_{N2} = V_{N2'} = V_{DD} - |V_{GS2}| = V_{DD} - \left(\sqrt{\frac{I_{SS}}{\beta_{T2}}} + |V_{th,p}|\right) = V_{DD} - V_{GS,\text{eff}} - |V_{th,p}|$$

4. **Äußere Stufen $T_3, T_{3'}, T_4, T_{4'}$ (bei 1:1-Spiegelverhältnis, sodass $I_3 = I_{3'} = I_4 = I_{4'} = \frac{I_{SS}}{2}$, Ex7 Slide 6):**

$$W_3 = W_{3'} = W_2 = W_{2'} = \frac{I_{SS}L}{\beta_{0p}V_{GS,\text{eff}}^2}, \qquad W_4 = W_{4'} = W_1 = W_{1'} = \frac{I_{SS}L}{\beta_{0n}V_{GS,\text{eff}}^2}$$

(Allgemein: Bei einem Stromspiegel-Übersetzungsverhältnis $1 : B$ in den äußeren Zweigen wären $W_3 = B \cdot W_2$ und $W_4 = B \cdot W_{4'}$.)

2. Kleinsignal-Differenzverstärkung A_{DM} über beide Signalpfade (Ex7 Slides 8–13)

1. **Nicht-invertierender Pfad ($v_{in,p} = +\frac{v_{in}}{2} \to T_1 \to$ Knoten $2 \to T_3 \to V_{\text{Out}}$, Ex7 Slide 11):**

$$A_{\text{in},2} = \frac{v_2}{v_{in,p}} = -g_{m1}\left(r_{ds1} \parallel \frac{1}{g_{m2}}\right) \approx -\frac{g_{m1}}{g_{m2}}, \qquad A_{2,3} = \frac{v_{out}}{v_2} = -g_{m3}(r_{ds3} \parallel r_{ds4})$$

$$A_p = \frac{v_{out}}{v_{in,p}} = A_{\text{in},2} \cdot A_{2,3} = +\frac{g_{m1}}{g_{m2}} g_{m3}(r_{ds3} \parallel r_{ds4})$$

2. **Invertierender Pfad ($v_{in,n} = -\frac{v_{in}}{2} \to T_{1'} \to$ Knoten $2' \to T_{3'} \to$ Knoten $3' \to T_4 \to V_{\text{Out}}$, Ex7 Slide 12):**

$$A_{\text{in},2'} = \frac{v_{2'}}{v_{in,n}} \approx -\frac{g_{m1'}}{g_{m2'}}, \qquad A_{2',3'} = \frac{v_{3'}}{v_{2'}} \approx -\frac{g_{m3'}}{g_{m4'}}, \qquad A_{3',3} = \frac{v_{out}}{v_{3'}} = -g_{m4}(r_{ds3} \parallel r_{ds4})$$

$$A_n = \frac{v_{out}}{v_{in,n}} = A_{\text{in},2'} \cdot A_{2',3'} \cdot A_{3',3} = -\frac{g_{m1'}}{g_{m2'}} \frac{g_{m3'}}{g_{m4'}} g_{m4}(r_{ds3} \parallel r_{ds4})$$

3. **Gesamte Differenzverstärkung $A_{DM} = \frac{v_{out}}{v_{in}}$ durch Superposition (Ex7 Slide 13):**

$$v_{out} = \left(+\frac{1}{2}v_{in}\right) A_p + \left(-\frac{1}{2}v_{in}\right) A_n$$

$$\boxed{A_{DM} = \frac{v_{out}}{v_{in}} = \frac{A_p - A_n}{2} = \frac{1}{2}\left(\frac{g_{m1}}{g_{m2}} g_{m3} + \frac{g_{m1'}}{g_{m2'}} \frac{g_{m3'}}{g_{m4'}} g_{m4}\right)(r_{ds3} \parallel r_{ds4}) \xrightarrow{\text{symmetrisch}} g_{m1}\frac{g_{m3}}{g_{m2}}(r_{ds3} \parallel r_{ds4})}$$

(Für 1:1-Stromspiegel $g_{m2} = g_{m3}$ und $g_{m4'} = g_{m4}$ ergibt sich $A_{DM} = g_{m1}(r_{ds3} \parallel r_{ds4})$; für ein Spiegelverhältnis $B = \frac{g_{m3}}{g_{m2}} = \frac{(W/L)_3}{(W/L)_2}$ wird die Steilheit und Verstärkung um den Faktor B auf $A_{DM} = B \cdot g_{m1}(r_{ds3} \parallel r_{ds4})$ erhöht!)

3. Knotenkapazitäten, Pole und Nullstellen des Symmetrischen OTAs (Ex7 Slides 17–19)

Knoten / Pfad	**Gesamtkapazität C_{Nk} am Knoten (inkl. Miller-Effekt)**	**Kleinsignal-Leitwert $g_{Nk} = \frac{1}{r_{Nk}}$**	**Polstelle $p_k = -\frac{g_{Nk}}{C_{Nk}}$**
Knoten 2 *(Nicht-inv. Pfad)*	$C_{N2} = C_{GD1} + C_{DB1} + C_{DB2} + C_{GS2} + C_{GS3} + \big(1 + g_{m3}(r_{ds3} \parallel r_{ds4})\big)C_{GD3}$	$\approx g_{m2}$	$p_2 = -\frac{g_{m2}}{C_{N2}} \approx -\frac{g_{m2}}{C_{GS2}+C_{GS3}+g_{m3}(r_{ds3}\parallel r_{ds4})C_{GD3}}$
Knoten $2'$ *(Invert. Pfad)*	$C_{N2'} = C_{GD1'} + C_{DB1'} + C_{DB2'} + C_{GS2'} + C_{GS3'} + \left(1 + \frac{g_{m3'}}{g_{m4'}}\right) C_{GD3'}$	$\approx g_{m2'}$	$p_{2'} = -\frac{g_{m2'}}{C_{N2'}} \approx -\frac{g_{m2'}}{C_{GS2'}+C_{GS3'}}$
Knoten $3'$ *(Invert. Pfad)*	$C_{N3'} = C_{GD3'} + C_{DB3'} + C_{GS4'} + C_{DB4'} + C_{GS4} + \big(1 + g_{m4}(r_{ds3} \parallel r_{ds4})\big)C_{GD4}$	$\approx g_{m4'}$	$p_{3'} = -\frac{g_{m4'}}{C_{N3'}} \approx -\frac{g_{m4'}}{C_{GS4'}+C_{GS4}+g_{m4}(r_{ds3}\parallel r_{ds4})C_{GD4}}$
Knoten 3 (V_{Out}) *(Gemeinsamer Ausgang)*	$C_{N3} = C_{GD3} + C_{DB3} + C_{GD4} + C_{DB4} + C_L \approx C_L$	$\frac{1}{r_{ds3}\parallel r_{ds4}}$	$p_{\text{out}} = -\frac{1}{(r_{ds3}\parallel r_{ds4})C_{N3}} \approx -\frac{1}{(r_{ds3}\parallel r_{ds4})C_L}$ *(Dominanter Pol!)*

- **RHP-Nullstellen in den beiden Signalpfaden (Ex7 Slide 19):** Jeder als Common-Source-Verstärker arbeitende Transistor im jeweiligen Pfad erzeugt durch seine Gate-Drain-Kapazität C_{GD} eine positive Nullstelle in der rechten Halbebene:

– **Nicht-invertierender Pfad (2 RHP-Nullstellen durch T_1 und T_3):**

$$z_1 = +\frac{g_{m1}}{C_{GD1}}, \qquad z_3 = +\frac{g_{m3}}{C_{GD3}}$$

– **Invertierender Pfad (3 RHP-Nullstellen durch $T_{1'}, T_{3'}$ und T_4):**

$$z_{1'} = +\frac{g_{m1'}}{C_{GD1'}}, \qquad z_{3'} = +\frac{g_{m3'}}{C_{GD3'}}, \qquad z_4 = +\frac{g_{m4}}{C_{GD4}}$$

---

8 Kapitel 7: Klausur-Rechenrezepte, LTspice-Referenz & Typische Stolpersteine (Ex1–Ex7)

8.1 7.1 Schritt-für-Schritt-Kochrezepte für die 6 Haupt-Klausuraufgabentypen

Rezept 1: Extraktion von λ, V_{th} und β_0 aus Kennlinienfeld (Ex1-2 Task 4)

1. Zwei Punkte (V_{DS1}, I_{D1}) und (V_{DS2}, I_{D2}) auf **derselben** V_{GS}-Kurve im flachen **Sättigungsbereich** ($V_{DS} \geq V_{GS} - V_{th}$) ablesen.
2. Kanallängenmodulation λ berechnen:
$$\lambda = \frac{I_{D2} - I_{D1}}{I_{D1}V_{DS2} - I_{D2}V_{DS1}}$$
3. Schwellspannung V_{th} berechnen:
$$V_{th} = V_{GS} - \sqrt{\frac{2LI_{D1}}{\beta_0 W(1 + \lambda V_{DS1})}} \quad \text{(bzw. ohne } \lambda\text{: } V_{th} = V_{GS} - \sqrt{\frac{2LI_{D1}}{\beta_0 W}}\text{)}$$
4. Gesuchte Gate-Source-Spannung V_{GS} für einen neuen Zielstrom $I_{D,\text{ziel}}$ berechnen:
$$V_{GS,\text{ziel}} = V_{th} + \sqrt{\frac{2LI_{D,\text{ziel}}}{\beta_0 W(1 + \lambda V_{DS})}}$$

Rezept 2: Kleinsignal-Ersatzschaltbild zeichnen & Verstärkung über Y-Parameter herleiten (Ex2, Ex4, Ex4-3, Ex5)

1. **DC-Spannungsquellen (V_{DD}, V_{SS}, V_B) erden (Small-Signal GND)**, **DC-Stromquellen ($I_{SS}, I_{\mathbf{REF}}$) als Leerlauf entfernen**.
2. Jeden Transistor durch sein Kleinsignalmodell ersetzen ($g_m v_{gs}$ parallel zu r_{ds} zwischen D und S).
3. Prüfen, ob **Source auf Small-Signal GND** liegt:
   - Wenn **JA** ($v_s = 0$): $v_{bs} = 0 \implies$ Quelle $g_{mb}v_{bs}$ weglassen!
   - Wenn **NEIN** ($v_s \neq 0$, z. B. Source-Folger, Kaskode, CG, NMOS-Diodenlast) und $\gamma > 0$: Quelle $g_{mb}v_{bs}$ mit $v_{bs} = -v_s$ parallel zu $g_m v_{gs}$ einzeichnen!
4. $G_m = Y_{21}$ **bestimmen:** Ausgang nach GND kurzschließen ($v_{out} = 0$), Kurzschlussstrom i_{out} berechnen $\implies G_m = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0}$ (Bei HF mit C_{GD}: $G_m(s) = g_m - sC_{GD}$).
5. $r_{out} = \frac{1}{Y_{22}}$ **bestimmen:** Eingang nach GND kurzschließen ($v_{in} = 0$), Prüfspannung v_{out} anlegen, Strom i_{out} berechnen $\implies r_{out} = \left.\frac{v_{out}}{i_{out}}\right|_{v_{in}=0}$.
6. **Verstärkung Zusammensetzen:** $A_v = -G_m \cdot r_{out}$.

Rezept 3: Dimensionierung (W/L) einer Verstärkerstufe aus Gain- und Swing-Spezifikation (Ex4 Task 2)

Gegeben: $V_{DD}, I_D, \Delta v_{\text{SWING}} = v_{OUT,\max} - v_{OUT,\min}, A_v$:

1. Kleinsignal-Ausgangswiderstand aus Ruhestrom I_D bestimmen:

$$r_{out} = r_{ds,n} \parallel r_{ds,p} = \frac{1}{(\lambda_n + \lambda_p) I_D}$$

2. Benötigte Steilheit $g_{m,\text{in}}$ des Eingangstransistors aus der geforderten Verstärkung $|A_v|$ berechnen:

$$g_{m,\text{in}} = \frac{|A_v|}{r_{out}} \implies \left(\frac{W}{L}\right)_{\text{in}} = \frac{g_{m,\text{in}}^2}{2\beta_{0,\text{in}} I_D}$$

3. Aus $(W/L)_{\text{in}}$ folgt sofort die Overdrive-Spannung des Eingangstransistors und damit eine Grenze des Ausgangs-Swings (z. B. für NMOS-Eingang M_2):

$$v_{OUT,\min} = V_{GS2,\text{eff}} = \sqrt{\frac{2I_D}{\beta_{0n}(W/L)_2}} = \frac{2I_D}{g_{m2}}$$

4. Daraus folgt die andere Grenze des Ausgangs-Swings und das $(W/L)_{\text{load}}$ des Lasttransistors (z. B. PMOS-Last M_1):

$$v_{OUT,\max} = v_{OUT,\min} + \Delta v_{\text{SWING}} = V_{DD} - |V_{GS1,\text{eff}}| \implies |V_{GS1,\text{eff}}| = V_{DD} - v_{OUT,\max} \implies \left(\frac{W}{L}\right)_1 = \frac{2I_D}{\beta_{0p}(V_{DD} - v_{OUT,\max})^2}$$

5. DC-Bias-Spannungen an den Gates angeben:

$$V_{IN} = V_{GS2,\text{eff}} + V_{th,n}, \qquad V_B = V_{DD} - (|V_{GS1,\text{eff}}| + |V_{th,p}|)$$

Rezept 4: ICMR-Berechnung einer Differenzstufe mit und ohne Body-Effekt (Ex6)

1. Ruhestrom pro Zweig ist immer $I_{D1,2} = \frac{I_{SS}}{2}$. Daraus folgt $V_{GSeff1,2} = \sqrt{\frac{I_{SS}}{\beta_{0n}(W/L)_{1,2}}}$.
2. DC-Drainpotential der Eingangstransistoren bestimmen: $V_{D1,2} = V_{DD} - R_1 \frac{I_{SS}}{2}$.
3. **Ohne Body-Effekt ($V_{SB} = 0$):**
   - $V_{CM,\text{in,max}} = V_{D1,2} + V_{th0}$
   - $V_{CM,\text{in,min}} = V_{SS} + V_{N1,\min} + V_{GSeff1,2} + V_{th0}$ (mit $V_{N1,\min} = 0$ für ideale Quelle bzw. $V_{GSeff,SS}$ für NMOS T_{SS}).
4. **Mit Body-Effekt (Bulk an $V_{SS} = 0$):**
   - Bei $V_{CM,\text{in,min}}$: $V_{SB,\min} = V_{N1,\min} = V_{GSeff,SS} \implies V_{th,\min} = V_{th0} + \gamma\sqrt{V_{GSeff,SS}} \implies V_{CM,\text{in,min}} = V_{GSeff,SS} + V_{GSeff1,2} + V_{th,\min}$.
   - Bei $V_{CM,\text{in,max}}$: $V_{SB,\max} = V_{D1,2} - V_{GSeff1,2} \implies V_{th,\max} = V_{th0} + \gamma\sqrt{V_{D1,2} - V_{GSeff1,2}} \implies V_{CM,\text{in,max}} = V_{D1,2} + V_{th,\max}$.

8.2 7.2 LTspice-Kurzreferenz aus den Übungen (Ex1, Ex2, Ex4, Ex6)

Simulationsart / Aufgabe	LTspice-Befehl / Vorgehen	Wichtige Hinweise aus den Übungen
DC-Arbeitspunkt & Kleinsignalparameter auslesen (Ex2 Slides 5–7)	`.op` (DC operating point) → `View` → `SPICE Error Log`	Im Error Log heißen die Parameter: • `Gm` $\triangleq g_m$ • `Gds` $\triangleq g_{ds} = 1/r_{ds}$ • `Gmb` $\triangleq g_{mb}$ • `dQgdVsb` $\triangleq C_{GS}$, `dQgdVdb` $\triangleq C_{GD}$
Kleinsignalverstärkung aus DC-Sweep bestimmen (Ex4 Slide 7)	`.dc VIN 0 1.2 1m` → `Add Trace` → `D(V(out))`	Der Ableitungsoperator `D(V(out))` plottet direkt $\frac{\partial v_{OUT}}{\partial v_{IN}} = A_v$ über V_{IN} bzw. I_D!
Frequenzgang / Bode-Plot (Ex1 Slide 15, Ex5)	`.ac dec 10 1 1G` (AC-Quelle mit `AC 1`)	Liefert direkt $20\log_{10}\lvert V(\text{out})\rvert$ in dB und Phase in Grad. -3 dB-Grenzfrequenz f_c dort ablesen, wo Betrag um 3.01 dB unter DC-Plateau gefallen ist (Phase $-45°$).
Transiente Zeitsimulation (Ex1 Slides 9–12)	`.tran 2m` mit `PULSE(...)` oder `SINE(Voff Vamp Freq)`	Bei `SINE` stellt `Voff` den DC-Arbeitspunkt (V_{IN}) und `Vamp` die Kleinsignal-Amplitude ($\hat{v}_{in}$) ein!

8.3 7.3 Typische Klausur-Stolpersteine & Einheiten-Spickzettel

1. **Einheiten-Konsistenz (Der häufigste Rechenfehler!):**
   - $\mu\text{A/V} = \mu\text{S}$, und $\mu\mathbf{S} \cdot \mathbf{M\Omega} = 1\,\mathbf{V/V}$!
   - $\mu\text{S} \cdot \text{k}\Omega = 10^{-3}\,\text{V/V}$!
   - $\text{mS} \cdot \text{k}\Omega = 1\,\text{V/V}$!
   - $\text{M}\Omega \cdot \text{pF} = 10^6\,\Omega \cdot 10^{-12}\,\text{F} = 10^{-6}\,\text{s} = 1\,\mu\text{s} \implies \omega = \frac{1}{\tau} = 1\,\text{Mrad/s}$!
   - $\text{k}\Omega \cdot \text{pF} = 10^3\,\Omega \cdot 10^{-12}\,\text{F} = 10^{-9}\,\text{s} = 1\,\text{ns} \implies \omega = 1\,\text{Grad/s}$!
   - **Kreisfrequenz ω vs. Frequenz f:** Immer prüfen, ob nach ω (in rad/s) oder $f = \frac{\omega}{2\pi}$ (in Hz) gefragt ist! ($\frac{1}{2\pi} \approx 0.159155$, merke: $R = 100\,\text{k}\Omega, C = 1\,\text{pF} \implies \omega_c = 10\,\text{Mrad/s} \implies f_c = 1.59\,\text{MHz}$, Ex1 Slide 18 & Chapter 05 Slide 30).
2. **Faktor $\frac{1}{2}$ beim Ruhestrom in der Differenzstufe (Ex6, Ex7):**
   - In der Differenzstufe teilt sich der Fußpunktstrom I_{SS} im Arbeitspunkt je zur Hälfte auf beide Zweige auf: $I_{D1} = I_{D2} = \frac{I_{SS}}{2}$! Setzt man versehentlich I_{SS} statt $\frac{I_{SS}}{2}$ in die Formel für $W_{1,2}$ oder V_{GSeff0} ein, liegt man um den Faktor 2 bzw. $\sqrt{2}$ falsch!
3. **PMOS-Spannungen bei Stromquellen und Spiegeln (Ex3, Ex4):**
   - Bei einem PMOS mit Source an V_{DD} ist die steuernde Spannung **nicht** das Gate-Potential V_B, sondern die Differenz zur positiven Versorgung: $V_{SG} = |V_{GS}| = V_{DD} - V_B$! Ebenso ist die Drain-Source-Spannung $V_{SD} = |V_{DS}| = V_{DD} - V_{OUT}$!
4. **RHP-Nullstelle vs. LHP-Nullstelle im Bode-Diagramm (Chapter 05, Ex5, Ex7):**
   - Eine Nullstelle erhöht den Betrag **immer** um $+20$ dB/Dekade.
   - Aber: Eine **LHP-Nullstelle** ($s_z < 0$, z. B. Mirror-Zero $z_1 = -\frac{2g_{m3,4}}{C_2}$ im 5-Transistor-OTA) **hebt** die Phase um $+90°$ (gut für Phasenreserve!), während eine **RHP-Nullstelle** ($s_z > 0$, z. B. $z = +\frac{g_m}{C_{GD}}$ beim CS-Verstärker) die Phase um $-90°$ **senkt** (schlecht für Phasenreserve!).