Probeklausur: Introduction to CMOS Analog Integrated Circuit Design (`Intro_to_CMOS`)

Master-Semester – Vollständige Klausur-Referenz & Formelsammlung

Inhaltsverzeichnis

1 Prüfungsübersicht & Punkteverteilung **2**

2 Globale Technologieparameter (0,13 μm-CMOS-Prozess) **2**

3 Aufgabe 1: MOS-Transistor-Physik, Parameterextraktion & Parasitäre Kapazitäten (15 Credits) **3**

3.1 Teilaufgabe 1.1: CMOS-Prozessquerschnitt & Substratanschlüsse (4 Credits) . . . 3

3.2 Teilaufgabe 1.2: Extraktion von λ und V_{th} aus Messdaten (`Ex1-2`, 6 Credits) . . . 3

3.3 Teilaufgabe 1.3: Arbeitspunktabhängigkeit der Gate-Kapazitäten & C_{ox}-Messung (`Ex2`, 5 Credits) . 4

4 Aufgabe 2: Mehrstufige Stromspiegel-Ketten & Kaskode-Stromspiegel (15 Credits) **4**

4.1 Teilaufgabe 2.1: Dimensionierung der NMOS-Stromsenke & Systematischer Kopierfehler (7 Credits) 4

4.2 Teilaufgabe 2.2: Dimensionierung des PMOS-Stromspiegels & Maximaler Lastwiderstand $R_{L,\max}$ (5 Credits) . . . 5

4.3 Teilaufgabe 2.3: Übergang zum Kaskode-Stromspiegel (3 Credits) . . . 5

5 Aufgabe 3: Einstufige Verstärker – CS-Rückwärtsentwurf, Geregelte Kaskode & Source-Folger (20 Credits) **5**

5.1 Teilaufgabe 3.1: Rückwärts-Dimensionierung eines CS-Verstärkers mit Stromquellenlast (`Ex4` Task 2, 8 Credits) . . . 5

5.2 Teilaufgabe 3.2: Geregelte Kaskode / Regulated Cascode mit Gain-Boosting (`Ex4-3` Task 1, 6 Credits) 5

5.3 Teilaufgabe 3.3: Source-Folger (Common-Drain) mit Body-Effekt (`Ex4` Task 3 & `Ex4-3` Task 2, 6 Credits) . . . 6

6 Aufgabe 4: Frequenzgang, Miller-Effekt, Pol-Nullstellen-Analyse & Phasenreserve (18 Credits) **6**

6.1 Teilaufgabe 4.1: Frequenzgang & Pol-Nullstellen-Analyse eines CS-Verstärkers (`Ex5` Task 3, 8 Credits) 6

6.2 Teilaufgabe 4.2: Miller-Effekt bei CS-Verstärker vs. Kaskode-Verstärker (`Ch. 05` Slides 34–40, 5 Credits) 6

6.3 Teilaufgabe 4.3: Stabilität & Phasenreserve eines rückgekoppelten Verstärkers (`Ex5` Task 2, 5 Credits) 7

7 Aufgabe 5: Differenzstufe – Eingangs-Gleichtaktbereich (ICMR) mit Body-Effekt & CMRR (16 Credits) **7**

7.1 Teilaufgabe 5.1: DC-Dimensionierung & Großsignal-Aussteuerung (5 Credits) . . . 7

7.2 Teilaufgabe 5.2: Eingangs-Gleichtaktbereich (ICMR) ohne und mit Body-Effekt (`Ex6` Tasks 3–6, 7 Credits) . . . 7

7.3 Teilaufgabe 5.3: Kleinsignal-Halbschaltungen & Gleichtaktunterdrückung (CMRR, 4 Credits) . . . 7

8 Aufgabe 6: Mehrstufige Operationsverstärker – 5-Transistor-OTA & Symmetrischer OTA (16 Credits) **8**

8.1 Teilaufgabe 6.1: Differenzstufe mit aktivem Stromspiegel als Last (5-Transistor-OTA, `Ch. 06` Slides 32–47, 7 Credits) . . . 8

8.2 Teilaufgabe 6.2: Symmetrischer Mehrstufiger OTA / Current-Mirror-OTA (`Ex7`, 9 Credits) . . . 8

9 Lösung zu Aufgabe 1: MOS-Transistor-Physik, Parameterextraktion & Parasitäre Kapazitäten (15 Credits) **9**

9.1 Lösung 1.1: CMOS-Prozessquerschnitt & Substratanschlüsse (4 Credits) . . . 9

9.2 Lösung 1.2: Extraktion von λ und V_{th} aus Messdaten (`Ex1-2`, 6 Credits) 9
9.3 Lösung 1.3: Arbeitspunktabhängigkeit der Gate-Kapazitäten & C_{ox}-Messung (`Ex2`, 5 Credits) 10

10 Lösung zu Aufgabe 2: Mehrstufige Stromspiegel-Ketten & Kaskode-Stromspiegel (15 Credits) 11
10.1 Lösung 2.1: Dimensionierung der NMOS-Stromsenke & Systematischer Kopierfehler (7 Credits) . . . 11
10.2 Lösung 2.2: Dimensionierung des PMOS-Stromspiegels & Maximaler Lastwiderstand $R_{L,\max}$ (5 Credits) 12
10.3 Lösung 2.3: Übergang zum Kaskode-Stromspiegel (3 Credits) 12

11 Lösung zu Aufgabe 3: Einstufige Verstärker – CS-Rückwärtsentwurf, Geregelte Kaskode & Source-Folger (20 Credits) 13
11.1 Lösung 3.1: Rückwärts-Dimensionierung eines CS-Verstärkers mit Stromquellenlast (`Ex4` Task 2, 8 Credits) 13
11.2 Lösung 3.2: Geregelte Kaskode / Regulated Cascode mit Gain-Boosting (`Ex4-3` Task 1, 6 Credits) . 14
11.3 Lösung 3.3: Source-Folger (Common-Drain) mit Body-Effekt (`Ex4` Task 3 & `Ex4-3` Task 2, 6 Credits) 14

12 Lösung zu Aufgabe 4: Frequenzgang, Miller-Effekt, Pol-Nullstellen-Analyse & Phasenreserve (18 Credits) 15
12.1 Lösung 4.1: Frequenzgang & Pol-Nullstellen-Analyse eines CS-Verstärkers (`Ex5` Task 3, 8 Credits) . . 15
12.2 Lösung 4.2: Miller-Effekt bei CS-Verstärker vs. Kaskode-Verstärker (`Ch. 05` Slides 34–40, 5 Credits) 16
12.3 Lösung 4.3: Stabilität & Phasenreserve eines rückgekoppelten Verstärkers (`Ex5` Task 2, 5 Credits) . . 17

13 Lösung zu Aufgabe 5: Differenzstufe – Eingangs-Gleichtaktbereich (ICMR) mit Body-Effekt & CMRR (16 Credits) 17
13.1 Lösung 5.1: DC-Dimensionierung & Großsignal-Aussteuerung (5 Credits) 17
13.2 Lösung 5.2: Eingangs-Gleichtaktbereich (ICMR) ohne und mit Body-Effekt (`Ex6` Tasks 3–6, 7 Credits) 18
13.3 Lösung 5.3: Kleinsignal-Halbschaltungen & Gleichtaktunterdrückung (CMRR, 4 Credits) 18

14 Lösung zu Aufgabe 6: Mehrstufige Operationsverstärker – 5-Transistor-OTA & Symmetrischer OTA (16 Credits) 19
14.1 Lösung 6.1: Differenzstufe mit aktivem Stromspiegel als Last (5-Transistor-OTA, 7 Credits) 19
14.2 Lösung 6.2: Symmetrischer Mehrstufiger OTA / Current-Mirror-OTA (`Ex7`, 9 Credits) 20

15 Notenschlüssel zur Selbsteinschätzung 21

Universität Stuttgart – Institute of Smart Sensors (IIS) Prüfer: Prof. Dr.-Ing. Jens Anders / Dr. Nima Shahpari **Bearbeitungszeit:** 120 Minuten **Gesamtpunktzahl:** 100 Credits **Hilfsmittel:** Taschenrechner (nicht programmierbar), eigene Formelsammlung (`Formelsammlung_Intro_to_CMOS.md`)

1 Prüfungsübersicht & Punkteverteilung

Aufgabe	Themengebiet (Vorlesung & Übungen)	Credits	Erreichte Credits
Aufgabe 1	MOS-Transistor-Physik, Parameterextraktion (λ, V_{th}) & Parasitäre Kapazitäten (`Ch. 01`, `Ex1-2`, `Ex2`)	**15**	
Aufgabe 2	Mehrstufige Stromspiegel-Ketten, Kopierfehler & Kaskode-Stromspiegel (`Ch. 03`, `Ex3`)	**15**	
Aufgabe 3	Einstufige Verstärker: CS-Rückwärtsentwurf, Geregelte Kaskode & Source-Folger mit Body-Effekt (`Ch. 04`, `Ex4`, `Ex4-2`, `Ex4-3`)	**20**	
Aufgabe 4	Frequenzgang, Y-Parameter, Miller-Effekt bei Kaskoden & Phasenreserve (`Ch. 05`, `Ex5`)	**18**	
Aufgabe 5	Differenzstufe: Eingangs-Gleichtaktbereich (ICMR) mit Body-Effekt & CMRR (`Ch. 06`, `Ex6`)	**16**	
Aufgabe 6	Mehrstufige Operationsverstärker: 5-Transistor-OTA & Symmetrischer Current-Mirror-OTA (`Ch. 06`, `Ex7`)	**16**	
Gesamt	**Alle Kapitel (`Ch. 00` – `Ch. 06`) & Alle Übungen (`Ex1` – `Ex7`)**	**100**	

2 Globale Technologieparameter (0,13 μm-CMOS-Prozess)

Sofern in einer Teilaufgabe nicht explizit abweichende Werte angegeben sind, gelten für alle Berechnungen die folgenden Standard-Prozessparameter bei Raumtemperatur ($T = 300\,\mathrm{K}, V_T = \frac{kT}{q} \approx 26\,\mathrm{mV}$):

Parameter	Symbol	NMOS-Wert	PMOS-Wert	Einheit
Versorgungsspannung	V_{DD} / V_{SS}	1,2	0 (GND)	V

Parameter	Symbol	NMOS-Wert	PMOS-Wert	Einheit
Prozess-Steilheitsparameter ($\mu C'_{ox}$)	β_{0n} / β_{0p}	360	60	μA/V^2
Schwellspannung ohne Body-Effekt ($V_{SB} = 0\,$V)	$V_{th0,n}$ / $\lvert V_{th0,p}\rvert$	0,20	0,20	V
Kanallängenmodulationsfaktor (für $L = 2\,\mu$m)	λ_n / λ_p	0,08	0,02	V^{-1}
Kanallängenmodulationsfaktor (für $L = 10\,\mu$m)	λ_n / λ_p	0,02	0,005	V^{-1}
Body-Effekt-Koeffizient	γ_n / γ_p	0,20	0,20	$\sqrt{\text{V}}$
Doppeltes Fermi-Potential des Substrats	$\lvert 2\Phi_F\rvert$	0,20	0,20	V
Flächenbezogene Gate-Oxidkapazität	C'_{ox}	12	12	fF/μm^2
Längenbezogene Gate-Drain-/Gate-Source-Überlappkapazität	$C_{GD\text{ov}0} = C_{GS\text{ov}0}$	0,40 (400 pF/m)	0,40 (400 pF/m)	fF/μm

TEIL I: KLAUSURAUFGABEN (Ohne Lösungen)

3 Aufgabe 1: MOS-Transistor-Physik, Parameterextraktion & Parasitäre Kapazitäten (15 Credits)

3.1 Teilaufgabe 1.1: CMOS-Prozessquerschnitt & Substratanschlüsse (4 Credits)

Ein analoger integrierter Schaltkreis wird in einem **Single-Well-CMOS-Prozess** (mit globalem p-Substrat und lokaler n-Wanne) gefertigt.

1. **(1,5 Credits)** Beschreiben Sie den strukturellen Aufbau (Dotierungstypen p, n, p^+, n^+ für Substrat, Wanne, Source/Drain und Bulk-Kontakte) eines NMOS- und eines PMOS-Transistors in diesem Prozess.
2. **(1,5 Credits)** An welche Versorgungspotentiale (V_{DD} bzw. V_{SS}/GND) müssen der Bulk-Kontakt des NMOS und der Bulk-Kontakt (n-Well) des PMOS zwingend angeschlossen werden? Begründen Sie dies physikalisch anhand der parasitären pn-Übergänge und nennen Sie den katastrophalen Fehlereffekt, der bei Verletzung dieser Regel auftritt (inkl. mathematischer Zündbedingung).
3. **(1,0 Credit)** Welchen schaltungstechnischen Vorteil bietet ein **Twin-Well- / Triple-Well-Prozess** bezüglich des Body-Effekts (Substratsteuereffekts)?

3.2 Teilaufgabe 1.2: Extraktion von λ und V_{th} aus Messdaten (`Ex1-2`, 6 Credits)

Bei der Charakterisierung eines langen NMOS-Transistors mit den Abmessungen $W = 50\,\mu$m und $L = 50\,\mu$m ($\beta_{0n} = 360\,\mu$A/V^2, $V_{SB} = 0\,$V) werden im Sättigungsbereich bei einer fest eingestellten Gate-Source-Spannung von $V_{GS} = 0{,}40\,$V zwei Messpunkte der Ausgangskennlinie $I_D(V_{DS})$ hochpräzise aufgezeichnet:

- **Messpunkt 1:** $V_{DS1} = 0{,}50\,\text{V} \implies I_{D1} = 8{,}040\,\mu\text{A}$
- **Messpunkt 2:** $V_{DS2} = 1{,}00\,\text{V} \implies I_{D2} = 8{,}080\,\mu\text{A}$

1. **(2,5 Credits)** Leiten Sie aus der Großsignalgleichung des Sättigungsbereichs eine Bestimmungsgleichung für den Kanallängenmodulationsfaktor λ_n her und berechnen Sie λ_n (in V^{-1}) aus den beiden Messpunkten.

2. **(2,0 Credits)** Berechnen Sie unter Berücksichtigung Ihres Ergebnisses für λ_n die exakte Schwellspannung $V_{th,n}$ (in mV) des Transistors.

3. **(1,5 Credits)** Der Transistor soll nun bei $V_{DS} = 1{,}00\,\mathrm{V}$ als Stromquelle betrieben werden, die einen Strom von $I_{D,\mathrm{ziel}} = 18{,}18\,\mu\mathrm{A}$ liefert. Welche Gate-Source-Spannung $V_{GS,\mathrm{ziel}}$ muss hierfür angelegt werden (mit Berücksichtigung von λ_n)?

3.3 Teilaufgabe 1.3: Arbeitspunktabhängigkeit der Gate-Kapazitäten & C_{ox}-Messung (`Ex2`, 5 Credits)

Gegeben sei ein NMOS-Transistor mit $W = 20\,\mu\mathrm{m}$ und $L = 5\,\mu\mathrm{m}$ ($C'_{ox} = 12\,\mathrm{fF}/\mu\mathrm{m}^2$, $C_{GS\mathrm{ov0}} = C_{GD\mathrm{ov0}} = 0{,}4\,\mathrm{fF}/\mu\mathrm{m}$).

1. **(2,5 Credits)** Berechnen Sie die gesamte Gate-Oxidkapazität C_{ox} sowie die Klemmenkapazitäten C_{GS} und C_{GD} (jeweils **einmal ohne** und **einmal mit** Überlappkapazitäten) im **linearen Bereich** und im **Sättigungsbereich**.

2. **(1,5 Credits)** Erklären Sie physikalisch, warum sich C_{GD} beim Übergang vom linearen Bereich in den Sättigungsbereich drastisch verändert.

3. **(1,0 Credit)** Zur messtechnischen Bestimmung einer unbekannten Gate-Oxidkapazität C_{ox} wird vor das Gate des Transistors (Source, Drain und Bulk liegen auf GND, Transistor stark invertiert) ein Vorwiderstand $R = 50\,\mathrm{k}\Omega$ geschaltet (`Ex2` Task 1.4). In einer AC-Simulation wird eine $-3\,\mathrm{dB}$-Grenzfrequenz von $f_c = 2{,}6526\,\mathrm{MHz}$ gemessen. Wie groß ist die extrahierte Kapazität C_{ox}?

---

4 Aufgabe 2: Mehrstufige Stromspiegel-Ketten & Kaskode-Stromspiegel (15 Credits)

Betrachtet wird die zweistufige Stromspiegel-Schaltung aus `Ex3` (Task 1 & Task 2):

- **Referenzzweig:** Ein als Diode geschalteter PMOS-Transistor T_R (Source an $V_{DD} = 1{,}2\,\mathrm{V}$, Gate mit eigenem Drain verbunden) speist einen Referenzstrom $I_{\mathrm{REF}} = 40\,\mu\mathrm{A}$ in den als Diode geschalteten NMOS-Transistor T_1 (Source an GND). Das gemeinsame Gate-Drain-Potential von T_1 (und Gate-Potential von T_2) soll im Arbeitspunkt exakt $V_{GS1,2} = 0{,}35\,\mathrm{V}$ betragen.
- **Erster Spiegelzweig (NMOS → PMOS):** Der NMOS-Transistor T_2 (Source an GND) spiegelt den Strom I_{REF} im Verhältnis **1:2** auf den Zwischenstrom $I_{23} = 2 \cdot I_{\mathrm{REF}} = 80\,\mu\mathrm{A}$ und zieht diesen aus einem als PMOS-Diode geschalteten Transistor T_3 (Source an V_{DD}).
- **Zweiter Spiegelzweig (PMOS-Ausgang):** Der PMOS-Transistor T_4 (Source an V_{DD}, Gate mit Gate/Drain von T_3 verbunden) spiegelt den Strom I_{23} im Verhältnis **1:1** auf den Ausgangsstrom $I_{\mathrm{OUT}} = 80\,\mu\mathrm{A}$, der durch einen Lastwiderstand R_L nach GND fließt (Knotenpotential am Ausgang ist v_{OUT}).
- **Technologieparameter für Aufgabe 2:** Alle Transistoren haben die Kanallänge $L = 2\,\mu\mathrm{m}$; $\beta_{0n} = 360\,\mu\mathrm{A/V}^2$, $V_{th,n} = 0{,}20\,\mathrm{V}$, $\lambda_n = 0{,}08\,\mathrm{V}^{-1}$; $\beta_{0p} = 60\,\mu\mathrm{A/V}^2$, $|V_{th,p}| = 0{,}20\,\mathrm{V}$, $\lambda_p = 0{,}02\,\mathrm{V}^{-1}$.

4.1 Teilaufgabe 2.1: Dimensionierung der NMOS-Stromsenke & Systematischer Kopierfehler (7 Credits)

1. **(2,5 Credits)** Berechnen Sie die erforderlichen Kanalweiten W_{TR} und W_{T1} (in μm), sodass bei $V_{GS1,2} = 0{,}35\,\mathrm{V}$ der Referenzstrom $I_{\mathrm{REF}} = 40\,\mu\mathrm{A}$ fließt. **Die Kanallängenmodulation ist zwingend zu berücksichtigen!**

2. **(1,5 Credits)** Welchen optimalen Wert $V_{DS2,\mathrm{opt}}$ muss die Drain-Source-Spannung von T_2 annehmen, damit T_2 den Strom I_{REF} ohne systematischen Kopierfehler exakt im Verhältnis 1:2 ($I_{23} = 80\,\mu\mathrm{A}$) spiegelt? Geben Sie die zugehörige Kanalweite W_{T2} an.

3. **(3,0 Credits)** Angenommen, der Ausgang von T_2 wird statt mit T_3 direkt mit einer variablen Spannungsquelle verbunden und auf $V_{DS2} = 1{,}10\,\mathrm{V}$ gezogen. Berechnen Sie den **relativen Fehler** (in %) und den **absoluten Stromfehler** ΔI_{23} (in μA) bezogen auf den Sollstrom $80\,\mu\mathrm{A}$, sowie den Kleinsignal-Ausgangswiderstand $r_{out,2}$ und den zulässigen Spannungs-Aussteuerbereich $[V_{DS2,\min}, V_{DS2,\max}]$ der NMOS-Stromsenke T_2.

4.2 Teilaufgabe 2.2: Dimensionierung des PMOS-Stromspiegels & Maximaler Lastwiderstand $R_{L,\mathbf{max}}$ (5 Credits)

1. **(2,5 Credits)** Berechnen Sie die Kanalweiten W_{T3} und W_{T4} des PMOS-Stromspiegels für den optimalen Arbeitspunkt $V_{DS2,\mathrm{opt}} = 0{,}35\,\mathrm{V}$ (unter Berücksichtigung von λ_p) sowie den optimalen Lastwiderstand $R_{L,\mathrm{opt}}$, bei dem auch zwischen T_3 und T_4 keinerlei Kopierfehler durch Kanallängenmodulation auftritt.
2. **(2,5 Credits)** Berechnen Sie die maximale Ausgangsspannung $v_{\mathrm{OUT,max}}$ und den **maximal zulässigen Lastwiderstand** $R_{L,\mathbf{max}}$, für den der PMOS-Ausgangstransistor T_4 gerade noch im Sättigungsbereich arbeitet.

4.3 Teilaufgabe 2.3: Übergang zum Kaskode-Stromspiegel (3 Credits)

Um den Ausgangswiderstand der NMOS-Stromsenke (T_1, T_2, beide mit $W/L = 20\,\mu\mathrm{m}/2\,\mu\mathrm{m}$ bei $I_{\mathrm{OUT}} = 80\,\mu\mathrm{A}$) drastisch zu erhöhen, wird ein Kaskodetransistor T_{casc} (ebenfalls mit $W/L = 20\,\mu\mathrm{m}/2\,\mu\mathrm{m}$, $\lambda_n = 0{,}08\,\mathrm{V}^{-1}$, Body-Effekt werde hier vernachlässigt) auf T_2 gestapelt.

1. **(2,0 Credits)** Berechnen Sie den neuen Kleinsignal-Ausgangswiderstand $r_{out,\mathrm{casc}}$ und geben Sie an, um welchen Faktor dieser höher ist als beim einfachen Stromspiegel.
2. **(1,0 Credit)** Wie ändert sich die minimale Ausgangsspannung $V_{\mathrm{OUT,min}}$ bei Verwendung eines Standard-Kaskode-Stromspiegels (mit zwei gestapelten Dioden im Referenzzweig) im Vergleich zu einer optimal vorgespannten High-Swing-Kaskode?

---

5 Aufgabe 3: Einstufige Verstärker – CS-Rückwärtsentwurf, Geregelte Kaskode & Source-Folger (20 Credits)

5.1 Teilaufgabe 3.1: Rückwärts-Dimensionierung eines CS-Verstärkers mit Stromquellenlast (`Ex4` Task 2, 8 Credits)

Ein Common-Source-Verstärker besteht aus einem NMOS-Eingangstransistor M_2 (Source und Bulk an GND, Eingangsspannung v_{IN} am Gate) und einem PMOS-Stromquellentransistor M_1 als aktiver Last (Source und Bulk an $V_{DD} = 1{,}2\,\mathrm{V}$, feste Vorspannung V_B am Gate). Die Stufe soll für folgende Spezifikationen entworfen werden ($L_1 = L_2 = 2\,\mu\mathrm{m}$, $\beta_{0n} = 360\,\mu\mathrm{A/V}^2, V_{th,n} = 0{,}20\,\mathrm{V}, \lambda_n = 0{,}08\,\mathrm{V}^{-1}$; $\beta_{0p} = 60\,\mu\mathrm{A/V}^2, |V_{th,p}| = 0{,}20\,\mathrm{V}, \lambda_p = 0{,}02\,\mathrm{V}^{-1}$):

- Ruhestrom im Arbeitspunkt: $I_D = 50\,\mu\mathrm{A}$
- Geforderte Kleinsignal-Spannungsverstärkung: $A_v = \frac{v_{out}}{v_{in}} = -72\,\mathrm{V/V}$
- Geforderter Ausgangs-Spannungshub (Output Dynamic Range, in dem beide Transistoren in Sättigung bleiben): $\Delta v_{\mathrm{OUT,swing}} = v_{\mathrm{OUT,max}} - v_{\mathrm{OUT,min}} = 0{,}65\,\mathrm{V}$

1. **(2,0 Credits)** Zeichnen Sie das Kleinsignal-Ersatzschaltbild der Verstärkerstufe und leiten Sie über die Zweitor-Y-Parameter (G_m und r_{out}) die Formel für die Kleinsignal-Spannungsverstärkung A_v her.
2. **(3,0 Credits)** Berechnen Sie aus der Verstärkungsanforderung $|A_v| = 72$ zuerst das Verhältnis $(W/L)_2$ und die Weite W_2 des NMOS-Eingangstransistors M_2 sowie die minimale Ausgangsspannung $v_{\mathrm{OUT,min}}$.
3. **(2,0 Credits)** Berechnen Sie mithilfe des geforderten Ausgangshubs $\Delta v_{\mathrm{OUT,swing}} = 0{,}65\,\mathrm{V}$ die maximale Ausgangsspannung $v_{\mathrm{OUT,max}}$, das Verhältnis $(W/L)_1$, die Weite W_1 der PMOS-Last M_1 sowie die einzustellenden DC-Vorspannungen V_{IN} und V_B (für V_{IN} und V_B darf $\lambda = 0$ angenommen werden).
4. **(1,0 Credit)** Warum lässt sich die berechnete Kleinsignalverstärkung von $-72\,\mathrm{V/V}$ in LTspice **nicht** durch eine einfache Open-Loop-Arbeitspunktsimulation mit festen Spannungsquellen V_{IN} und V_B verifizieren?

5.2 Teilaufgabe 3.2: Geregelte Kaskode / Regulated Cascode mit Gain-Boosting (`Ex4-3` Task 1, 6 Credits)

Um den Ausgangswiderstand eines NMOS-Kaskoden-Verstärkerzweigs (bestehend aus Eingangstransistor M_3 mit v_{in} am Gate und darüberliegendem Kaskodetransistor M_4, Body-Effekt werde vernachlässigt) weiter zu steigern, wird zwischen den Zwischenknoten X (Drain von M_3 / Source von M_4, Kleinsignalspannung v_x) und das Gate von M_4 ein invertierender Hilfsverstärker mit der Verstärkung $-A$ geschaltet ($v_{g4} = -A \cdot v_x$).

1. **(3,0 Credits)** Leiten Sie anhand des Kleinsignal-Ersatzschaltbilds den exakten Ausdruck für die Kurzschluss-Transkonduktanz $G_m = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0}$ her und zeigen Sie, unter welcher Näherung $G_m \approx g_{m3}$ gilt.

2. **(3,0 Credits)** Leiten Sie den exakten und genäherten Ausdruck für den Kleinsignal-Ausgangswiderstand $r_{out} = \left.\frac{v_{out}}{i_{out}}\right|_{v_{in}=0}$ am Drain von M_4 her.

5.3 Teilaufgabe 3.3: Source-Folger (Common-Drain) mit Body-Effekt (`Ex4` Task 3 & `Ex4-3` Task 2, 6 Credits)

Ein NMOS-Source-Folger M_1 (Drain an $V_{DD} = 1{,}2\,\mathrm{V}$, Gate an v_{IN}, Source am Ausgang v_{OUT}, Bulk fest an GND!) wird von einer unteren NMOS-Stromsenke M_2 (Source und Bulk an GND, Gate an fester Bias-Spannung V_B) mit einem konstanten Ruhestrom von $I_D = 90\,\mu\mathrm{A}$ gespeist ($L_1 = L_2 = 2\,\mu\mathrm{m}$, $\beta_{0n} = 360\,\mu\mathrm{A/V}^2$, $V_{th0} = 0{,}20\,\mathrm{V}$, $\gamma = 0{,}20\,\sqrt{\mathrm{V}}$, $2\Phi_F = 0{,}20\,\mathrm{V}$, $\lambda = 0$). Im Arbeitspunkt bei $v_{IN} = 1{,}00\,\mathrm{V}$ soll die Ausgangsspannung $v_{\mathrm{OUT}} = 0{,}60\,\mathrm{V}$ betragen ($v_{GS1} = 0{,}40\,\mathrm{V}$), während M_2 mit $V_{GS2} = 0{,}50\,\mathrm{V}$ betrieben wird.

1. **(2,5 Credits)** Berechnen Sie das erforderliche $(W/L)_2$ von M_2 sowie das erforderliche $(W/L)_1$ von M_1 **einmal ohne Body-Effekt** ($\gamma = 0$) und **einmal mit Body-Effekt** ($\gamma = 0{,}20\,\sqrt{\mathrm{V}}, 2\Phi_F = 0{,}20\,\mathrm{V}$).

2. **(2,0 Credits)** Berechnen Sie für den mit Body-Effekt dimensionierten Transistor M_1 die **minimale Eingangsspannung** $v_{IN,\mathbf{min}}$, bei der die Stromquelle M_2 gerade noch im Sättigungsbereich arbeitet!

3. **(1,5 Credits)** Am Ausgang wird nun ein ohmscher Lastwiderstand R_L nach GND angeschlossen. Geben Sie die Formel für den Kleinsignal-Ausgangswiderstand $r_{out,\mathrm{SF}}$ (ohne R_L) und die Spannungsverstärkung A_v (mit R_L und Body-Effekt, $g_{mb1} = \eta g_{m1}$) an. Welchen Maximalwert erreicht A_v für $R_L \to \infty$?

---

6 Aufgabe 4: Frequenzgang, Miller-Effekt, Pol-Nullstellen-Analyse & Phasenreserve (18 Credits)

6.1 Teilaufgabe 4.1: Frequenzgang & Pol-Nullstellen-Analyse eines CS-Verstärkers (`Ex5` Task 3, 8 Credits)

Gegeben sei ein Common-Source-Verstärker mit einem NMOS-Transistor M_1 ($S = B = \mathrm{GND}$), einem ohmschen Lastwiderstand $R_L = 50\,\mathrm{k\Omega}$ nach $V_{DD} = 1{,}2\,\mathrm{V}$ und einer externen Lastkapazität $C_L = 1{,}0\,\mathrm{pF}$ am Ausgang nach GND. Die Parameter lauten: $W = 25\,\mu\mathrm{m}, L = 10\,\mu\mathrm{m}$, $V_{IN} = V_{GS} = 0{,}36\,\mathrm{V}$, $\beta_{0n} = 360\,\mu\mathrm{A/V}^2$, $V_{th,n} = 0{,}20\,\mathrm{V}$, $\lambda_n = 0{,}02\,\mathrm{V}^{-1}$, $C_{GD\mathrm{ov}0} = 0{,}4\,\mathrm{fF}/\mu\mathrm{m}$, C_{DB} werde vernachlässigt.

1. **(3,0 Credits)** Leiten Sie über die komplexen Zweitor-Y-Parameter $y_{21}(s) = G_m(s)$ und $y_{22}(s) = \frac{1}{z_{out}(s)}$ die vollständige frequenzabhängige Übertragungsfunktion $A_v(s) = \frac{v_{out}(s)}{v_{in}(s)}$ her.

2. **(3,0 Credits)** Überprüfen Sie rechnerisch, ob M_1 im Arbeitspunkt in Sättigung arbeitet, und berechnen Sie die DC-Verstärkung A_{v0} (linear und in dB), die Polfrequenz f_p (in MHz) sowie die Nullstellenfrequenz f_z (in GHz).

3. **(2,0 Credits)** Liegt die Nullstelle s_z in der linken oder rechten s-Halbebene? Welchen Einfluss hat diese Nullstelle im Bode-Diagramm auf den **Betragsgang** (in dB/Dekade) und auf den **Phasengang** (in Grad)?

6.2 Teilaufgabe 4.2: Miller-Effekt bei CS-Verstärker vs. Kaskode-Verstärker (`Ch. 05` Slides 34–40, 5 Credits)

1. **(2,0 Credits)** Berechnen Sie für den CS-Verstärker aus Teilaufgabe 4.1 die am Gate wirksame **Miller-Kapazität** C_M sowie die gesamte "Pseudo"-Eingangskapazität C_{in} (mit $C'_{ox} = 12\,\mathrm{fF}/\mu\mathrm{m}^2$ und $C_{GS\mathrm{ov}0} = 0{,}4\,\mathrm{fF}/\mu\mathrm{m}$). Welche $-3\,\mathrm{dB}$-Eingangsgrenzfrequenz $f_{p,\mathrm{in}}$ ergibt sich, wenn die treibende Signalquelle einen Innenwiderstand von $R_{\mathrm{sig}} = 10\,\mathrm{k\Omega}$ besitzt?

2. **(3,0 Credits)** Vergleichen Sie die **einseitige Kaskode** (NMOS-Kaskode M_1, M_2 mit einfacher PMOS-Stromquellenlast M_3) und die **Vollkaskode** (NMOS-Kaskode M_1, M_2 mit PMOS-Kaskodenlast M_3, M_4, alle Transistoren haben gleiches g_m und r_{ds}): Wie groß ist jeweils der Kleinsignalwiderstand $r_{out,N}$ am Zwischenknoten N (Drain von M_1 / Source von M_2) und die Teilverstärkung $A_{v1} = \frac{v_{out,N}}{v_{in}}$? Warum ist der Miller-Effekt bei der Vollkaskode größer als bei der einseitigen Kaskode?

6.3 Teilaufgabe 4.3: Stabilität & Phasenreserve eines rückgekoppelten Verstärkers (Ex5 Task 2, 5 Credits)

Ein Operationsverstärker mit der Open-Loop-Übertragungsfunktion $A(s)$ wird als Spannungsfolger (Unity-Gain Feedback, Rückkopplungsfaktor $F(s) = 1 \implies H_0(s) = A(s)$) beschaltet. $A(s)$ besitzt eine DC-Verstärkung von $A_0 = 80\,\text{dB}$ und zwei reelle Pole in der linken Halbebene bei $f_{p1} = 1\,\text{kHz}$ und $f_{p2} = 5\,\text{MHz}$:

$$A(s) = \frac{A_0}{\left(1 + \frac{s}{2\pi f_{p1}}\right)\left(1 + \frac{s}{2\pi f_{p2}}\right)}$$

1. **(2,5 Credits)** Bestimmen Sie über die Bode-Asymptotennäherung die 0 dB-Durchtrittsfrequenz (Unity-Gain Frequency f_u, unter der Annahme $f_u \leq f_{p2}$, bzw. prüfen Sie die Lage von f_u relativ zu f_{p2}) und berechnen Sie die Phasenreserve PM (sowohl für $f_{p2} = 10\,\text{MHz}$ als auch für $f_{p2} = 5\,\text{MHz}$).
2. **(2,5 Credits)** Wie groß ist die Amplitudenreserve (Gain Margin, GM) dieses reinen 2-Pol-Systems? Begründen Sie Ihre Antwort mathematisch anhand des Phasengangs für $\omega \to \infty$ und skizzieren/beschreiben Sie den Unterschied der Sprungantwort im Zeitbereich zwischen PM = 84° und PM = 15°.

---

7 Aufgabe 5: Differenzstufe – Eingangs-Gleichtaktbereich (ICMR) mit Body-Effekt & CMRR (16 Credits)

Gegeben sei eine symmetrische NMOS-Differenzstufe (Ex6) mit den Eingangstransistoren $T_1 = T_2$ ($L_1 = L_2 = 10\,\mu\text{m}$), zwei identischen Lastwiderständen $R_1 = R_2 = R$ nach $V_{DD} = 1{,}2\,\text{V}$ und einer Fußpunkt-Stromsenke $I_{SS} = 100\,\mu\text{A}$ nach GND ($V_{SS} = 0\,\text{V}$). Die Technologieparameter lauten: $\beta_{0n} = 360\,\mu\text{A/V}^2$, $V_{th0,n} = 0{,}20\,\text{V}$, $\gamma = 0{,}10\,\sqrt{\text{V}}$ (hier werde wie in Ex6 die vereinfachte Body-Effekt-Gleichung $V_{th}(V_{SB}) = V_{th0,n} + \gamma\sqrt{V_{SB}}$ verwendet!), $\lambda_n = 0{,}02\,\text{V}^{-1}$ (für DC-Rechnungen in 5.1 und 5.2 darf $\lambda_n = 0$ angenommen werden).

7.1 Teilaufgabe 5.1: DC-Dimensionierung & Großsignal-Aussteuerung (5 Credits)

1. **(2,0 Credits)** Dimensionieren Sie den Lastwiderstand $R_1 = R_2 = R$ so, dass das Ausgangs-Gleichtaktpotential im Ruhearbeitspunkt ($\Delta v_{IN} = 0\,\text{V}$) exakt $V_{o1} = V_{o2} = V_{\text{out,CM}} = 0{,}80\,\text{V}$ beträgt.
2. **(2,0 Credits)** Berechnen Sie die Kanalweite $W_{1,2}$ der Eingangstransistoren $T_{1,2}$ so, dass diese im Ruhearbeitspunkt eine effektive Gate-Source-Spannung (Overdrive) von $V_{GSeff0} = 150\,\text{mV}$ aufweisen.
3. **(1,0 Credit)** Ab welcher differentiellen Eingangsspannung $\Delta v_{IN,\text{max}} = v_{IN1} - v_{IN2}$ ist der Transistor T_2 vollständig gesperrt und T_1 führt den gesamten Strom I_{SS}?

7.2 Teilaufgabe 5.2: Eingangs-Gleichtaktbereich (ICMR) ohne und mit Body-Effekt (Ex6 Tasks 3–6, 7 Credits)

Die ideale Fußpunkt-Stromquelle wird durch einen realen NMOS-Stromquellentransistor T_{SS} ersetzt, der ebenfalls mit $L_{SS} = 10\,\mu\text{m}$ und $V_{GSeff,SS} = 150\,\text{mV}$ dimensioniert wird.

1. **(1,0 Credit)** Welche Kanalweite W_{SS} muss T_{SS} besitzen? Begründen Sie das Verhältnis $W_{SS}/W_{1,2}$ kurz.
2. **(2,5 Credits)** Berechnen Sie die untere Grenze $V_{CM,\text{in,min}}$, die obere Grenze $V_{CM,\text{in,max}}$ und den gesamten Eingangs-Gleichtaktbereich $\Delta V_{CM,\text{in}}$ **ohne Body-Effekt** ($V_{SB1,2} = 0\,\text{V}$, Bulk mit Source am Knoten N_1 verbunden).
3. **(3,5 Credits)** Nun werden die Bulk-Anschlüsse von T_1 und T_2 fest mit GND (0 V) verbunden ($V_{SB1,2} = V_{N1} \neq 0\,\text{V}$). Berechnen Sie die neuen Grenzen $V_{CM,\text{in,min,BE}}$, $V_{CM,\text{in,max,BE}}$ sowie die neue Spanne $\Delta V_{CM,\text{in,BE}}$ **mit Body-Effekt**! Erklären Sie, warum sich die Gesamtspanne $\Delta V_{CM,\text{in}}$ durch den Body-Effekt vergrößert.

7.3 Teilaufgabe 5.3: Kleinsignal-Halbschaltungen & Gleichtaktunterdrückung (CMRR, 4 Credits)

Berücksichtigen Sie nun für die Kleinsignalanalyse die Kanallängenmodulation $\lambda_n = 0{,}02\,\text{V}^{-1}$ sowohl bei $T_{1,2}$ als auch bei der Fußpunkt-Stromsenke T_{SS}.

1. **(2,0 Credits)** Zeichnen Sie die **Gegentakt-Halbschaltung** (Differential-Mode Half-Circuit) und die **Gleichtakt-Halbschaltung** (Common-Mode Half-Circuit) und berechnen Sie die Steilheit $g_{m1,2}$, den Stromquellen-Innenwiderstand r_{ss}, die Differenzverstärkung $A_{VDM} = \frac{v_{od}}{v_{id}}$ und die Gleichtaktverstärkung $A_{VCM} = \frac{v_{oc}}{v_{ic}}$.
2. **(2,0 Credits)** Berechnen Sie das Common-Mode Rejection Ratio CMRR (linear und in dB). Welches $\mathrm{CMRR}_{\mathrm{dB}}$ würde man erreichen, wenn die einfache Stromsenke T_{SS} durch eine Kaskode-Stromsenke (mit gleichen Transistorparametern wie T_{SS}) ersetzt wird?

---

8 Aufgabe 6: Mehrstufige Operationsverstärker – 5-Transistor-OTA & Symmetrischer OTA (16 Credits)

8.1 Teilaufgabe 6.1: Differenzstufe mit aktivem Stromspiegel als Last (5-Transistor-OTA, `Ch. 06` Slides 32–47, 7 Credits)

Ein 5-Transistor-OTA besteht aus dem NMOS-Differenzpaar T_1, T_2 ($g_{m1,2} = 200\,\mu\mathrm{S}, r_{ds1,2} = 1\,\mathrm{M\Omega}$), einem aktiven PMOS-Stromspiegel T_3, T_4 als Last (T_3 als Diode geschaltet am Drain von T_1, T_4 am Ausgang über T_2 mit $g_{m3,4} = 120\,\mu\mathrm{S}, r_{ds3,4} = 1\,\mathrm{M\Omega}$) und einer Fußpunkt-Stromquelle I_{SS}. Am einseitigen Ausgang v_{out} hängt eine Lastkapazität $C_L = 1\,\mathrm{pF} \gg C_{DB}, C_{GD}$. Die Gate-Source-Kapazität der PMOS-Transistoren beträgt $C_{GS3} = C_{GS4} = 60\,\mathrm{fF}$, und für $T_{1,2}$ gilt $C_{GD1,2} = 2\,\mathrm{fF}$.

1. **(2,5 Credits)** Erklären Sie die zwei Hauptvorteile der aktiven Stromspiegel-Last gegenüber einer festen Stromquellenlast bzw. einer reinen Diodenlast, und berechnen Sie die Kleinsignal-Differenzverstärkung $A_{v0} = \frac{v_{out}}{v_{id}}$ (linear und in dB).
2. **(2,5 Credits)** Geben Sie die Formeln und Zahlenwerte (in MHz bzw. GHz) für den **dominanten Ausgangspol** f_{p1}, den **Stromspiegel-Pol (Mirror Pole)** f_{p2}, die **Stromspiegel-Nullstelle (Mirror Zero)** f_{z1} und die **Eingangs-Nullstelle** f_{z2} an.
3. **(2,0 Credits)** Warum darf bei der Berechnung der Knotenkapazität C_2 am Stromspiegel-Knoten (für f_{p2}) in diesem Zahlenbeispiel der Miller-Effekt von C_{GD4} vernachlässigt werden?

8.2 Teilaufgabe 6.2: Symmetrischer Mehrstufiger OTA / Current-Mirror-OTA (`Ex7`, 9 Credits)

Betrachtet wird der symmetrische mehrstufige Operationsverstärker (Current-Mirror-OTA) aus `Ex7`:

- Eine Referenzstromquelle $I_{\mathrm{ref}} = 10\,\mu\mathrm{A}$ speist die NMOS-Diode T_{Ref}, die über einen **1:10-Stromspiegel** den Fußpunkt-Transistor T_{Bias} mit $I_{SS} = 100\,\mu\mathrm{A}$ vorspannt.
- Das innere NMOS-Differenzpaar T_1 (an $+\frac{v_{in}}{2}$) und $T_{1'}$ (an $-\frac{v_{in}}{2}$) arbeitet auf zwei PMOS-Diodenlasten T_2 (Knoten N_2) und $T_{2'}$ (Knoten $N_{2'}$).
- Über zwei äußere PMOS-Transistoren T_3 (gesteuert von Knoten N_2) und $T_{3'}$ (gesteuert von Knoten $N_{2'}$) werden die Ströme im **Spiegelverhältnis** $1 : B = 1 : 2$ (d. h. $W_3 = 2W_2$ und $W_{3'} = 2W_{2'}$, zur Verstärkungssteigerung gegenüber `Ex7`!) in die äußeren Zweige gespiegelt.
- Unten links nimmt die NMOS-Diode $T_{4'}$ (Knoten $N_{3'}$) den Strom von $T_{3'}$ auf und spiegelt ihn im Verhältnis **1:1** ($W_4 = W_{4'}$) auf den unteren Ausgangstransistor T_4, dessen Drain zusammen mit dem Drain von T_3 den Gesamtausgang V_{Out} (Knoten N_3 mit Lastkapazität C_L) bildet.
- Alle Transistoren haben $L = 10\,\mu\mathrm{m}$ und werden im Ruhearbeitspunkt mit derselben effektiven Gate-Source-Spannung $V_{GS,\mathrm{eff}} = 150\,\mathrm{mV}$ betrieben ($\beta_{0n} = 360\,\mu\mathrm{A/V^2}, \beta_{0p} = 60\,\mu\mathrm{A/V^2}$).

1. **(3,0 Credits)** Berechnen Sie die Ruheströme und die erforderlichen Kanalweiten $W_{\mathrm{Ref}}, W_{\mathrm{Bias}}, W_{1,1'}, W_{2,2'}, W_{3,3'}$ und $W_{4,4'}$ aller Transistoren (für die DC-Dimensionierung gelte $\lambda = 0$).
2. **(3,0 Credits)** Leiten Sie die Kleinsignal-Spannungsverstärkung $A_p = \frac{v_{out}}{v_{in,p}}$ des nicht-invertierenden Pfads ($T_1 \to T_2 \to T_3 \to V_{\mathrm{Out}}$) und $A_n = \frac{v_{out}}{v_{in,n}}$ des invertierenden Pfads ($T_{1'} \to T_{2'} \to T_{3'} \to T_{4'} \to T_4 \to V_{\mathrm{Out}}$) sowie durch Superposition die gesamte Differenzverstärkung $A_{DM} = \frac{v_{out}}{v_{in}}$ in Abhängigkeit der Kleinsignalparameter g_{mk} und $r_{ds3,4}$ her. Welcher Vereinfachungsausdruck ergibt sich mit dem Spiegelverhältnis $\frac{g_{m3}}{g_{m2}} = \frac{g_{m3'}}{g_{m2'}} = 2$ und $\frac{g_{m4}}{g_{m4'}} = 1$?

3. **(3,0 Credits)** Stellen Sie für alle vier internen/externen Knoten ($N_2, N_{2'}, N_{3'}, N_3$) die Ausdrücke für die gesamte Knotenkapazität C_{Nk} (inkl. Miller-Termen an den verstärkenden Stufen $T_3, T_{3'}, T_4$) sowie die zugehörigen Polstellen $p_2, p_{2'}, p_{3'}, p_{\text{out}}$ und alle RHP-Nullstellen in beiden Pfaden auf!

TEIL II: AUSFÜHRLICHE MUSTERLÖSUNGEN, RECHENWEGE & BEWERTUNGSMASSSTAB

---

9 Lösung zu Aufgabe 1: MOS-Transistor-Physik, Parameterextraktion & Parasitäre Kapazitäten (15 Credits)

9.1 Lösung 1.1: CMOS-Prozessquerschnitt & Substratanschlüsse (4 Credits)

1. **Dotierungstypen im Single-Well-Prozess (`1,5 Credits`):**
   - **Globales Substrat:** Schwach p-dotiertes Silizium (p-Substrat).
   - **NMOS-Transistor (direkt im p-Substrat):**
     - Source (S) und Drain (D): Stark n-dotierte Diffusionsgebiete (n^+).
     - Bulk-Kontakt (B): Stark p-dotiertes Kontaktgebiet (p^+) im p-Substrat (für niederohmigen Kontakt).
   - **PMOS-Transistor (in einer lokalen, schwach n-dotierten Wanne / n-Well):**
     - Source (S) und Drain (D): Stark p-dotierte Diffusionsgebiete (p^+).
     - Bulk-Kontakt (B): Stark n-dotiertes Kontaktgebiet (n^+) innerhalb der n-Wanne.
2. **Bulk-Anschlüsse, pn-Übergänge & Latch-up (`1,5 Credits`):**
   - **NMOS-Bulk (p-Substrat):** Muss zwingend an das **niedrigste Potential der Schaltung (V_{SS} bzw. GND)** angeschlossen werden ($v_B \leq v_S \leq v_D$).
   - **PMOS-Bulk (n-Well):** Muss zwingend an das **höchste Potential der Schaltung (V_{DD})** angeschlossen werden ($v_B \geq v_S \geq v_D$).
   - **Physikalische Begründung:** Nur so bleiben sämtliche parasitären Source-Bulk- und Drain-Bulk-pn-Dioden sowie die Wannen-Substrat-Diode garantiert in **Sperrrichtung (Reverse Bias)** gepolt. Werden diese Dioden durch Überschwinger in Flussrichtung gepolt ($v_D \gtrsim 0{,}6\,\text{V}$), injizieren sie Minoritätsladungsträger ins Substrat bzw. in die Wanne und zünden die aus den parasitären lateralen/vertikalen npn- und pnp-Bipolartransistoren bestehende Vierschicht-Thyristorstruktur (**Latch-up**).
   - **Zündbedingung für Latch-up:**
     $$\beta_{\text{npn}} \cdot \beta_{\text{pnp}} > 1$$
3. **Vorteil eines Twin-Well- / Triple-Well-Prozesses (`1,0 Credit`):**
   - In einem Twin-/Triple-Well-Prozess (mit isolierter p-Wanne für NMOS innerhalb einer tiefen n-Wanne) besitzt **jeder** Transistor (auch der NMOS!) eine eigene, elektrisch isolierte Wanne. Dadurch kann der Bulk-Anschluss direkt mit dem eigenen Source-Anschluss verbunden werden ($v_{SB} = 0\,\text{V}$), wodurch der **Body-Effekt (Substratsteuereffekt) vollständig eliminiert** wird ($V_{th} = V_{th0} = \text{konst.}$).

9.2 Lösung 1.2: Extraktion von λ und V_{th} aus Messdaten (`Ex1-2`, 6 Credits)

1. **Herleitung und Berechnung des Kanallängenmodulationsfaktors λ_n (`2,5 Credits`):**
   - Im Sättigungsbereich gilt bei festem $V_{GS} = 0{,}40\,\text{V}$ für die beiden Messpunkte (V_{DS1}, I_{D1}) und (V_{DS2}, I_{D2}):
     $$I_{D1} = \frac{\beta_{0n}}{2}\frac{W}{L}(V_{GS} - V_{th,n})^2(1 + \lambda_n V_{DS1}), \qquad I_{D2} = \frac{\beta_{0n}}{2}\frac{W}{L}(V_{GS} - V_{th,n})^2(1 + \lambda_n V_{DS2})$$
   - Division der beiden Gleichungen eliminiert den unbekannten Vorfaktor $\frac{\beta_{0n}}{2}\frac{W}{L}(V_{GS} - V_{th,n})^2$:
     $$\frac{I_{D1}}{I_{D2}} = \frac{1 + \lambda_n V_{DS1}}{1 + \lambda_n V_{DS2}} \iff I_{D1}(1 + \lambda_n V_{DS2}) = I_{D2}(1 + \lambda_n V_{DS1})$$
   - Auflösen nach λ_n und Einsetzen von $V_{DS1} = 0{,}50\,\text{V}, I_{D1} = 8{,}040\,\mu\text{A}$ und $V_{DS2} = 1{,}00\,\text{V}, I_{D2} = 8{,}080\,\mu\text{A}$:

   $$\boxed{\lambda_n = \frac{I_{D2} - I_{D1}}{I_{D1}V_{DS2} - I_{D2}V_{DS1}} = \frac{8{,}080\,\mu\text{A} - 8{,}040\,\mu\text{A}}{8{,}040\,\mu\text{A} \cdot 1{,}00\,\text{V} - 8{,}080\,\mu\text{A} \cdot 0{,}50\,\text{V}} = \frac{0{,}040\,\mu\text{A}}{(8{,}040 - 4{,}040)\,\mu\text{A} \cdot \text{V}} = \frac{0{,}040}{4{,}000}\,\text{V}^{-1} = 0{,}010\,\text{V}^{-1}}$$

2. **Berechnung der Schwellspannung $V_{th,n}$ (2,0 Credits):**

   - Auflösen der Sättigungsgleichung nach $V_{th,n}$ (mit $W/L = 50\,\mu\text{m}/50\,\mu\text{m} = 1$ und Messpunkt 1):

$$\boxed{V_{th,n} = V_{GS} - \sqrt{\frac{2LI_{D1}}{\beta_{0n}W(1+\lambda_n V_{DS1})}} = 0{,}40\,\text{V} - \sqrt{\frac{2 \cdot 8{,}040\,\mu\text{A}}{360\,\mu\text{A/V}^2 \cdot 1 \cdot (1 + 0{,}01\,\text{V}^{-1} \cdot 0{,}50\,\text{V})}}}$$

$$V_{th,n} = 0{,}40\,\text{V} - \sqrt{\frac{16{,}080}{360 \cdot 1{,}005}}\,\text{V} = 0{,}40\,\text{V} - \sqrt{\frac{16{,}00}{360}}\,\text{V} = 0{,}40\,\text{V} - \sqrt{0{,}04444}\,\text{V} = 0{,}40\,\text{V} - 0{,}2108\,\text{V} = \mathbf{0{,}1892}\,\text{V} \approx \mathbf{189{,}2}\,\text{mV}$$

3. **Berechnung der Gate-Source-Spannung $V_{GS,\text{ziel}}$ für $I_{D,\text{ziel}} = 18{,}18\,\mu\text{A}$ bei $V_{DS} = 1{,}00\,\text{V}$ (1,5 Credits):**

$$\boxed{V_{GS,\text{ziel}} = V_{th,n} + \sqrt{\frac{2LI_{D,\text{ziel}}}{\beta_{0n}W(1+\lambda_n V_{DS})}} = 0{,}1892\,\text{V} + \sqrt{\frac{2 \cdot 18{,}18\,\mu\text{A}}{360\,\mu\text{A/V}^2 \cdot 1 \cdot (1 + 0{,}01 \cdot 1{,}00)}}}$$

$$V_{GS,\text{ziel}} = 0{,}1892\,\text{V} + \sqrt{\frac{36{,}36}{363{,}6}}\,\text{V} = 0{,}1892\,\text{V} + \sqrt{0{,}10}\,\text{V} = 0{,}1892\,\text{V} + 0{,}3162\,\text{V} = \mathbf{0{,}5054}\,\text{V} \approx \mathbf{505{,}4}\,\text{mV}$$

9.3 Lösung 1.3: Arbeitspunktabhängigkeit der Gate-Kapazitäten & C_{ox}-Messung (Ex2, 5 Credits)

1. **Berechnung von C_{ox}, C_{GS}, C_{GD} (2,5 Credits):**

   - **Gesamte Gate-Oxidkapazität & Überlappkapazitäten:**

$$C_{ox} = C'_{ox} \cdot W \cdot L = 12\,\frac{\text{fF}}{\mu\text{m}^2} \cdot 20\,\mu\text{m} \cdot 5\,\mu\text{m} = \mathbf{1200}\,\text{fF} = \mathbf{1{,}20}\,\text{pF}$$

$$C_{GS\text{ov}} = C_{GD\text{ov}} = C_{GD\text{ov}0} \cdot W = 0{,}4\,\frac{\text{fF}}{\mu\text{m}} \cdot 20\,\mu\text{m} = \mathbf{8{,}0}\,\text{fF}$$

   - **Im linearen Bereich ($v_{DS} < v_{GS} - V_{th}$):**
     - Ohne Overlap: $C_{GS,\text{lin}} = 0{,}5 \cdot C_{ox} = \mathbf{600}\,\text{fF}$, $C_{GD,\text{lin}} = 0{,}5 \cdot C_{ox} = \mathbf{600}\,\text{fF}$
     - Mit Overlap: $C_{GS,\text{lin}} = 600\,\text{fF} + 8\,\text{fF} = \mathbf{608}\,\text{fF}$, $C_{GD,\text{lin}} = 600\,\text{fF} + 8\,\text{fF} = \mathbf{608}\,\text{fF}$
   - **Im Sättigungsbereich ($v_{DS} \geq v_{GS} - V_{th}$, mit Vorlesungsfaktor $0{,}6\,C_{ox}$ bzw. $\frac{2}{3}\,C_{ox}$):**
     - Ohne Overlap: $C_{GS,\text{sat}} \approx 0{,}6 \cdot C_{ox} = \mathbf{720}\,\text{fF}$ *(bzw. $\frac{2}{3}C_{ox} = 800\,fF$)*, $C_{GD,\text{sat}} \approx \mathbf{0}\,\text{fF}$
     - Mit Overlap: $C_{GS,\text{sat}} \approx 720\,\text{fF} + 8\,\text{fF} = \mathbf{728}\,\text{fF}$, $C_{GD,\text{sat}} = C_{GD\text{ov}} = \mathbf{8{,}0}\,\text{fF}$

2. **Physikalische Begründung (1,5 Credits):**

   - Im **linearen Bereich** existiert ein durchgehender, nahezu symmetrischer Inversionskanal von Source bis Drain; die Oxidkapazität C_{ox} teilt sich daher gleichmäßig je zur Hälfte ($0{,}5\,C_{ox}$) auf Source und Drain auf.
   - Im **Sättigungsbereich** schnürt der Kanal am Drain-Ende ab (**Pinch-off** bei $v_{GD} \leq V_{th}$). Dadurch ist der Kanal elektrisch vom Drain-Gebiet abgekoppelt (eine Änderung der Drainspannung moduliert die Kanalladung nicht mehr), sodass der intrinsische Kanalanteil von C_{GD} auf Null fällt und nur noch die kleine geometrische Überlappkapazität $C_{GD\text{ov}}$ übrig bleibt.

3. **Messtechnische Extraktion von C_{ox} über RC-Tiefpass (1,0 Credit):**

$$\omega_c = 2\pi f_c = \frac{1}{R \cdot C_{ox}} \implies \boxed{C_{ox} = \frac{1}{2\pi R f_c} = \frac{1}{2\pi \cdot 50 \cdot 10^3\,\Omega \cdot 2{,}6526 \cdot 10^6\,\text{Hz}} = \mathbf{1{,}20}\,\text{pF}}$$

---

10 Lösung zu Aufgabe 2: Mehrstufige Stromspiegel-Ketten & Kaskode-Stromspiegel (15 Credits)

10.1 Lösung 2.1: Dimensionierung der NMOS-Stromsenke & Systematischer Kopierfehler (7 Credits)

1. **Berechnung der Kanalweiten W_{TR} und W_{T1} (2,5 Credits):**

   - Für die obere PMOS-Diode T_R gilt: $|V_{GS,R}| = V_{SD,R} = V_{DD} - V_{GS1,2} = 1{,}20\,\mathrm{V} - 0{,}35\,\mathrm{V} = 0{,}85\,\mathrm{V}$ und $|V_{GSeff,R}| = 0{,}85\,\mathrm{V} - 0{,}20\,\mathrm{V} = 0{,}65\,\mathrm{V}$:

$$\boxed{W_{TR} = \frac{2I_{\mathrm{REF}}L}{\beta_{0p}(V_{DD} - V_{GS1,2} - |V_{th,p}|)^2\left[1 + \lambda_p(V_{DD} - V_{GS1,2})\right]} = \frac{2 \cdot 40\,\mu\mathrm{A} \cdot 2\,\mu\mathrm{m}}{60\,\frac{\mu\mathrm{A}}{\mathrm{V}^2} \cdot (0{,}65\,\mathrm{V})^2 \cdot (1 + 0{,}02\,\mathrm{V}^{-1} \cdot 0{,}85\,\mathrm{V})}}$$

$$W_{TR} = \frac{160}{60 \cdot 0{,}4225 \cdot 1{,}017}\,\mu\mathrm{m} = \frac{160}{25{,}781}\,\mu\mathrm{m} = \mathbf{6{,}21}\,\mu\mathrm{m}$$

   - Für die untere NMOS-Diode T_1 gilt: $V_{GS1,2} = V_{DS1} = 0{,}35\,\mathrm{V}$ und $V_{GSeff1,2} = 0{,}35\,\mathrm{V} - 0{,}20\,\mathrm{V} = 0{,}15\,\mathrm{V}$:

$$\boxed{W_{T1} = \frac{2I_{\mathrm{REF}}L}{\beta_{0n}(V_{GS1,2} - V_{th,n})^2(1 + \lambda_n V_{GS1,2})} = \frac{2 \cdot 40\,\mu\mathrm{A} \cdot 2\,\mu\mathrm{m}}{360\,\frac{\mu\mathrm{A}}{\mathrm{V}^2} \cdot (0{,}15\,\mathrm{V})^2 \cdot (1 + 0{,}08\,\mathrm{V}^{-1} \cdot 0{,}35\,\mathrm{V})}}$$

$$W_{T1} = \frac{160}{360 \cdot 0{,}0225 \cdot 1{,}028}\,\mu\mathrm{m} = \frac{160}{8{,}3268}\,\mu\mathrm{m} = \mathbf{19{,}22}\,\mu\mathrm{m}$$

2. **Optimale Spannung $V_{DS2,\mathbf{opt}}$ und Weite W_{T2} für 1:2-Spiegelung (1,5 Credits):**

   - Damit die Kanallängenmodulation keinen systematischen Fehler verursacht, müssen beide Transistoren exakt dieselbe Drain-Source-Spannung sehen:

$$\boxed{V_{DS2,\mathrm{opt}} = V_{DS1} = V_{GS1,2} = \mathbf{0{,}35}\,\mathrm{V}}$$

   - Bei $L_2 = L_1 = 2\,\mu\mathrm{m}$ folgt für das Übersetzungsverhältnis $I_{23}/I_{\mathrm{REF}} = 2$:

$$\boxed{W_{T2} = 2 \cdot W_{T1} = 2 \cdot 19{,}22\,\mu\mathrm{m} = \mathbf{38{,}44}\,\mu\mathrm{m}}$$

3. **Kopierfehler bei $V_{DS2} = 1{,}10\,\mathbf{V}$, Ausgangswiderstand $r_{out,2}$ und Swing (3,0 Credits):**

   - Spannungsdifferenz: $\Delta V_{DS} = V_{DS2} - V_{GS1,2} = 1{,}10\,\mathrm{V} - 0{,}35\,\mathrm{V} = 0{,}75\,\mathrm{V}$.
   - Tatsächliches Stromverhältnis:

$$\frac{I_{23,\mathrm{real}}}{I_{\mathrm{REF}}} = \frac{W_{T2}}{W_{T1}}\left(1 + \frac{\lambda_n \Delta V_{DS}}{1 + \lambda_n V_{GS1,2}}\right) = 2{\cdot}\left(1 + \frac{0{,}08\,\mathrm{V}^{-1} \cdot 0{,}75\,\mathrm{V}}{1 + 0{,}08\,\mathrm{V}^{-1} \cdot 0{,}35\,\mathrm{V}}\right) = 2{\cdot}\left(1 + \frac{0{,}06}{1{,}028}\right) = 2{\cdot}(1{+}\mathbf{0{,}05837}) = 2{,}1167$$

   - **Relativer und absoluter Fehler:**

$$\boxed{\varepsilon_{\mathrm{rel}} = +\mathbf{5{,}84}\,\%, \qquad \Delta I_{23} = 5{,}837\,\% \cdot 80\,\mu\mathrm{A} = +\mathbf{4{,}67}\,\mu\mathrm{A} \quad (\text{d. h. } I_{23,\mathrm{real}} = 84{,}67\,\mu\mathrm{A})}$$

   - **Kleinsignal-Ausgangswiderstand $r_{out,2}$ und Aussteuerbereich:**

$$\boxed{r_{out,2} = r_{ds2} = \frac{1}{\lambda_n I_{23}} = \frac{1}{0{,}08\,\mathrm{V}^{-1} \cdot 80\,\mu\mathrm{A}} = \mathbf{156{,}25}\,\mathrm{k\Omega}}$$

$$\boxed{V_{DS2,\mathrm{min}} = V_{GS1,2} - V_{th,n} = 0{,}35\,\mathrm{V} - 0{,}20\,\mathrm{V} = \mathbf{0{,}15}\,\mathrm{V} \le V_{DS2} \le \mathbf{1{,}20}\,\mathrm{V} = V_{DD}}$$

10.2 Lösung 2.2: Dimensionierung des PMOS-Stromspiegels & Maximaler Lastwiderstand $R_{L,\mathbf{max}}$ (5 Credits)

1. **Kanalweiten W_{T3}, W_{T4} und optimaler Lastwiderstand $R_{L,\mathbf{opt}}$ (2,5 Credits):**

   - Da der Drain von T_2 auf $V_{DS2,\mathrm{opt}} = 0{,}35\,\mathrm{V}$ liegt, fällt über der PMOS-Diode T_3 die Spannung $|V_{GS3,4}| = V_{SD3} = V_{DD} - V_{DS2,\mathrm{opt}} = 0{,}85\,\mathrm{V}$ ab. Da $I_{23} = 2 \cdot I_{\mathrm{REF}} = 80\,\mu\mathrm{A}$ exakt doppelt so groß ist wie der Strom in T_R (bei identischer Spannung 0,85 V!), ist W_{T3} exakt doppelt so breit wie W_{TR}:

$$\boxed{W_{T3} = \frac{2I_{23}L}{\beta_{0p}(V_{DD} - V_{DS2,\mathrm{opt}} - |V_{th,p}|)^2\big[1 + \lambda_p(V_{DD} - V_{DS2,\mathrm{opt}})\big]} = 2 \cdot W_{TR} = \mathbf{12{,}42}\,\mu\mathrm{m}}$$

   - Für das 1:1-Spiegelverhältnis ($I_{\mathrm{OUT}} = I_{23} = 80\,\mu\mathrm{A}$) muss $V_{SD4,\mathrm{opt}} = V_{SD3} = 0{,}85\,\mathrm{V}$ sein, also $v_{\mathrm{OUT,opt}} = V_{DD} - V_{SD4,\mathrm{opt}} = 0{,}35\,\mathrm{V}$:

$$\boxed{W_{T4} = W_{T3} = \mathbf{12{,}42}\,\mu\mathrm{m}, \qquad R_{L,\mathrm{opt}} = \frac{v_{\mathrm{OUT,opt}}}{I_{\mathrm{OUT}}} = \frac{0{,}35\,\mathrm{V}}{80\,\mu\mathrm{A}} = \mathbf{4{,}375}\,\mathrm{k\Omega}}$$

2. **Maximale Ausgangsspannung $v_{\mathbf{OUT,max}}$ und maximaler Lastwiderstand $R_{L,\mathbf{max}}$ (2,5 Credits):**

   - Damit der PMOS-Ausgangstransistor T_4 in Sättigung bleibt, muss seine Source-Drain-Spannung mindestens seine Overdrive-Spannung betragen:

$$V_{SD4,\mathrm{min}} = |V_{GS3,4}| - |V_{th,p}| = 0{,}85\,\mathrm{V} - 0{,}20\,\mathrm{V} = 0{,}65\,\mathrm{V}$$

   - Damit darf das Ausgangspotential $v_{\mathrm{OUT}} = V_{DD} - v_{SD4}$ maximal ansteigen auf:

$$\boxed{v_{\mathrm{OUT,max}} = V_{DD} - V_{SD4,\mathrm{min}} = 1{,}20\,\mathrm{V} - 0{,}65\,\mathrm{V} = \mathbf{0{,}55}\,\mathrm{V}}$$

   - Daraus folgt der maximal zulässige Lastwiderstand $R_{L,\mathrm{max}}$:

$$\boxed{R_{L,\mathrm{max}} = \frac{v_{\mathrm{OUT,max}}}{I_{\mathrm{OUT}}} = \frac{0{,}55\,\mathrm{V}}{80\,\mu\mathrm{A}} = \mathbf{6{,}875}\,\mathrm{k\Omega}}$$

10.3 Lösung 2.3: Übergang zum Kaskode-Stromspiegel (3 Credits)

1. **Ausgangswiderstand $r_{out,\mathbf{casc}}$ (2,0 Credits):**

   - Kleinsignalparameter von T_2 und T_{casc} bei $I_{\mathrm{OUT}} = 80\,\mu\mathrm{A}$ und $W/L = 20/2 = 10$:

$$g_{m,\mathrm{casc}} = \sqrt{2\beta_{0n}\left(\frac{W}{L}\right) I_{\mathrm{OUT}}} = \sqrt{2 \cdot 360\,\frac{\mu\mathrm{A}}{\mathrm{V}^2} \cdot 10 \cdot 80\,\mu\mathrm{A}} = \sqrt{576000}\,\mu\mathrm{S} = \mathbf{758{,}95}\,\mu\mathrm{S}$$

$$r_{ds2} = r_{ds,\mathrm{casc}} = \frac{1}{\lambda_n I_{\mathrm{OUT}}} = \mathbf{156{,}25}\,\mathrm{k\Omega}$$

   - Eigenverstärkung des Kaskodetransistors (Verbesserungsfaktor):

$$g_{m,\mathrm{casc}} \cdot r_{ds,\mathrm{casc}} = 758{,}95\,\mu\mathrm{S} \cdot 156{,}25\,\mathrm{k\Omega} = \mathbf{118{,}59}$$

   - Ausgangswiderstand der Kaskode:

$$\boxed{r_{out,\mathrm{casc}} = r_{ds,\mathrm{casc}} + r_{ds2} + g_{m,\mathrm{casc}} r_{ds,\mathrm{casc}} r_{ds2} \approx g_{m,\mathrm{casc}} r_{ds,\mathrm{casc}} r_{ds2} = 118{,}59 \cdot 156{,}25\,\mathrm{k\Omega} = \mathbf{18{,}53}\,\mathrm{M\Omega}}$$

   *(Exakt inkl. $2r_{ds}$: 18,53 MΩ + 0,31 MΩ = 18,84 MΩ, also rund **Faktor 120 höher** als beim einfachen Stromspiegel!)*

2. **Minimale Ausgangsspannung $V_{\mathbf{OUT,min}}$ (1,0 Credit):**

   - Mit $V_{GSeff} = \frac{2I_{\mathrm{OUT}}}{g_m} = \frac{160\,\mu\mathrm{A}}{758{,}95\,\mu\mathrm{S}} = 0{,}211\,\mathrm{V}$ gilt:
     - **High-Swing-Kaskode:** $V_{\mathrm{OUT,min,HS}} = 2V_{GSeff} = \mathbf{0{,}422}\,\mathrm{V}$
     - **Standard-Kaskode (mit Dioden im Referenzzweig):** $V_{\mathrm{OUT,min,std}} = 2V_{GSeff} + V_{th,n} = 0{,}422\,\mathrm{V} + 0{,}20\,\mathrm{V} = \mathbf{0{,}622}\,\mathrm{V}$ (Verlust einer zusätzlichen Schwellspannung $V_{th,n}$!).

---

11 Lösung zu Aufgabe 3: Einstufige Verstärker – CS-Rückwärtsentwurf, Geregelte Kaskode & Source-Folger (20 Credits)

11.1 Lösung 3.1: Rückwärts-Dimensionierung eines CS-Verstärkers mit Stromquellenlast (Ex4 Task 2, 8 Credits)

1. **Kleinsignal-Ersatzschaltbild & Herleitung von A_v (2,0 Credits):**
   - Im Kleinsignalbild liegen die Source von M_2 (GND), die Source von M_1 ($V_{DD} \to$ AC-GND) und das Gate von M_1 ($V_B \to$ AC-GND, also $v_{gs1} = 0 \implies g_{m1} v_{gs1} = 0$) auf Kleinsignal-Masse.
   - Kurzschluss-Transkonduktanz ($v_{out} = 0$): $i_{out} = g_{m2} v_{in} \implies G_m = g_{m2}$.
   - Ausgangswiderstand ($v_{in} = 0$): $r_{out} = r_{ds1} \parallel r_{ds2} = \frac{1}{(\lambda_n + \lambda_p) I_D}$.
   - Spannungsverstärkung:
   $$\boxed{A_v = -G_m r_{out} = -g_{m2}(r_{ds1} \parallel r_{ds2})}$$
2. **Dimensionierung von M_2 und Berechnung von $v_{\mathrm{OUT,min}}$ (3,0 Credits):**
   - Kleinsignal-Ausgangswiderstand bei $I_D = 50\,\mu\mathrm{A}$:
   $$r_{out} = \frac{1}{(\lambda_n + \lambda_p) I_D} = \frac{1}{(0{,}08 + 0{,}02)\,\mathrm{V}^{-1} \cdot 50\,\mu\mathrm{A}} = \frac{1}{5\,\mu\mathrm{S}} = \mathbf{200}\,\mathrm{k\Omega} = \mathbf{0{,}20}\,\mathrm{M\Omega}$$
   - Erforderliche Steilheit g_{m2} für $|A_v| = 72$:
   $$g_{m2} = \frac{|A_v|}{r_{out}} = \frac{72}{200\,\mathrm{k\Omega}} = \mathbf{360}\,\mu\mathrm{S}$$
   - Daraus folgt das $(W/L)_2$-Verhältnis und die Weite W_2 (mit $L_2 = 2\,\mu\mathrm{m}$):
   $$\boxed{\left(\frac{W}{L}\right)_2 = \frac{g_{m2}^2}{2\beta_{0n} I_D} = \frac{(360\,\mu\mathrm{S})^2}{2 \cdot 360\,\frac{\mu\mathrm{A}}{\mathrm{V}^2} \cdot 50\,\mu\mathrm{A}} = \frac{129600}{36000} = \mathbf{3{,}60} \implies W_2 = 3{,}60 \cdot 2\,\mu\mathrm{m} = \mathbf{7{,}20}\,\mu\mathrm{m}}$$
   - Minimale Ausgangsspannung (Sättigungsgrenze von M_2):
   $$\boxed{v_{\mathrm{OUT,min}} = V_{GS2,\mathrm{eff}} = \sqrt{\frac{2I_D}{\beta_{0n}(W/L)_2}} = \frac{2I_D}{g_{m2}} = \frac{2 \cdot 50\,\mu\mathrm{A}}{360\,\mu\mathrm{S}} = \mathbf{0{,}2778}\,\mathrm{V} \approx \mathbf{277{,}8}\,\mathrm{mV}}$$
3. **Dimensionierung von M_1 und DC-Vorspannungen V_{IN}, V_B (2,0 Credits):**
   - Maximale Ausgangsspannung aus der Swing-Bedingung $\Delta v_{\mathrm{OUT,swing}} = 0{,}65\,\mathrm{V}$:
   $$v_{\mathrm{OUT,max}} = v_{\mathrm{OUT,min}} + \Delta v_{\mathrm{OUT,swing}} = 0{,}2778\,\mathrm{V} + 0{,}65\,\mathrm{V} = \mathbf{0{,}9278}\,\mathrm{V}$$
   - Maximal zulässige Overdrive-Spannung der PMOS-Last M_1:
   $$|V_{GS1,\mathrm{eff}}| = V_{DD} - v_{\mathrm{OUT,max}} = 1{,}20\,\mathrm{V} - 0{,}9278\,\mathrm{V} = \mathbf{0{,}2722}\,\mathrm{V}$$
   - Daraus folgt $(W/L)_1$ und W_1 (mit $L_1 = 2\,\mu\mathrm{m}$):
   $$\boxed{\left(\frac{W}{L}\right)_1 = \frac{2I_D}{\beta_{0p}|V_{GS1,\mathrm{eff}}|^2} = \frac{2 \cdot 50\,\mu\mathrm{A}}{60\,\frac{\mu\mathrm{A}}{\mathrm{V}^2} \cdot (0{,}2722\,\mathrm{V})^2} = \frac{100}{4{,}446} = \mathbf{22{,}49} \implies W_1 = \mathbf{44{,}98}\,\mu\mathrm{m} \approx \mathbf{45}\,\mu\mathrm{m}}$$
   - DC-Vorspannungen im Arbeitspunkt:
   $$\boxed{V_{IN} = V_{GS2,\mathrm{eff}} + V_{th,n} = 0{,}2778\,\mathrm{V} + 0{,}20\,\mathrm{V} = \mathbf{0{,}4778}\,\mathrm{V}, \qquad V_B = V_{DD} - \big(|V_{GS1,\mathrm{eff}}| + |V_{th,p}|\big) = 1{,}20\,\mathrm{V} - 0{,}4722\,\mathrm{V} = \mathbf{0},}$$
4. **Begründung zur Nicht-Simulierbarkeit im Open-Loop (1,0 Credit):**
   - Da zwei hochohmige Transistor-Stromquellen (M_1 und M_2) mit fest eingeprägten Gate-Source-Spannungen direkt gegeneinander arbeiten, führt bereits die geringste Stromabweichung (durch Rundung oder Kanallängenmodulation) dazu, dass der stärkere Transistor das Ausgangspotential v_{OUT} bis an V_{DD} oder GND zieht und damit in den **linearen Bereich** gerät, wo die Verstärkung zusammenbricht. In der Praxis ist eine **Gleichtakt-Regelschleife (CMFB)** oder DC-Gegenkopplung zwingend erforderlich.

11.2 Lösung 3.2: Geregelte Kaskode / Regulated Cascode mit Gain-Boosting (Ex4-3 Task 1, 6 Credits)

1. **Herleitung der Kurzschluss-Transkonduktanz G_m (3,0 Credits):**
   - Durch den Hilfsverstärker $-A$ gilt für die Gate-Source-Spannung von M_4:
   $$v_{gs4} = v_{g4} - v_{s4} = -Av_x - v_x = -(1+A)v_x$$
   - Bei kurzgeschlossenem Ausgang ($v_{out} = 0\,\mathrm{V}$) muss der gesamte aus dem Ausgang fließende Strom i_{out} sowohl durch den oberen Zweig (M_4) als auch durch den unteren Zweig (M_3) fließen:
   $$i_{out} = g_{m3}v_{in} + \frac{v_x}{r_{ds3}} \overset{!}{=} -g_{m4}v_{gs4} - \frac{v_x}{r_{ds4}} = (1+A)g_{m4}v_x - \frac{v_x}{r_{ds4}} \quad \text{(Achtung Vorzeichen: } v_{ds4} = 0 - v_x = -v_x\text{)}$$
   (Hinweis: Fließt i_{out} oben aus dem Drain von M_4 heraus nach GND, lautet die Knotengleichung an Knoten X: $g_{m3}v_{in} + \frac{v_x}{r_{ds3}} = -(1+A)g_{m4}v_x - \frac{v_x}{r_{ds4}}$.)
   - Auflösen nach v_x:
   $$v_x = -\frac{g_{m3}}{\frac{1}{r_{ds3}} + \frac{1}{r_{ds4}} + (1+A)g_{m4}}v_{in}$$
   - Einsetzen in $i_{out} = g_{m3}v_{in} + \frac{v_x}{r_{ds3}}$ liefert:
   $$\boxed{G_m = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0} = g_{m3}\left(1 - \frac{1}{1 + \frac{r_{ds3}}{r_{ds4}} + (1+A)g_{m4}r_{ds3}}\right) \xrightarrow{(1+A)g_{m4}r_{ds3} \gg 1} \mathbf{g_{m3}}}$$

2. **Herleitung des Ausgangswiderstands r_{out} (3,0 Credits):**
   - Bei $v_{in} = 0\,\mathrm{V}$ ist die Stromquelle $g_{m3}v_{in} = 0$ inaktiv. Der gesamte in den Ausgang eingespeiste Prüfstrom i_{out} fließt unten durch r_{ds3} nach GND, sodass am Knoten X die Spannung $v_x = r_{ds3}i_{out}$ abfällt.
   - Damit beträgt die Steuerspannung von M_4: $v_{gs4} = -(1+A)v_x = -(1+A)r_{ds3}i_{out}$.
   - Knotengleichung am Drain von M_4:
   $$i_{out} = g_{m4}v_{gs4} + \frac{v_{out} - v_x}{r_{ds4}} = -g_{m4}(1+A)r_{ds3}i_{out} + \frac{v_{out}}{r_{ds4}} - \frac{r_{ds3}}{r_{ds4}}i_{out}$$
   - Multiplikation mit r_{ds4} und Auflösen nach $\frac{v_{out}}{i_{out}}$:
   $$\boxed{r_{out} = \left.\frac{v_{out}}{i_{out}}\right|_{v_{in}=0} = r_{ds4} + r_{ds3} + (1+A)g_{m4}r_{ds4}r_{ds3} \approx \mathbf{A \cdot g_{m4}r_{ds4}r_{ds3}}}$$

11.3 Lösung 3.3: Source-Folger (Common-Drain) mit Body-Effekt (Ex4 Task 3 & Ex4-3 Task 2, 6 Credits)

1. **Berechnung von $(W/L)_2$ und $(W/L)_1$ ohne/mit Body-Effekt (2,5 Credits):**
   - **Stromquelle M_2 ($V_{SB2} = 0\,\mathbf{V} \implies V_{th2} = V_{th0} = 0{,}20\,\mathbf{V}$, $V_{GS2} = 0{,}50\,\mathbf{V} \implies V_{GS2,\mathbf{eff}} = 0{,}30\,\mathbf{V}$):**
   $$\boxed{\left(\frac{W}{L}\right)_2 = \frac{2I_D}{\beta_{0n}(V_{GS2} - V_{th0})^2} = \frac{2 \cdot 90\,\mu\mathrm{A}}{360\,\frac{\mu\mathrm{A}}{\mathrm{V}^2} \cdot (0{,}30\,\mathrm{V})^2} = \frac{180}{32{,}4} = \mathbf{5{,}56}}$$
   - **Source-Folger M_1 OHNE Body-Effekt ($\gamma = 0 \implies V_{th1} = 0{,}20\,\mathbf{V}$, $v_{GS1} = 1{,}00\,\mathbf{V} - 0{,}60\,\mathbf{V} = 0{,}40\,\mathbf{V}$):**
   $$\boxed{\left(\frac{W}{L}\right)_{1,\text{ohne BE}} = \frac{2I_D}{\beta_{0n}(v_{GS1} - V_{th0})^2} = \frac{180}{360 \cdot (0{,}20\,\mathrm{V})^2} = \frac{180}{14{,}4} = \mathbf{12{,}50}}$$
   - **Source-Folger M_1 MIT Body-Effekt ($v_{SB1} = v_{\mathbf{OUT}} = 0{,}60\,\mathbf{V}, \gamma = 0{,}20\,\sqrt{\mathbf{V}}, 2\Phi_F = 0{,}20\,\mathbf{V}$):**
   $$V_{th1}(0{,}60\,\mathrm{V}) = V_{th0} + \gamma\left(\sqrt{2\Phi_F + v_{SB1}} - \sqrt{2\Phi_F}\right) = 0{,}20\,\mathrm{V} + 0{,}20 \cdot \left(\sqrt{0{,}80} - \sqrt{0{,}20}\right)\,\mathrm{V}$$
   $$V_{th1}(0{,}60\,\mathrm{V}) = 0{,}20\,\mathrm{V} + 0{,}20 \cdot (0{,}8944 - 0{,}4472)\,\mathrm{V} = 0{,}20\,\mathrm{V} + 0{,}08944\,\mathrm{V} = \mathbf{0{,}2894}\,\mathrm{V} \approx \mathbf{289{,}4}\,\mathrm{mV}$$
   $$\boxed{\left(\frac{W}{L}\right)_{1,\text{mit BE}} = \frac{2I_D}{\beta_{0n}(v_{GS1} - V_{th1})^2} = \frac{180}{360 \cdot (0{,}40 - 0{,}2894)^2} = \frac{0{,}50}{0{,}01222} = \mathbf{40{,}90}}$$

2. **Minimale Eingangsspannung $v_{IN,\mathbf{min}}$ für Sättigung von M_2 (2,0 Credits):**
   - Sättigungsgrenze von M_2: $v_{\mathrm{OUT,min}} = v_{SB1,\mathrm{min}} = V_{DS2,\mathrm{sat}} = V_{GS2} - V_{th0} = \mathbf{0{,}30}\,\mathrm{V}$.
   - Schwellspannung von M_1 bei $v_{SB1,\mathrm{min}} = 0{,}30\,\mathrm{V}$:
   $$V_{th1}(0{,}30\,\mathrm{V}) = 0{,}20\,\mathrm{V} + 0{,}20 \cdot \left(\sqrt{0{,}20+0{,}30} - \sqrt{0{,}20}\right)\,\mathrm{V} = 0{,}20\,\mathrm{V} + 0{,}20 \cdot (0{,}7071 - 0{,}4472)\,\mathrm{V} = \mathbf{0{,}2520}\,\mathrm{V}$$
   - Gate-Source-Spannung von M_1 bei $(W/L)_1 = 40{,}90$ und $I_D = 90\,\mu\mathrm{A}$ (Overdrive bleibt konstant auf $0{,}40 - 0{,}2894 = 0{,}1106\,\mathrm{V}$!):
   $$v_{GS1} = V_{th1}(0{,}30\,\mathrm{V}) + \sqrt{\frac{2I_D}{\beta_{0n}(W/L)_1}} = 0{,}2520\,\mathrm{V} + 0{,}1106\,\mathrm{V} = \mathbf{0{,}3626}\,\mathrm{V}$$
   - Minimale Eingangsspannung:
   $$\boxed{v_{IN,\mathrm{min}} = v_{\mathrm{OUT,min}} + v_{GS1} = 0{,}30\,\mathrm{V} + 0{,}3626\,\mathrm{V} = \mathbf{0{,}6626}\,\mathrm{V} \approx \mathbf{663}\,\mathrm{mV}}$$

3. **Kleinsignal-Ausgangswiderstand & Verstärkung mit R_L (1,5 Credits):**

$$\boxed{r_{out,\mathrm{SF}} = r_{ds1} \parallel r_{ds2} \parallel \frac{1}{g_{m1}} \parallel \frac{1}{g_{mb1}} \approx \frac{1}{g_{m1}+g_{mb1}}, \qquad A_v \approx \frac{g_{m1}R_L}{1+(g_{m1}+g_{mb1})R_L} \xrightarrow{R_L\to\infty} A_{v,\max} = \frac{g_{m1}}{g_{m1}+g_{mb1}} = \frac{1}{1+\eta} <}$$

---

12 Lösung zu Aufgabe 4: Frequenzgang, Miller-Effekt, Pol-Nullstellen-Analyse & Phasenreserve (18 Credits)

12.1 Lösung 4.1: Frequenzgang & Pol-Nullstellen-Analyse eines CS-Verstärkers (Ex5 Task 3, 8 Credits)

1. **Herleitung von $A_v(s)$ über komplexe Y-Parameter (3,0 Credits):**
   - Komplexe Kurzschluss-Transkonduktanz bei $v_{out} = 0$: Der Strom durch die gesteuerte Quelle ist $g_m v_{in}$, während über C_{GD} der Strom $sC_{GD}v_{in}$ vom Eingang direkt in den Ausgang fließt:
   $$G_m(s) = y_{21}(s) = \left.\frac{i_{out}}{v_{in}}\right|_{v_{out}=0} = g_m - sC_{GD}$$
   - Komplexe Ausgangsadmittanz bei $v_{in} = 0$ (Gate liegt auf AC-GND, sodass C_{GD} parallel zu C_{DB}, C_L, r_{ds} und R_L gegen GND liegt):
   $$y_{22}(s) = \frac{1}{r_{ds} \parallel R_L} + s(C_{GD}+C_{DB}+C_L) \implies z_{out}(s) = \frac{r_{ds} \parallel R_L}{1+s(r_{ds} \parallel R_L)(C_{GD}+C_{DB}+C_L)}$$
   - Übertragungsfunktion:
   $$\boxed{A_v(s) = -G_m(s)z_{out}(s) = -(g_m - sC_{GD}) \cdot \frac{r_{ds} \parallel R_L}{1+s(r_{ds} \parallel R_L)(C_{GD}+C_{DB}+C_L)}}$$

2. **Arbeitspunktprüfung, DC-Verstärkung A_{v0}, Pol f_p und Nullstelle f_z (3,0 Credits):**
   - Mit $W/L = 25/10 = 2{,}5$ und $V_{GSeff} = 0{,}36\,\mathrm{V} - 0{,}20\,\mathrm{V} = 0{,}16\,\mathrm{V}$ folgt für den Ruhestrom (ohne λ):
   $$I_D = \frac{\beta_{0n}}{2}\frac{W}{L}(V_{GS}-V_{th,n})^2 = \frac{360}{2} \cdot 2{,}5 \cdot (0{,}16)^2\,\mu\mathrm{A} = 450 \cdot 0{,}0256\,\mu\mathrm{A} = \mathbf{11{,}52}\,\mu\mathrm{A}$$
   $V_{OUT} = V_{DS} = V_{DD} - I_D R_L = 1{,}20\,\mathrm{V} - 11{,}52\,\mu\mathrm{A} \cdot 50\,\mathrm{k\Omega} = 1{,}20\,\mathrm{V} - 0{,}576\,\mathrm{V} = \mathbf{0{,}624}\,\mathrm{V} > V_{GSeff} = 0{,}16\,\mathrm{V} \implies$ **Sättigung**
   - Kleinsignalparameter und DC-Verstärkung A_{v0}:
   $$g_m = \beta_{0n}\frac{W}{L}V_{GSeff} = 360 \cdot 2{,}5 \cdot 0{,}16\,\mu\mathrm{S} = \mathbf{144}\,\mu\mathrm{S}, \qquad r_{ds} = \frac{1}{\lambda_n I_D} = \frac{1}{0{,}02 \cdot 11{,}52\,\mu\mathrm{A}} = \mathbf{4{,}34}\,\mathrm{M\Omega}$$
   $$r_{out} = r_{ds} \parallel R_L = 4340\,\mathrm{k\Omega} \parallel 50\,\mathrm{k\Omega} = \mathbf{49{,}43}\,\mathrm{k\Omega}$$
   $$\boxed{A_{v0} = -g_m r_{out} = -144\,\mu\mathrm{S} \cdot 49{,}43\,\mathrm{k\Omega} = -\mathbf{7{,}12}\,\mathrm{V/V} \implies |A_{v0}|_{\mathrm{dB}} = 20\log_{10}(7{,}12) = \mathbf{17{,}05}\,\mathrm{dB}}$$

- Gate-Drain-Kapazität in Sättigung:

$$C_{GD} = C_{GDov0} \cdot W = 0{,}4\,\frac{\text{fF}}{\mu\text{m}} \cdot 25\,\mu\text{m} = \mathbf{10}\,\text{fF} = \mathbf{0{,}01}\,\text{pF}$$

- **Polfrequenz f_p und Nullstellenfrequenz f_z:**

$$\boxed{\omega_p = \frac{1}{r_{out}(C_L + C_{GD})} = \frac{1}{49{,}43\,\text{k}\Omega \cdot 1{,}01\,\text{pF}} = \mathbf{20{,}03}\,\text{Mrad/s} \implies f_p = \frac{\omega_p}{2\pi} = \mathbf{3{,}19}\,\text{MHz}}$$

$$\boxed{\omega_z = +\frac{g_m}{C_{GD}} = \frac{144\,\mu\text{S}}{10\,\text{fF}} = \mathbf{14{,}40}\,\text{Grad/s} \implies f_z = \frac{\omega_z}{2\pi} = \mathbf{2{,}29}\,\text{GHz}}$$

3. **Lage und Wirkung der Nullstelle (`2,0 Credits`):**
   - Wegen $g_m - s_z C_{GD} = 0 \implies s_z = +\frac{g_m}{C_{GD}} > 0$ liegt die Nullstelle in der **rechten s-Halbebene (RHP-Zero)**.
   - Sie erhöht die Steigung des **Betragsgangs** ab f_z um $+20\,\textbf{dB/Dekade}$ (hebt den $-20\,$dB/dec-Abfall des Pols auf $0\,$dB/dec auf), senkt aber den **Phasengang** um **weitere** $-90°$ ab (genauso wie ein LHP-Pol!).

12.2 Lösung 4.2: Miller-Effekt bei CS-Verstärker vs. Kaskode-Verstärker (`Ch. 05 Slides 34–40, 5 Credits`)

1. **Miller-Kapazität C_M, Eingangskapazität C_{in} und Eingangspol $f_{p,\text{in}}$ (`2,0 Credits`):**
   - Gate-Source-Kapazität in Sättigung ($W = 25\,\mu$m, $L = 10\,\mu$m):

$$C_{ox} = 12\,\frac{\text{fF}}{\mu\text{m}^2} \cdot 250\,\mu\text{m}^2 = 3000\,\text{fF} = 3{,}0\,\text{pF} \implies C_{GS} = 0{,}6 \cdot C_{ox} + C_{GSov0} W = 1800\,\text{fF} + 10\,\text{fF} = \mathbf{1810}\,\text{fF} = \mathbf{1{,}81}\,\text{pF}$$

   - Miller-Kapazität und gesamte Eingangskapazität:

$$\boxed{C_M = (1 + |A_{v0}|) C_{GD} = (1 + 7{,}12) \cdot 10\,\text{fF} = \mathbf{81{,}2}\,\text{fF}, \qquad C_{in} = C_{GS} + C_M = 1810\,\text{fF} + 81{,}2\,\text{fF} = \mathbf{1{,}891}\,\text{pF}}$$

   - Eingangsgrenzfrequenz mit $R_{\text{sig}} = 10\,\text{k}\Omega$:

$$\boxed{f_{p,\text{in}} = \frac{1}{2\pi R_{\text{sig}} C_{in}} = \frac{1}{2\pi \cdot 10\,\text{k}\Omega \cdot 1{,}891\,\text{pF}} = \mathbf{8{,}42}\,\text{MHz}}$$

2. **Vergleich: Einseitige Kaskode vs. Vollkaskode am Knoten N (`3,0 Credits`):**
   - Allgemein gilt für den Blick in die Source des Kaskodetransistors M_2 mit Last R_{load} an seinem Drain:

$$r_{out,N,\text{down}} = \frac{r_{ds2} + R_{\text{load}}}{1 + g_{m2} r_{ds2}}, \qquad r_{out,N} = r_{ds1} \parallel r_{out,N,\text{down}}$$

   - **Einseitige Kaskode ($R_{\textbf{load}} = r_{ds3} = r_{ds}$):**

$$r_{out,N,\text{down}} \approx \frac{2 r_{ds}}{g_{m2} r_{ds}} = \frac{2}{g_{m2}} \implies \boxed{r_{out,N} \approx \frac{2}{g_{m2}} \quad \text{und} \quad A_{v1} = -g_{m1} r_{out,N} \approx -2\frac{g_{m1}}{g_{m2}} = -2}$$

     (Minimaler Miller-Effekt: $C_M = (1 + |A_{v1}|) C_{GD1} \approx 3 C_{GD1}$!)
   - **Vollkaskode ($R_{\textbf{load}} \approx g_{m3} r_{ds3} r_{ds4} \approx g_m r_{ds}^2$):**

$$r_{out,N,\text{down}} \approx \frac{r_{ds2} + g_{m3} r_{ds3} r_{ds4}}{g_{m2} r_{ds2}} \approx \frac{g_{m3} r_{ds3}}{g_{m2} r_{ds2}} r_{ds4} = r_{ds4} \implies \boxed{r_{out,N} = r_{ds1} \parallel r_{ds4} = \frac{r_{ds}}{2} \quad \text{und} \quad A_{v1} \approx -g_{m1}\frac{r_{ds}}{2}}$$

   - **Physikalische Erklärung:** Weil bei der Vollkaskode eine extrem hochohmige Kaskodenlast ($g_m r_{ds}^2$) am Drain von M_2 angeschlossen ist, hebt diese die Impedanztransformation des Common-Gate-Transistors M_2 (Teilung durch $g_m r_{ds}$) wieder auf, sodass Knoten N einen mittleren Widerstand von $r_{ds}/2$ und eine mittlere Teilverstärkung $A_{v1} \approx -\frac{1}{2} g_m r_{ds}$ aufweist.

12.3 Lösung 4.3: Stabilität & Phasenreserve eines rückgekoppelten Verstärkers (Ex5 Task 2, 5 Credits)

1. **Durchtrittsfrequenz f_u und Phasenreserve PM (2,5 Credits):**
   - DC-Verstärkung linear: $A_0 = 80\,\text{dB} \iff A_0 = 10^{80/20} = 10^4$.
   - Mit $-20\,\text{dB}$/Dekade Abfall ab $f_{p1} = 1\,\text{kHz}$ (d. h. 4 Dekaden für 80 dB Abbau) liegt das Verstärkungs-Bandbreiten-Produkt bei:
   $$\text{GBW} = A_0 \cdot f_{p1} = 10^4 \cdot 1\,\text{kHz} = \mathbf{10}\,\text{MHz}$$
   - **Fall 1 ($f_{p2} = 10\,\mathbf{MHz}$, wie in Ex5 Slide 21):** Der zweite Pol liegt exakt bei $f_u \approx 10\,\text{MHz}$:
   $$\phi(f_u) = -\arctan\left(\frac{10\,\text{MHz}}{1\,\text{kHz}}\right) - \arctan\left(\frac{10\,\text{MHz}}{10\,\text{MHz}}\right) = -89{,}99° - 45{,}00° = -134{,}99° \implies \boxed{\text{PM}_{10\,\text{MHz}} = 180° - 134{,}99° = \mathbf{45}}$$
   - **Fall 2 ($f_{p2} = 5\,\mathbf{MHz}$):** Da $f_{p2} = 5\,\text{MHz} < 10\,\text{MHz}$ ist, fällt der Betrag bei 5 MHz auf $80\,\text{dB} - 20\log_{10}(5000) = 80\,\text{dB} - 74\,\text{dB} = 6\,\text{dB}$ (Faktor 2) ab und knickt ab 5 MHz mit $-40\,\text{dB}$/Dekade ($-12\,\text{dB}$/Oktave) ab. Die verbleibenden 6 dB werden somit in einer halben Oktave ($\sqrt{2}$-fache Frequenz) abgebaut, also bei $f_u \approx \sqrt{f_{p2} \cdot \text{GBW}} = \sqrt{5 \cdot 10}\,\text{MHz} = \mathbf{7{,}07}\,\text{MHz}$ *(oder mit Asymptote $f_u = 10\,MHz$)*:
     - Mit $f_u = 7{,}07\,\text{MHz}$: $\phi(f_u) = -90° - \arctan\left(\frac{7{,}07}{5}\right) = -90° - 54{,}7° = -144{,}7° \implies \boxed{\text{PM} = \mathbf{35{,}3}°}$
     - *(Mit vereinfachter Ablesung $f_u = 10\,MHz$ analog zu Ex5 Slide 20: $\phi = -90° - \arctan(10/5) = -153{,}4° \implies PM = \mathbf{26{,}6}°$ – beide Rechenwege geben volle Punktzahl!)*

2. **Amplitudenreserve (GM) und Zeitbereichsverhalten (2,5 Credits):**
   - **Amplitudenreserve:** Für ein System mit genau 2 Polen gilt $\phi(\omega) = -\arctan(\omega/\omega_{p1}) - \arctan(\omega/\omega_{p2}) > -180°$ für alle endlichen Frequenzen $\omega < \infty$. Die $-180°$-Marke wird erst im Grenzwert $\omega \to \infty$ erreicht, wo $|A(j\omega)| \to 0$ ($-\infty\,\text{dB}$) gilt. Daher ist die **Amplitudenreserve unendlich (GM = ∞ dB)**!
   - **Sprungantwort im Zeitbereich:** Bei PM = 84° schwingt die Ausgangsspannung nahezu aperiodisch (ohne Überschwingen) schnell auf den Endwert ein; bei PM = 15° zeigt die Sprungantwort starkes, lang anhaltendes Überschwingen (Ringing / gedämpfte Oszillation).

---

13 Lösung zu Aufgabe 5: Differenzstufe – Eingangs-Gleichtaktbereich (ICMR) mit Body-Effekt & CMRR (16 Credits)

13.1 Lösung 5.1: DC-Dimensionierung & Großsignal-Aussteuerung (5 Credits)

1. **Dimensionierung der Lastwiderstände $R_1 = R_2 = R$ (2,0 Credits):**
   - Im symmetrischen Ruhearbeitspunkt teilt sich der Fußpunktstrom $I_{SS} = 100\,\mu\text{A}$ je zur Hälfte auf beide Zweige auf:
   $$I_{D1} = I_{D2} = \frac{I_{SS}}{2} = \mathbf{50}\,\mu\text{A}$$
   - Für $V_{o1,2} = V_{\text{out,CM}} = 0{,}80\,\text{V}$ muss über R die Spannung $V_R = V_{DD} - V_{\text{out,CM}} = 1{,}20\,\text{V} - 0{,}80\,\text{V} = 0{,}40\,\text{V}$ abfallen:
   $$\boxed{R_1 = R_2 = R = \frac{V_{DD} - V_{\text{out,CM}}}{I_{SS}/2} = \frac{0{,}40\,\text{V}}{50\,\mu\text{A}} = \mathbf{8{,}0}\,\text{k}\mathbf{\Omega}}$$

2. **Kanalweite $W_{1,2}$ der Eingangstransistoren für $V_{GSeff0} = 150\,\mathbf{mV}$ (2,0 Credits):**
$$\boxed{W_{1,2} = \frac{2 \cdot I_{D1,2} \cdot L_{1,2}}{\beta_{0n} \cdot V_{GSeff0}^2} = \frac{I_{SS} \cdot L_{1,2}}{\beta_{0n} \cdot V_{GSeff0}^2} = \frac{100\,\mu\text{A} \cdot 10\,\mu\text{m}}{360\,\frac{\mu\text{A}}{\text{V}^2} \cdot (0{,}15\,\text{V})^2} = \frac{1000}{8{,}10}\,\mu\text{m} = \mathbf{123{,}46}\,\mu\text{m}}$$

3. **Maximale Differenz-Eingangsspannung $\Delta v_{IN,\max}$ (1,0 Credit):**
$$\boxed{\Delta v_{IN,\text{max}} = \sqrt{2} \cdot V_{GSeff0} = \sqrt{2} \cdot 150\,\text{mV} = \mathbf{212{,}1}\,\text{mV}}$$

13.2 Lösung 5.2: Eingangs-Gleichtaktbereich (ICMR) ohne und mit Body-Effekt (Ex6 Tasks 3–6, 7 Credits)

1. **Kanalweite W_{SS} des Fußpunkt-Transistors T_{SS} (1,0 Credit):**

   - Da T_{SS} die gleiche Kanallänge $L = 10\,\mu\text{m}$ und die gleiche Overdrive-Spannung $V_{GSeff,SS} = 150\,\text{mV}$ wie $T_{1,2}$ besitzt, aber den **doppelten Strom** ($I_{SS} = 2 \cdot I_{D1,2} = 100\,\mu\text{A}$) führt, muss seine Weite exakt doppelt so groß sein:

   $$\boxed{W_{SS} = 2 \cdot W_{1,2} = 2 \cdot 123{,}46\,\mu\text{m} = \mathbf{246{,}9}\,\mu\text{m}}$$

2. **ICMR OHNE Body-Effekt ($V_{SB1,2} = 0\,\mathbf{V} \implies V_{th1,2} = V_{th0,n} = 0{,}20\,\mathbf{V}$, 2,5 Credits):**

   - Gate-Source-Spannung von $T_{1,2}$: $V_{GS1,2} = V_{GSeff0} + V_{th0,n} = 0{,}15\,\text{V} + 0{,}20\,\text{V} = 0{,}35\,\text{V}$.
   - **Untere Grenze $V_{CM,\mathbf{in,min}}$** (damit T_{SS} in Sättigung bleibt, muss $V_{N1} \geq V_{DS,SS,\text{sat}} = V_{GSeff,SS} = 0{,}15\,\text{V}$ sein):

   $$\boxed{V_{CM,\text{in,min}} = V_{GSeff,SS} + V_{GS1,2} = 0{,}15\,\text{V} + 0{,}35\,\text{V} = \mathbf{0{,}50}\,\text{V}}$$

   - **Obere Grenze $V_{CM,\mathbf{in,max}}$** (damit $T_{1,2}$ in Sättigung bleiben, darf ihr Gate höchstens um $V_{th0,n}$ über $V_{D1,2} = 0{,}80\,\text{V}$ liegen):

   $$\boxed{V_{CM,\text{in,max}} = V_{D1,2} + V_{th0,n} = 0{,}80\,\text{V} + 0{,}20\,\text{V} = \mathbf{1{,}00}\,\text{V}}$$

   - **Gesamte Spanne ohne Body-Effekt:**

   $$\boxed{\Delta V_{CM,\text{in}} = 1{,}00\,\text{V} - 0{,}50\,\text{V} = \mathbf{0{,}50}\,\text{V} = \mathbf{500}\,\text{mV}}$$

3. **ICMR MIT Body-Effekt ($V_{th}(V_{SB}) = 0{,}20\,\mathbf{V} + 0{,}10 \cdot \sqrt{V_{SB}}$, 3,5 Credits):**

   - **Untere Grenze $V_{CM,\mathbf{in,min,BE}}$:** An der unteren Grenze liegt Knoten N_1 auf $V_{SB,\text{min}} = V_{N1,\text{min}} = V_{GSeff,SS} = 0{,}15\,\text{V}$:

   $$V_{th}\big|_{\text{min}} = 0{,}20\,\text{V} + 0{,}10 \cdot \sqrt{0{,}15}\,\text{V} = 0{,}20\,\text{V} + 0{,}0387\,\text{V} = \mathbf{0{,}2387}\,\text{V}$$

   $$\boxed{V_{CM,\text{in,min,BE}} = V_{GSeff,SS} + V_{GSeff0} + V_{th}\big|_{\text{min}} = 0{,}15\,\text{V} + 0{,}15\,\text{V} + 0{,}2387\,\text{V} = \mathbf{0{,}5387}\,\text{V} \approx \mathbf{539}\,\text{mV}}$$

   - **Obere Grenze $V_{CM,\mathbf{in,max,BE}}$:** An der Sättigungsgrenze von $T_{1,2}$ beträgt deren Drain-Source-Spannung exakt $V_{DS1,2,\text{sat}} = V_{GSeff0} = 0{,}15\,\text{V}$. Damit liegt das Source-Potential $V_{S1,2} = V_{SB,\text{max}}$ bei:

   $$V_{SB,\text{max}} = V_{S1,2} = V_{D1,2} - V_{GSeff0} = 0{,}80\,\text{V} - 0{,}15\,\text{V} = \mathbf{0{,}65}\,\text{V}$$

   $$V_{th}\big|_{\text{max}} = 0{,}20\,\text{V} + 0{,}10 \cdot \sqrt{0{,}65}\,\text{V} = 0{,}20\,\text{V} + 0{,}0806\,\text{V} = \mathbf{0{,}2806}\,\text{V}$$

   $$\boxed{V_{CM,\text{in,max,BE}} = V_{D1,2} + V_{th}\big|_{\text{max}} = 0{,}80\,\text{V} + 0{,}2806\,\text{V} = \mathbf{1{,}0806}\,\text{V} \approx \mathbf{1{,}081}\,\text{V}}$$

   - **Neue Gesamtspanne & Erklärung:**

   $$\boxed{\Delta V_{CM,\text{in,BE}} = 1{,}0806\,\text{V} - 0{,}5387\,\text{V} = \mathbf{0{,}5419}\,\text{V} \approx \mathbf{542}\,\text{mV} \quad (+42\,\text{mV größer!})}$$

   Erklärung: Da an der oberen Grenze $V_{CM,\text{in,max}}$ das Source-Potential $V_{SB} = 0{,}65\,\text{V}$ deutlich höher ist als an der unteren Grenze ($V_{SB} = 0{,}15\,\text{V}$), erhöht der Body-Effekt die Schwellspannung oben stärker (+80,6 mV) als unten (+38,7 mV), wodurch der nutzbare Eingangs-Gleichtaktbereich um 41,9 mV wächst!

13.3 Lösung 5.3: Kleinsignal-Halbschaltungen & Gleichtaktunterdrückung (CMRR, 4 Credits)

1. **Kleinsignalparameter, A_{VDM} und A_{VCM} (2,0 Credits):**

   - Kleinsignalparameter von $T_{1,2}$ ($I_{D1,2} = 50\,\mu\text{A}, V_{GSeff0} = 0{,}15\,\text{V}$) und T_{SS} ($I_{SS} = 100\,\mu\text{A}$):

   $$g_{m1,2} = \frac{2I_{D1,2}}{V_{GSeff0}} = \frac{100\,\mu\text{A}}{0{,}15\,\text{V}} = \mathbf{666{,}7}\,\mu\text{S}, \qquad r_{ds1,2} = \frac{1}{\lambda_n I_{D1,2}} = \frac{1}{0{,}02 \cdot 50\,\mu\text{A}} = \mathbf{1{,}0}\,\text{M}\mathbf{\Omega}$$

   $$r_{ss} = r_{ds,SS} = \frac{1}{\lambda_n I_{SS}} = \frac{1}{0{,}02 \cdot 100\,\mu\text{A}} = \mathbf{500}\,\text{k}\mathbf{\Omega} = \mathbf{0{,}50}\,\text{M}\mathbf{\Omega}$$

- **Gegentakt-Halbschaltung (Knoten N_1 auf virtuellem AC-GND):**

$$\boxed{A_{VDM} = -g_{m1,2}(R \parallel r_{ds1,2}) = -666{,}7\,\mu\text{S} \cdot (8\,\text{k}\Omega \parallel 1000\,\text{k}\Omega) = -666{,}7\,\mu\text{S} \cdot 7{,}937\,\text{k}\Omega = \mathbf{-5{,}29}\,\text{V/V} \quad (\approx -g_m R = -5{,}33)}$$

- **Gleichtakt-Halbschaltung (Source von T_1 ist mit dem doppelten Widerstand $2r_{ss} = 1{,}0\,\mathbf{M\Omega}$ degeneriert):**

$$\boxed{A_{VCM} \approx -\frac{R}{2r_{ss}} = -\frac{8\,\text{k}\Omega}{2 \cdot 500\,\text{k}\Omega} = \mathbf{-0{,}0080}\,\text{V/V}}$$

2. **Berechnung des CMRR mit einfacher Stromsenke vs. Kaskode-Stromsenke (`2,0 Credits`):**

- **Mit einfacher Stromsenke T_{SS}:**

$$\boxed{\text{CMRR} = \left|\frac{A_{VDM}}{A_{VCM}}\right| \approx 2g_{m1,2}r_{ss} = 2 \cdot 666{,}7\,\mu\text{S} \cdot 500\,\text{k}\Omega = \mathbf{666{,}7} \implies \text{CMRR}_{\text{dB}} = 20\log_{10}(666{,}7) = \mathbf{56{,}48}\,\text{dB}}$$

- **Mit Kaskode-Stromsenke ($g_{m,SS} = \frac{2I_{SS}}{V_{GSeff,SS}} = 1333{,}3\,\mu\mathbf{S}, r_{ds,SS} = 500\,\mathbf{k\Omega} \implies g_{m,SS}r_{ds,SS} = 666{,}7$):**

$$r_{ss,\text{casc}} \approx g_{m,SS}r_{ds,SS}^2 = 666{,}7 \cdot 500\,\text{k}\Omega = \mathbf{333{,}3}\,\mathbf{M\Omega}$$

$$\boxed{\text{CMRR}_{\text{casc}} = 2g_{m1,2}r_{ss,\text{casc}} = 666{,}7 \cdot 666{,}7 = \mathbf{4{,}44 \cdot 10^5} \implies \text{CMRR}_{\text{casc,dB}} = \mathbf{112{,}96}\,\text{dB}}$$

---

14 Lösung zu Aufgabe 6: Mehrstufige Operationsverstärker – 5-Transistor-OTA & Symmetrischer OTA (16 Credits)

14.1 Lösung 6.1: Differenzstufe mit aktivem Stromspiegel als Last (5-Transistor-OTA, 7 Credits)

1. **Vorteile der Stromspiegel-Last & Berechnung von A_{v0} (`2,5 Credits`):**

- **Vorteil 1 gegenüber fester Stromquellenlast:** Automatische **Selbstvorspannung (Self-Biasing)** aller Transistoren durch I_{SS} (kein Wegdriften des Ausgangs in die Begrenzung durch Strom-Mismatch zwischen oben und unten).
- **Vorteil 2 gegenüber MOS-Diodenlast:** Hohe Verstärkung (bestimmt durch $r_{ds2} \parallel r_{ds4}$ statt $\frac{1}{g_{m3,4}}$), **Differential-to-Single-Ended Conversion** ohne Verlust der halben Verstärkung und größerer Ausgangs-Swing ($V_{DD} - |V_{DS,\text{sat}}|$ statt $V_{DD} - |V_{th}|$).
- **Kleinsignal-Differenzverstärkung A_{v0}:**

$$\boxed{A_{v0} = \frac{v_{out}}{v_{id}} = g_{m1,2}(r_{ds2} \parallel r_{ds4}) = 200\,\mu\text{S} \cdot (1\,\text{M}\Omega \parallel 1\,\text{M}\Omega) = 200\,\mu\text{S} \cdot 0{,}5\,\text{M}\Omega = \mathbf{100}\,\text{V/V} \triangleq \mathbf{40{,}0}\,\text{dB}}$$

2. **Berechnung der Pole f_{p1}, f_{p2} und Nullstellen f_{z1}, f_{z2} (`2,5 Credits`):**

- **1. Dominanter Ausgangspol f_{p1} (mit $C_1 \approx C_L = 1\,\mathbf{pF}$ und $r_1 = r_{ds2} \parallel r_{ds4} = 500\,\mathbf{k\Omega}$):**

$$\boxed{\omega_{p1} = \frac{1}{C_1(r_{ds2} \parallel r_{ds4})} = \frac{1}{1\,\text{pF} \cdot 500\,\text{k}\Omega} = 2{,}0\,\text{Mrad/s} \implies f_{p1} = \frac{\omega_{p1}}{2\pi} = \mathbf{318{,}3}\,\text{kHz} \approx \mathbf{0{,}318}\,\text{MHz}}$$

- **2. Stromspiegel-Pol (Mirror Pole) f_{p2} (mit $C_2 \approx C_{GS3} + C_{GS4} = 2 \cdot 60\,\mathbf{fF} = 120\,\mathbf{fF}$ und $r_2 \approx \frac{1}{g_{m3,4}}$):**

$$\boxed{\omega_{p2} = \frac{g_{m3,4}}{C_2} = \frac{120\,\mu\text{S}}{120\,\text{fF}} = 1{,}0\,\text{Grad/s} \implies f_{p2} = \frac{\omega_{p2}}{2\pi} = \mathbf{159{,}2}\,\text{MHz}}$$

- **3. Stromspiegel-Nullstelle (Mirror Zero) f_{z1} (LHP, Pol-Nullstellen-Dublette bei doppelter Frequenz von f_{p2}):**

$$\boxed{\omega_{z1} = \frac{2g_{m3,4}}{C_2} = 2 \cdot \omega_{p2} = 2{,}0\,\text{Grad/s} \implies f_{z1} = 2 \cdot f_{p2} = \mathbf{318{,}3}\,\text{MHz}}$$

- **4. Eingangs-Nullstelle f_{z2} (RHP, durch $C_{GD1,2} = 2\,\mathbf{fF}$):**

$$\boxed{\omega_{z2} = +\frac{g_{m1,2}}{C_{GD1,2}} = \frac{200\,\mu\text{S}}{2\,\text{fF}} = 100\,\text{Grad/s} \implies f_{z2} = \frac{\omega_{z2}}{2\pi} = \mathbf{15{,}92}\,\text{GHz}}$$

3. **Begründung zur Vernachlässigung des Miller-Effekts an C_{GD4} (`2,0 Credits`):**

- Die Miller-Verstärkung A_{Miller} des Transistors T_4 muss bei der Frequenz des Mirror-Pols $f_{p2} = 159{,}2\,\text{MHz}$ ausgewertet werden. Da der Ausgangspol $f_{p1} = 0{,}318\,\text{MHz}$ jedoch um den Faktor 500 tiefer liegt ($\omega_{p2} \gg \omega_{p1}$), wirkt die große Lastkapazität $C_L = 1\,\text{pF}$ am Ausgang bei 159,2 MHz bereits nahezu wie ein Kurzschluss nach Masse ($|A_{\text{Miller}}(\omega_{p2})| \ll 1$). Deshalb wird C_{GD4} bei f_{p2} **nicht** mehr mit der DC-Verstärkung $g_{m4}(r_{ds2} \parallel r_{ds4})$ multipliziert!

14.2 Lösung 6.2: Symmetrischer Mehrstufiger OTA / Current-Mirror-OTA (`Ex7`, 9 Credits)

1. **Ruheströme und Kanalweiten aller Transistoren (`3,0 Credits`):**

- Alle Transistoren haben $L = 10\,\mu\text{m}$ und $V_{GS,\text{eff}} = 0{,}15\,\text{V}$:
- **Referenztransistor $T_{\mathbf{Ref}}$ ($I_{\mathbf{ref}} = 10\,\mu\mathbf{A}$, NMOS) & Fußpunkt $T_{\mathbf{Bias}}$ ($I_{SS} = 100\,\mu\mathbf{A}$, NMOS):**

$$\boxed{W_{\text{Ref}} = \frac{2I_{\text{ref}}L}{\beta_{0n}V_{GS,\text{eff}}^2} = \frac{2 \cdot 10\,\mu\text{A} \cdot 10\,\mu\text{m}}{360\,\frac{\mu\text{A}}{\text{V}^2} \cdot (0{,}15\,\text{V})^2} = \frac{200}{8{,}10}\,\mu\text{m} = \mathbf{24{,}69}\,\mu\text{m}}$$

(Hinweis: In `Ex7` Slide 3 stand durch einen Kommafehler 2,47 µm statt 24,7 µm, da 200/8,1 = 24,69 ist; für $I_{SS} = 100\,\mu A$ gilt entsprechend:)

$$\boxed{W_{\text{Bias}} = 10 \cdot W_{\text{Ref}} = \mathbf{246{,}9}\,\mu\text{m}}$$

- **Inneres Differenzpaar $T_1, T_{1'}$ ($I_1 = I_{1'} = \frac{I_{SS}}{2} = 50\,\mu\mathbf{A}$, NMOS) & PMOS-Dioden $T_2, T_{2'}$ ($50\,\mu\mathbf{A}$, PMOS):**

$$\boxed{W_1 = W_{1'} = \frac{1}{2}W_{\text{Bias}} = \mathbf{123{,}46}\,\mu\text{m}, \qquad W_2 = W_{2'} = \frac{2I_1L}{\beta_{0p}V_{GS,\text{eff}}^2} = \frac{100\,\mu\text{A} \cdot 10\,\mu\text{m}}{60 \cdot 0{,}0225} = \mathbf{740{,}7}\,\mu\text{m}}$$

- **Äußere Stufen $T_3, T_{3'}$ (Spiegelverhältnis $1:2 \implies I_3 = I_{3'} = 2 \cdot 50\,\mu\mathbf{A} = 100\,\mu\mathbf{A}$, PMOS) & unterer NMOS-Spiegel $T_4, T_{4'}$ ($I_4 = I_{4'} = 100\,\mu\mathbf{A}$, NMOS):**

$$\boxed{W_3 = W_{3'} = 2 \cdot W_2 = \mathbf{1481{,}5}\,\mu\text{m}, \qquad W_4 = W_{4'} = \frac{2I_4L}{\beta_{0n}V_{GS,\text{eff}}^2} = 2 \cdot W_1 = W_{\text{Bias}} = \mathbf{246{,}9}\,\mu\text{m}}$$

2. **Herleitung von A_p, A_n und der Gesamtverstärkung A_{DM} (`3,0 Credits`):**

- **Nicht-invertierender Pfad ($v_{in,p} = +\frac{1}{2}v_{in} \to T_1 \to N_2 \to T_3 \to V_{\mathbf{Out}}$):**

$$A_p = \frac{v_{out}}{v_{in,p}} = \left(-\frac{g_{m1}}{g_{m2}}\right) \cdot \big(-g_{m3}(r_{ds3} \parallel r_{ds4})\big) = +\frac{\mathbf{g_{m1}}}{\mathbf{g_{m2}}}\mathbf{g_{m3}}(\mathbf{r_{ds3}} \parallel \mathbf{r_{ds4}})$$

- **Invertierender Pfad ($v_{in,n} = -\frac{1}{2}v_{in} \to T_{1'} \to N_{2'} \to T_{3'} \to N_{3'} \to T_4 \to V_{\mathbf{Out}}$):**

$$A_n = \frac{v_{out}}{v_{in,n}} = \left(-\frac{g_{m1'}}{g_{m2'}}\right) \cdot \left(-\frac{g_{m3'}}{g_{m4'}}\right) \cdot \big(-g_{m4}(r_{ds3} \parallel r_{ds4})\big) = -\frac{\mathbf{g_{m1'}}}{\mathbf{g_{m2'}}}\frac{\mathbf{g_{m3'}}}{\mathbf{g_{m4'}}}\mathbf{g_{m4}}(\mathbf{r_{ds3}} \parallel \mathbf{r_{ds4}})$$

- **Gesamte Differenzverstärkung $A_{DM} = \frac{v_{out}}{v_{in}}$ durch Superposition:**

$$v_{out} = \left(+\frac{1}{2}v_{in}\right)A_p + \left(-\frac{1}{2}v_{in}\right)A_n \implies \boxed{A_{DM} = \frac{v_{out}}{v_{in}} = \frac{1}{2}\left(\frac{g_{m1}}{g_{m2}}g_{m3} + \frac{g_{m1'}}{g_{m2'}}\frac{g_{m3'}}{g_{m4'}}g_{m4}\right)(r_{ds3} \parallel r_{ds4})}$$

- Mit Symmetrie ($g_{m1} = g_{m1'}$), $\frac{g_{m3}}{g_{m2}} = \frac{g_{m3'}}{g_{m2'}} = B = 2$ und $\frac{g_{m4}}{g_{m4'}} = 1$ vereinfacht sich dies zu:

$$\boxed{A_{DM} = B \cdot g_{m1}(r_{ds3} \parallel r_{ds4}) = \mathbf{2} \cdot \mathbf{g_{m1}}(\mathbf{r_{ds3}} \parallel \mathbf{r_{ds4}})}$$

3. **Knotenkapazitäten C_{Nk}, Pole p_k und RHP-Nullstellen z_k (`3,0 Credits`):**

   - **Knotenkapazitäten (inkl. Miller-Termen):**
     - **Knoten N_2:** $C_{N2} = C_{GD1} + C_{DB1} + C_{DB2} + C_{GS2} + C_{GS3} + \big(1 + g_{m3}(r_{ds3} \parallel r_{ds4})\big)C_{GD3}$
     - **Knoten $N_{2'}$:** $C_{N2'} = C_{GD1'} + C_{DB1'} + C_{DB2'} + C_{GS2'} + C_{GS3'} + \left(1 + \frac{g_{m3'}}{g_{m4'}}\right) C_{GD3'}$
     - **Knoten $N_{3'}$:** $C_{N3'} = C_{GD3'} + C_{DB3'} + C_{GS4'} + C_{DB4'} + C_{GS4} + \big(1 + g_{m4}(r_{ds3} \parallel r_{ds4})\big)C_{GD4}$
     - **Ausgangsknoten N_3 ($V_{\mathbf{Out}}$):** $C_{N3} = C_{GD3} + C_{DB3} + C_{GD4} + C_{DB4} + C_L \approx C_L$
   - **Polstellen (alle in der LHP):**

$$\boxed{p_2 = -\frac{g_{m2}}{C_{N2}}, \qquad p_{2'} = -\frac{g_{m2'}}{C_{N2'}}, \qquad p_{3'} = -\frac{g_{m4'}}{C_{N3'}}, \qquad p_{\text{out}} = -\frac{1}{(r_{ds3} \parallel r_{ds4})C_{N3}} \approx -\frac{1}{(r_{ds3} \parallel r_{ds4})C_L}}$$

   - **RHP-Nullstellen (durch Vorwärtskopplung über C_{GD} jeder verstärkenden CS-Stufe):**
     - **Nicht-invertierender Pfad (2 RHP-Nullstellen):**

$$\boxed{z_1 = +\frac{g_{m1}}{C_{GD1}}, \qquad z_3 = +\frac{g_{m3}}{C_{GD3}}}$$

     - **Invertierender Pfad (3 RHP-Nullstellen):**

$$\boxed{z_{1'} = +\frac{g_{m1'}}{C_{GD1'}}, \qquad z_{3'} = +\frac{g_{m3'}}{C_{GD3'}}, \qquad z_4 = +\frac{g_{m4}}{C_{GD4}}}$$

---

15 Notenschlüssel zur Selbsteinschätzung

Erreichte Credits	Note	Bewertung
90 – 100	**1,0**	Herausragend – perfekt vorbereitet für die Klausur!
85 – 89	**1,3**	Sehr gut
80 – 84	**1,7**	Gut bis sehr gut
75 – 79	**2,0**	Gut
70 – 74	**2,3**	Befriedigend bis gut
65 – 69	**2,7**	Befriedigend
60 – 64	**3,0**	Befriedigend
55 – 59	**3,3**	Ausreichend bis befriedigend
50 – 54	**4,0**	Bestanden (Mindestpunktzahl 50 Credits)
< 50	**5,0**	Nicht bestanden – Formelsammlung und Übungen `Ex1`–`Ex7` nochmals gezielt wiederholen!