


CQIC_24CH, AQIC_6CH) 설계

(목표:1계조@14 bit, Flicker free, (단면 PCB))

YG Kim

2022.09.27.



Pixel(Driver) IC

- V-I Converter: 동작 범위를 넓힘
- 다단계 Current Zoom 적용 <-> Channel Block을 독립제어하는 Driver IC설계
- ~~V 입력 전압을 높임 <-> Analog 구동부 및 IC BOM Cost~~
- ~~PWM 구동? <-> Flicker-less, OSC 오차 극복, 동기화~~

IC Trimming

- 전류 옵셋 정확성 높임
 - 전류 옵셋용 OTP 할당 bit수 늘림 <-> IC BOM Cost(128 bit 한계)
- 비중이 낮은 기능 Trim 해상도 낮춤 및 제거 (ATR 등...)

구동 보드

- Sub-frame Duty% 구동 및 배수를 올림(~128 체배)
- 동기화 <-> New Cont. IC설계
- DAC Trimming
- fast DAC 적용 <-> 솔루엠 8ch DAC재고 처리 및 IC BOM Cost

Pixel(Driver) IC

- V-I Converter: 동작 안정성 확보
 - S & H의 Leakage 저감 <-> Capacitor의 용량 증대에 따른 속도 저항
 - 전압 입력 오프셋을 올림 <-> 디밍 전압의 해상도가 저하됨
- Block 구동 타이밍 동기화
 - 수평 라인의 일괄 구동

시스템

- 디밍 입력 데이터의 I/F: 아날로그 전압에 대한 노이즈 제거
 - ~~아날로그 I/F를 디지털 I/F화 <-> Pixel IC의 입력 핀 수 증가, 데이터 전송속도 증가~~
- 아날로그 제어일부를 디지털 제어화, IC핀수 유지, 제어신호의 안정화, 동기화 극복

구동 보드

- Block Line 동기화 구동
- Sub-frame Duty% 구동 및 배수를 올림(~128 체배)
 - 동기화 <-> New Cont. IC설계
 - DAC 개수 늘림 <-> IC BOM Cost
 - fast DAC 적용 <-> 솔루션 8ch DAC재고 처리 및 IC BOM Cost
- ~~PWM 구동? <-> Flicker less, OSC 오차 극복, 동기화~~

Pixel(Driver) IC

- V-I Converter: 동작 범위를 넓힘
- 다단계 Current Zoom 적용 <-> Channel Block을 독립적으로 제어하는 I/F
- ~~V 입력 전압을 높임 <-> Analog 구동부 및 IC BOM Cost~~
- ~~PWM 구동? <-> Flicker-less, OSC 오차 극복, 동기화~~

시스템

- 디밍 입력 데이터의 I/F: 아날로그 전압에 대한 노이즈 제거
- ~~아날로그 I/F를 디지털 I/F화 <-> Pixel IC의 입력 핀 수 증가, 데이터 전송속도 증가~~
- 아날로그 제어일부를 디지털 제어화, IC핀수 유지, 제어신호의 안정화, 동기화 극복

구동 보드

- Sub-frame Duty% 구동 및 배수를 올림(~128 체배)
- 동기화 <-> New Cont. IC설계 (CQIC)
- DAC 개수 늘림 <-> IC BOM Cost
- 22ch DAC 적용 <-> 솔루션 8ch DAC재고 처리 및 IC BOM Cost
- ~~PWM 구동? <-> Flicker-less, OSC 오차 극복, 동기화~~

Pixel(Driver) IC

- IC Pin 수의 최적화
 - Analog S & H 적용 16 pin
 - V-I 변환기 적용 구동
- IC 간의 pin 연결 최소화
 - Column과 Row로 연결 또는 Daisy chain 연결 <-> 단면 PCB 이슈

시스템

- 광원보드에는 Pixel IC를 실장하고 기타 구동 IC는 구동보드에 실장
 - Direct 구동 또는 Matrix 방식으로 구동 <-> 광원 블록수 구간별 구조 대응
 - Direct 구동을 위해 구동보드에 Driver IC를 군집하여 장착하는 경우에 방열 대책 강구

구동 방법

- 낮은 주파수로 광원 보드를 구동
 - 수십 kHz~수백 kHz <-> 광원 블록 수와 Trade Off
 - 저계조도의 성능 저하 대책 강구 <-> Sub Frame 체배수를 늘림

Pixel(Driver) IC

- IC Pin 수의 최적화
- IC당 출력 채널 수 4개 ~ 8개; 가성비 및 PCB 구성 조건에 따라 결정 <-> Die Size가 QFN 2020에 내장필수


시스템

- 504 ~ 2500 Block까지 구동속도 확보
- 구동보드와 광원보드사이의 I/F를 간략화
 - ~~디지털 통신 I/F 구동 <-> 통신 속도의 증가로 단면 PCB구동 불가~~
- Matrix 방식으로 구동 <-> Flicker 극복 필요


구동 방법

- 낮은 주파수로 광원 보드를 구동
- 수십 kHz~수백 kHz







구동 보드



광원 보드




RESET and Data Access Time




Characteristics	Symbol	Value			Unit
		Min	Typ	Max	
SPI_ENB setup time prior to the first falling edge SCLK	t _{CSS}	200	-	-	ns
SPI_ENB hold time after the last falling edge SCLK	t _{CSH}	200			ns
SCLK frequency	f _{CLK}			30	MHz
SCLK high time (T.B.D)	t _{CH}	15			ns
SCLK low time (T.B.D)	t _{CL}	15			ns
Data setup (T.B.D)	t _{DS}	2			ns
Data hold (T.B.D)	t _{DH}	2			ns
The delay of SCLK to SCLKO (T.B.D)	t _{CO_DELAY}			15	ns
The skew between SCLKO and SDO (T.B.D)	t _{CDO_SKEW}			1	ns
SPI_ENB high time	t _{CSHG}	50			ns

Timing Diagram – Frame Transfer




Characteristics	Symbol	Value			Unit
		min	typ	max	
VSYNC on – SPI_EN low gap	T0	> 0	-	-	ns
SPI_EN low – SCLK gap	T1	200	-	-	ns
SPI_EN high – SCLK gap	T2	200	-	-	ns
SPI_EN gap Between upper-lower plate	T3	> 0	-	-	ns
SPI_EN high – SCLK gap	T4	200	-	-	ns




MODE신호 송출 전압

< Controller IC @ Configuration >

min		max		Typ.	Vdev (±)		Mode	@ Config Mode	@ CZ mode
0	V	1	V	0.5 V	800	mV	0001	1x6	CZ1
1	V	2	V	1.5 V	400	mV	0010	2x3	CZ2
2	V	3	V	2.5 V	400	mV	0100	3x2	CZ3
3	V	5	V	3.5 V	400	mV	1000	Test	CZ4





< Trimming Specification >

"= step/Center/2"

	Trim [bit]	Target _{TRIM}	step resolution	TRIM dev.	Trim type	min	max	±Range	
Voltage Ref	10 bit	1500	0.375 mV	0.01%	24ch 공통	1308	1691	191.8	mV
Voltage Offset	9 bit	200	1.099 mV	0.27%	24ch 독립	-81.3	479.1	280.2	mV
- > current	bit	0.00	10.222 uA	10.22%		-2616.9	2596.5	2606.7	uA
Voltage Offset Details	4 bit	205.4	0.073 mV	0.02%	24ch 독립	204.8	205.8	0.51	mV
저계조 > current	bit	50	0.681 uA	1.36%		44.55	54.09	4.77	uA
Voltage Gain	9 bit	4500	4.399 mV	0.05%	24ch 독립	3374	5617	1122	mV
-중/고계조 > current	bit	40	0.041 mA	0.05%		29.52	50.39	10.43	mA
Total OTP bits	538 bits		;Required OTP _{64bit}	9 sets					

Trimming Condition for Voltage Reference 10 bit 24ch 공통

DAC	Data	Output	
TRIM _{REF_STEP}	1	0.375	mV
TRIM _{REF_RANGE}	upto 1024	-192~+192	mV
DAC _{MAIN}	X	X	mV
DAC _{REF}	X	X	mV
Amp.	-	3.5	배
LDO _{#52} for Trimming	-	1500	mV

- ① Reference 10 bit: LDO_{#52} pin의 출력전압이 1500 mV가 되도록 Trimming
- ② Offset 9 bit: DAC_{REF}의 약86% Fix값(879)에서 DAC_{MAIN}을 182로 해서 출력이 200 mV가 되도록 Trimming
- ③ Gain 9 bit: DAC_{REF}의 약86% Fix값(879)에서 DAC_{MAIN}을 4095로 해서 출력이 4500 mV가 되도록 Trimming

Trimming Condition for Voltage Offset 9 bit 24ch 독립

DAC	Data	Output	
TRIM _{OFF_STEP}	1	1.099	mV
TRIM _{OFFSET_RANGE}	-256~+256	-280~+280	mV
DAC _{MAIN}	182	57.14	mV *
DAC _{REF}	879	1287.60	mV
Amp.	-	3.5	배
V _{OUT} for Trimming	-	200	mV

[Control IC] Resolution _{TRIM} 검토		
DAC _{MAIN} ; 저계조	4095	1.099 mV
TRIM _{OFF_STEP}	1	1.099 mV
Resolution -> 1.36%		0.681 uA
Target _{TRIM}	50uA 2%	1.000 uA
146.7%		
TRIM _{OFF_STEP} 해상도가 Target 대비 여유가 있음!		

Trimming Condition for Voltage Gain 9 bit 24ch 독립

DAC	Data	Output	
TRIM _{GAIN_STEP}	1	4.399	mV
TRIM _{GAIN_RANGE}	-256~+256	-1121~+1121	mV
DAC _{MAIN}	4095	1285.71	mV
DAC _{REF}	879	1287.60	mV *
Amp.	-	3.5	배
V _{OUT} for Trimming	-	4500	mV

DAC _{REF} 중/고계조	1024	4.395 mV
TRIM _{GAIN_STEP}	1	4.399 mV
Resolution -> 0.05%		0.041 mA
Target _{TRIM}	32mA 2%	0.640 mA
1564%		
TRIM _{GAIN_STEP} 해상도가 Target 대비 여유가 있음!		

[Control IC]

Resolution_{TRIM} 검토

DAC _{MAIN} ; 저계조	4095	1.099 mV
TRIM _{OFF_STEP}	1	1.099 mV
	Resolution -> 1.36%	0.681 μ A
Target _{TRIM}	50 μ A 2%	1.000 μ A

146.7%

TRIM_{OFF_STEP} 해상도가 Target 대비 여유가 있음!



DAC _{REF} 중/고계조	1024	4.395 mV
TRIM _{GAIN_STEP}	1	4.399 mV
	Resolution -> 0.05%	0.041 mA
Target _{TRIM}	32mA 2%	0.640 mA

1564%

TRIM_{GAIN_STEP} 해상도가 Target 대비 여유가 있음!

[Drive IC]

Resolution_{TRIM} 검토

TRIM _{OFF_STEP}	1	0.635 μ A
TRIM _{OFF_STEP}	1	0.068 mV
	Resolution ->	0.635 μ A
Target _{TRIM}	50 μ A 2%	1.000 μ A



157%

TRIM_{OFF_STEP} 해상도가 Target 대비 여유가 있음!


TRIM _{GAIN_STEP}	1	0.250 mA
TRIM _{GAIN_STEP}	1	26.821 mV
	Resolution ->	0.250 mA
Target _{TRIM}	32mA 2%	0.640 mA

257%


TRIM_{GAIN_STEP} 해상도가 Target 대비 여유가 있음!



DAC_MAIN 12 bit




< Control Sequence >





CZ _{MAX2} (OTP)		
iOUT _(MIN) [mA]		iOUT _(MAX) [mA]
18	~	24
12	~	18
6	~	12
0	~	6

CZ _{MAX3} (OTP)		
iOUT _(MIN) [mA]		iOUT _{M(AX)} [mA]
24	~	32
16	~	24
8	~	16
0	~	8



CZ _{MAX4} (OTP)		
iOUT _(MIN) [mA]		iOUT _(MAX) [mA]
30	~	40
20	~	30
10	~	20
0	~	10









Analog Path DELAY (M,D)








Digital Path DELAY (G,CS)





Parameter	Symbol	Value	Unit	Remark
Electrostatic Discharge HBM ; Contact	ESDHBM	$\pm 2k$	V	C=100 pF, R=1.5 k Ω
Electrostatic Discharge CDM ; Contact	ESDCDM	± 500	V	R=1 Ω

- ① QFN0808 68 pin – 1차 진행
- ② QFN0909 76 pin - 2차 진행

$t_{\text{Height}} = 0.75\text{mm}$







< Trimming Specification >


"= step/Center/2"


	Trim [bit]	Target_TRIM	step resolution	TRIM dev.	Trim type	min	max	Range	
저계조 Current Offset	11 bit	50.000	0.635 uA	0.64%	6ch 독립	-600.6	699.3	649.9	uA
; Voltage Offset		205.375	0.068 mV	0.02%		135	275	69.9	mV
중/고계조 Current Gain	7 bit	40	0.250 mA	0.31%	6ch 독립	23.9	55.6	15.8	mA
; Voltage Gain		4500	26.821 mV	0.30%		2770	6176	1.703	mV
TRIM_TEMP	4 bit				6ch 공통				
TRIM_OSC	4 bit				6ch 공통				
CZ_MAX	2 bit				6ch 공통				
HDR_MODE	1 bit				6ch 공통				
RFSH_MODE	1 bit				6ch 공통				

Total OTP bits 120 bits ;Required OTP_{64bit} 2 sets

[Drive IC] Resolution_{TRIM} 검토

TRIM _{OFF_STEP}	1	0.635 uA	TRIM _{GAIN_STEP}	1	0.250 mA
TRIM _{OFF_STEP}	1	0.068 mV	TRIM _{GAIN_STEP}	1	26.821 mV
Resolution ->		0.635 uA	Resolution ->		0.250 mA
Target _{TRIM}		50uA 2% 1.000 uA	Target _{TRIM}		32mA 2% 0.640 mA
		157%			257%
TRIM _{OFF_STEP}		해상도가 Target 대비 여유가 있음!	TRIM _{GAIN_STEP}		해상도가 Target 대비 여유가 있음!







1. I2C 트랜잭션은 하나 이상의 메시지로 구성됩니다. 각 메시지는 시작 기호로 시작하고 트랜잭션은 중지 기호로 끝납니다. 메시지를 시작하지만 트랜잭션은 시작하지 않는 첫 번째 이후의 시작 기호를 반복 시작 기호라고 합니다.
2. 각 메시지는 읽기 또는 쓰기입니다. 단일 메시지로 구성된 트랜잭션을 읽기 또는 쓰기 트랜잭션이라고 합니다. 여러 메시지로 구성된 트랜잭션을 결합 트랜잭션이라고 합니다. 후자의 가장 일반적인 형태는 장치 내 주소 정보를 제공하는 쓰기 메시지와 읽기 메시지입니다.
3. 많은 I2C 장치는 결합된 트랜잭션과 별도의 트랜잭션으로 전송된 동일한 메시지를 구별하지 않지만 전부는 아닙니다. 장치 ID 프로토콜에는 단일 트랜잭션이 필요합니다. 대상은 정지 기호를 관찰하면 응답하지 않습니다. 대상이 비정상적으로 응답하도록 하는 구성, 보정 또는 자체 테스트 모드도 종종 트랜잭션이 끝나면 자동으로 종료됩니다.

1. 데이터 전송은 SCL이 하이로 유지되는 동안 SDA가 로우로 풀링되는 시작 조건(S)으로 시작됩니다. (황색 막대 시간 동안)
2. SCL은 로우로 풀링되고 SDA는 SCL을 로우로 유지하면서 첫 번째 데이터 비트 레벨을 설정합니다. (파란색 막대 시간 동안)
3. SCL이 첫 번째 비트(B1)에 대해 상승할 때 데이터가 샘플링(수신)됩니다. 비트가 유효하려면 SDA가 SCL의 상승 에지와 후속 하강 에지(전체 분홍색 막대 시간) 사이에서 변경되어서는 안 됩니다.
4. 이 프로세스가 반복됩니다. SCL이 낮을 때 SDA가 전환되고 SCL이 높을 때 데이터가 읽혀집니다(B2 ~ Bn). (파란색 -> 분홍색 막대 시간 동안)
5. 마지막 비트 다음에는 정지 비트를 준비하기 위해 SDA가 로우로 당겨지는 동안 클럭 펄스가 옵니다.
6. SCL이 상승한 후 SDA가 상승하면 정지 조건(P)이 신호를 받습니다. (황색 막대 시간 동안)
7. 잘못된 마커 감지를 피하기 위해 SCL 하강 에지와 SDA 변경 사이, SDA 변경과 SCL 상승 에지 사이에 최소 지연이 있습니다. n 데이터 비트(승인 포함)를 포함하는 I2C 메시지에는 n + 1 클럭 펄스가 포함됩니다.

Trimming	o_ofs_temp[3:0]	O	4	OFS_TEMP / 초기값을 센터값 7로 셋팅	Temp 4 bit
	o_ofs_lin_ch1[10:0]	O	11	OFS_LIN for channel1 / 초기값을 센터값 1023로 셋팅	Voltage Offset 11 bit x 6 ch
	o_ofs_lin_ch2[10:0]	O	11	OFS_LIN for channel2 / 초기값을 센터값 1023로 셋팅	
	o_ofs_lin_ch3[10:0]	O	11	OFS_LIN for channel3 / 초기값을 센터값 1023로 셋팅	
	o_ofs_lin_ch4[10:0]	O	11	OFS_LIN for channel4 / 초기값을 센터값 1023로 셋팅	
	o_ofs_lin_ch5[10:0]	O	11	OFS_LIN for channel5 / 초기값을 센터값 1023로 셋팅	
	o_ofs_lin_ch6[10:0]	O	11	OFS_LIN for channel6 / 초기값을 센터값 1023로 셋팅	
	o_hdr_mode	O	1	H/L로 설정 / 초기값 0	Head room sensing: "L"=700mV, "H"=1 V CZmax 2 bit
	o_czmax1	O	1	H/L로 설정 / 초기값 0	
	o_czmax2	O	1	H/L로 설정 / 초기값 0	
	o_ictl_ch1[6:0]	O	7	ICTL for channel1 / 초기값을 센터값 64로 셋팅	Current Gain 7 bit x 6 ch
	o_ictl_ch2[6:0]	O	7	ICTL for channel2 / 초기값을 센터값 64로 셋팅	
	o_ictl_ch3[6:0]	O	7	ICTL for channel3 / 초기값을 센터값 64로 셋팅	
	o_ictl_ch4[6:0]	O	7	ICTL for channel4 / 초기값을 센터값 64로 셋팅	
	o_ictl_ch5[6:0]	O	7	ICTL for channel5 / 초기값을 센터값 64로 셋팅	
	o_ictl_ch6[4:0]	O	7	ICTL for channel6 / 초기값을 센터값 64로 셋팅	
	o_ictl_osc[3:0]	O	4	OSC신호 주파수 튜닝 3비트 / 초기값은 7	OSC 4 bit
	o_config_mode_rf	O	1	초기값 0 --> active LOW refresh	Refresh Configuration Mode 1 bit
	chkbit	x	2	OTP Program check bit (Controller 내부에서 사용)	
	o_reserved[20:0]		6		
	Sum		128		

		MODE 입력					"POR 직후" 최초 MODE 1번	"CONF"직후 MODE시 매번
min		max	Typ.		Vh (±)		CONF	Zm Ratio
0	V	1	V	0.5	V	200 mV	1 x 6	4/4
1	V	2	V	1.5	V	100 mV	2 x 6	3/4
2	V	3	V	2.5	V	100 mV	3 x 6	1/2
3	V	5	V	3.5	V	100 mV	TEST (I ² C)	1/4






MODE: MODE Setting (Test, Config, Current Zoom)

CS: Chip Select and Reset "G" counter


Pin #	Definition
1	O2
2	O4
3	GND
4	O6
5	CS
6	G
7	MODE
8	FB
9	O5
10	O3
11	GND
12	O1
13	VCC
14	D1
15	D2
16	D3


< Operation Process >






		MODE 입력																	
min	max	Typ.	Vh (±)	"POR 직후" 최초 MODE 1번		"CONF"직후 MODE시 매번													
0	V	1	V	0.5	V	200	mV	CONF	CZ	Zm Ratio									
1	V	2	V	1.5	V	100	mV	1 x 6	CZ1	1/4									
2	V	3	V	2.5	V	100	mV	2 x 3	CZ2	1/2									
3	V	5	V	3.5	V	100	mV	3 x 2	CZ3	3/4									
								TEST (I ² C)	CZ4	4/4									

< Timing Configuration >












※ default value(1'b0) -> I2C Mode에서 적용

※ CONF= [L : 3x2 and 1x6]

※ CONF= [H : 2x3 only]


ESD Fail Recovery Flow



Timing Diagram – CF Register Refresh

2022.09.26.

< Timing Diagram CF Refresh >




min	max	Typ.	Vh (±)	"POR 직후" 최초 MODE 1번	"CONF" 직후 MODE시 매번	Zm Ratio
0 V	1 V	0.5 V	200 mV	CONF 1 x 6	CZ1	1/4
1 V	2 V	1.5 V	100 mV	CONF 2 x 3	CZ2	1/2
2 V	3 V	2.5 V	100 mV	CONF 3 x 2	CZ3	3/4
3 V	5 V	3.5 V	100 mV	TEST (I ² C)	CZ4	4/4

Timing Diagram – CZ and Sampling Operation at 1x6

2022.09.26.

< Timing Diagram 1 x 6 >



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	


< Channel Mapping >

Configuration	1x6	3x2	2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)
"D" Lines	D1	D1	D2	D3
	D2			
	D3			
row1	ch1	ch1	ch3	ch5
row2	ch2	ch2	ch4	ch6
row3	ch3			
row4	ch4			
row5	ch5			
row6	ch6			

< Driver IC @ Zoom >

	min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	C24	C23	C22	C21	CZ	Zm Ratio
0	V	1 V	0.5 V	200 mV	L	L	L	000	H	L	L	L	C21	1/4
1	V	2 V	1.5 V	100 mV	L	L	H	001	L	H	L	L	C22	1/2
2	V	3 V	2.5 V	100 mV	L	H	H	011	L	L	H	L	C23	3/4
3	V	5 V	3.5 V	100 mV	H	H	H	111	L	L	L	H	C24	4/4

< Timing Diagram 1 x 6 >



< "D" Line Mapping>

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	


< Channel Mapping >

Configuration	1x6	3x2	2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)
"D" Lines	D1	D1	D2	D3
	D2			
	D3			
row1	ch1	ch1	ch3	ch5
row2	ch2	ch2	ch4	ch6
row3	ch3			
row4	ch4			
row5	ch5			
row6	ch6			

MODE 입력				"POR 직후" 최초 MODE 1번	"CONF" 직후 MODE시 매번	Zm Ratio
min	max	Typ.	Vh (±)	CONF	CZ	
0 V	1 V	0.5 V	200 mV	1 x 6	CZ1	1/4
1 V	2 V	1.5 V	100 mV	2 x 3	CZ2	1/2
2 V	3 V	2.5 V	100 mV	3 x 2	CZ3	3/4
3 V	5 V	3.5 V	100 mV	TEST (I ² C)	CZ4	4/4

Timing Diagram – CZ detail per channel at 1x6

2022.09.26.



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	

< Channel Mapping >

Configuration	1x6	3x2			2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)	Col(n)	Col(n+1)
"D" Lines	D1 D2 D3	D1	D2	D3	D1	D2 D3
row1	ch1	ch1	ch3	ch5	ch1	ch4
row2	ch2	ch2	ch4	ch6	ch2	ch5
row3	ch3				ch3	ch6
row4	ch4					
row5	ch5					
row6	ch6					


< Driver IC @ Zoom>

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0 V	1 V	0.5 V	200 mV	L	L	L	000	H	L	L	L	CZ1	1/4
1 V	2 V	1.5 V	100 mV	L	L	H	001	L	H	L	L	CZ2	1/2
2 V	3 V	2.5 V	100 mV	L	H	H	011	L	L	H	L	CZ3	3/4
3 V	5 V	3.5 V	100 mV	H	H	H	111	L	L	L	H	CZ4	4/4

Timing Diagram – Enable D hold at 1x6

2022.09.26.

< Timing Diagram 1 x 6 >



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	

< Channel Mapping >

Configuration	1x6	3x2			2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)	Col(n)	Col(n+1)
"D" Lines	D1 D2 D3	D1 D2 D3	D1 D2 D3	D1 D2 D3	D1 D2 D3	D1 D2 D3
row1	ch1	ch1	ch3	ch5	ch1	ch4
row2	ch2	ch2	ch4	ch6	ch2	ch5
row3	ch3				ch3	ch6
row4	ch4					
row5	ch5					
row6	ch6					


< Driver IC @ Zoom >

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0 V	1 V	0.5 V	200 mV	L	L	L	000	H	L	L	L	CZ1	1/4
1 V	2 V	1.5 V	100 mV	L	L	H	001	L	H	L	L	CZ2	1/2
2 V	3 V	2.5 V	100 mV	L	H	H	011	L	L	H	L	CZ3	3/4
3 V	5 V	3.5 V	100 mV	H	H	H	111	L	L	L	H	CZ4	4/4

Timing Diagram – CZ and Sampling Operation at 3x2

2022.09.26.

< Timing Diagram 3 x 2 >



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	


< Channel Mapping >

Configuration	1x6	3x2	2x3
	Col(n)	Col(n+1)	Col(n+2)
"D" Lines	D1	D1	D1
	D2	D2	D2
	D3	D3	D3
row1	ch1	ch1	ch1
row2	ch2	ch2	ch2
row3	ch3	ch3	ch3
row4	ch4		
row5	ch5		
row6	ch6		

< Driver IC @ Zoom >

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0	V	1	V	0.5	V	200	mV	L	L	L	L	CZ1	1/4
1	V	2	V	1.5	V	100	mV	L	H	L	L	CZ2	1/2
2	V	3	V	2.5	V	100	mV	L	L	H	L	CZ3	3/4
3	V	5	V	3.5	V	100	mV	H	L	L	H	CZ4	4/4

< Timing Diagram 3 x 2 >



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	


< Channel Mapping >

Configuration	1x6	3x2			2x3	
	Col(n)	Col(n+1)			Col(n+1)	
"D" Lines	D1	D1 D2 D3			D1 D2	
	D2				D3	
	D3					
	row1	ch1	ch3	ch5	ch1	ch4
	row2	ch2	ch2	ch4	ch2	ch5
	row3	ch3	ch3	ch6	ch3	ch6
row4	ch4					
row5	ch5					
row6	ch6					

MODE 입력				"POR 직후" 최초 MODE 1번		"CONF" 직후 MODE시 매번	Zm Ratio
min	max	Typ.	Vh (±)	CONF	CZ		
0 V	1 V	0.5 V	200 mV	1 x 6	CZ1		1/4
1 V	2 V	1.5 V	100 mV	2 x 3	CZ2		1/2
2 V	3 V	2.5 V	100 mV	3 x 2	CZ3		3/4
3 V	5 V	3.5 V	100 mV	TEST (I ² C)	CZ4		4/4

Timing Diagram – CZ detail per channel at 3x2

2022.09.26.



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	

< Channel Mapping >

Configuration	1x6	3x2	2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)
"D" Lines	D1 D2 D3	D1 D2 D3	D1 D2 D3	
row1	ch1	ch1 ch3 ch5	ch1 ch4	
row2	ch2	ch2 ch4 ch6	ch2 ch5	
row3	ch3		ch3 ch6	
row4	ch4			
row5	ch5			
row6	ch6			


< Driver IC @ Zoom >

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0 V	1 V	0.5 V	200 mV	L	L	L	000	H	L	L	L	CZ1	1/4
1 V	2 V	1.5 V	100 mV	L	L	H	001	L	H	L	L	CZ2	1/2
2 V	3 V	2.5 V	100 mV	L	H	H	011	L	L	H	L	CZ3	3/4
3 V	5 V	3.5 V	100 mV	H	H	H	111	L	L	L	H	CZ4	4/4

Timing Diagram – Enable D hold at 3x2

2022.09.26.

< Timing Diagram 3 x 2 >



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	

< Channel Mapping >

Configuration	1x6	3x2	2x3
	Col(n)	Col(n+1)	Col(n+2)
"D" Lines	D1 D2 D3	D1 D2 D3	D1 D2 D3
row1	ch1	ch1 ch3 ch5	ch1 ch4
row2	ch2	ch2 ch4 ch6	ch2 ch5
row3	ch3		ch3 ch6
row4	ch4		
row5	ch5		
row6	ch6		


< Driver IC @ Zoom >

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0 V	1 V	0.5 V	200 mV	L	L	L	000	H	L	L	L	CZ1	1/4
1 V	2 V	1.5 V	100 mV	L	L	H	001	L	H	L	L	CZ2	1/2
2 V	3 V	2.5 V	100 mV	L	H	H	011	L	L	H	L	CZ3	3/4
3 V	5 V	3.5 V	100 mV	H	H	H	111	L	L	L	H	CZ4	4/4

Timing Diagram – CZ and Sampling Operation at 2x3

2022.09.26.

< Timing Diagram 2 x 3 >



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	


< Channel Mapping >

Configuration	1x6	3x2	2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)
"D" Lines	D1	D1	D2	D3
	D2			
	D3			
row1	ch1	ch1	ch3	ch5
row2	ch2	ch2	ch4	ch6
row3	ch3			
row4	ch4			
row5	ch5			
row6	ch6			

< Driver IC @ Zoom >

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0	V	1	V	0.5	V	200	mV	L	L	L	L	CZ1	1/4
1	V	2	V	1.5	V	100	mV	L	H	L	L	CZ2	1/2
2	V	3	V	2.5	V	100	mV	L	L	H	L	CZ3	3/4
3	V	5	V	3.5	V	100	mV	H	H	H	H	CZ4	4/4

< Timing Diagram 2 x 3 >



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	


< Channel Mapping >

Configuration	1x6	3x2	2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)
"D" Lines	D1	D1	D2	D3
	D2			D3
	D3			
row1	ch1	ch1	ch3	ch5
row2	ch2	ch2	ch4	ch6
row3	ch3			
row4	ch4			
row5	ch5			
row6	ch6			

MODE 입력				"POR 직후" 최초 MODE 1번	"CONF" 직후 MODE시 매번	Zm Ratio
min	max	Typ.	Vh (±)	CONF	CZ	
0 V	1 V	0.5 V	200 mV	1 x 6	CZ1	1/4
1 V	2 V	1.5 V	100 mV	2 x 3	CZ2	1/2
2 V	3 V	2.5 V	100 mV	3 x 2	CZ3	3/4
3 V	5 V	3.5 V	100 mV	TEST (I ² C)	CZ4	4/4

Timing Diagram – CZ detail per channel at 2x3

2022.09.26.



< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	

< Channel Mapping >

Configuration	1x6	3x2	2x3
	Col(n)	Col(n+1) Col(n+2) Col(n+3)	Col(n) Col(n+1)
"D" Lines	D1 D2 D3	D1 D2 D3	D1 D2 D3
row1	ch1	ch1 ch3 ch5	ch1 ch4
row2	ch2	ch2 ch4 ch6	ch2 ch5
row3	ch3		ch3 ch6
row4	ch4		
row5	ch5		
row6	ch6		

t


< Driver IC @ Zoom >

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0 V	1 V	0.5 V	200 mV	L	L	L	000	H	L	L	L	CZ1	1/4
1 V	2 V	1.5 V	100 mV	L	L	H	001	L	H	L	L	CZ2	1/2
2 V	3 V	2.5 V	100 mV	L	H	H	011	L	L	H	L	CZ3	3/4
3 V	5 V	3.5 V	100 mV	H	H	H	111	L	L	L	H	CZ4	4/4

Timing Diagram – Enable D hold at 2x3

2022.09.26.

< Timing Diagram 2 x 3 >



< "D" Line Mapping >


CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	

< Channel Mapping >

Configuration	1x6	3x2	2x3	
	Col(n)	Col(n+1)	Col(n+2)	Col(n+3)
"D" Lines	D1	D1	D2	D3
	D2			D3
	D3			
row1	ch1	ch1	ch3	ch5
row2	ch2	ch2	ch4	ch6
row3	ch3			ch3
row4	ch4			ch4
row5	ch5			
row6	ch6			

< Driver IC @ Zoom >

min	max	Typ.	Vh (±)	Comp3	Comp2	Comp1	Decoder-input	CZ4	CZ3	CZ2	CZ1	CZ	Zm Ratio
0	V	1	V	0.5	V	200	mV	L	L	L	L	CZ1	1/4
1	V	2	V	1.5	V	100	mV	L	L	H	L	CZ2	1/2
2	V	3	V	2.5	V	100	mV	L	L	L	H	CZ3	3/4
3	V	5	V	3.5	V	100	mV	H	H	L	H	CZ4	4/4



< Channel Mapping >


Configuration	1x6	3x2	2x3
row1	ch1	ch1 ch3 ch5	ch1 ch4
row2	ch2	ch2 ch4 ch6	ch2 ch5
row3	ch3		ch3 ch6
row4	ch4		
row5	ch5		
row6	ch6		


< "D" Line Mapping >

CONF	Configuration	Col(n)	Col(n+1)	Col(n+2)
X	1x6	D1=D2=D3		
L	3x2	D1	D2	D3
H	2x3	D1	D2=D3	

< Driver IC @ Configuration >

min	max	Typ.	Vdev (±)	Comp3	Comp2	Comp1	Decoder-input	Y3	Y2	Y1	Y0	CONF	TEST	1x6	2x3	3x2	Test
0	V	1	V	0.5	V	200	mV	L	L	L	H	L	L	H	L	L	L
1	V	2	V	1.5	V	100	mV	L	L	H	L	H	L	L	H	L	L
2	V	3	V	2.5	V	100	mV	L	H	L	L	L	L	L	L	H	L
3	V	5	V	3.5	V	100	mV	H	L	L	L	L	H	L	L	L	H





LSB, 6 CH 공통			LSB, 6 CH 개별 [mA]			
CZ_MAXa	CZ_MAXb	CZ_MAX	CZ1	CZ2	CZ3	CZ4
0	0	1	4	8	12	16
1	0	2	6	12	18	24
0	1	3	8	16	24	32
1	1	4	10	20	30	40

★ System Power 광원보드용
5V 공급 마진포함 1.5A (0.93A기준)
가능성 검토 필요
L사는 1A이하를 요청이력


광원 보드의 소비전력을 2000개의 Block를 기준으로 산정

Zoom4: 4	
Parameter	value
i ₁	250 uA
a	4
i ₂	1000 uA
b	40
iOmax	40 mA
# of output	6 chs
iQ	295 uA
Icc	7.80 mA
Blocks	2000 blocks
Chs/IC	6 chs
Ics	334 ea
Icc_total	2.60 A
Power_Peak	13.02 W
Power_max	4.34 W
TV_pwr_정격소비전력	210 W
광원보드 소비전력비	2.1%


Zoom2: 2	
Parameter	value
i ₁	125 uA
a	4
i ₂	500 uA
b	40
iOmax	20 mA
# of output	6 chs
iQ	295 uA
Icc	4.05 mA
Blocks	2000 blocks
Chs/IC	6 chs
Ics	334 ea
Icc_total	1.35 A
Power_Peak	6.76 W
Power_max	2.25 W
TV_pwr_정격소비전력	210 W
광원보드 소비전력비	1.1%

Zoom3: 3	
Parameter	value
i ₁	188 uA
a	4
i ₂	750 uA
b	40
iOmax	30 mA
# of output	6 chs
iQ	295 uA
Icc	5.92 mA
Blocks	2000 blocks
Chs/IC	6 chs
Ics	334 ea
Icc_total	1.98 A
Power_Peak	9.89 W
Power_max	3.30 W
TV_pwr_정격소비전력	210 W
광원보드 소비전력비	1.6%


Zoom1: 1	
Parameter	value
i ₁	63 uA
a	4
i ₂	250 uA
b	40
iOmax	10 mA
# of output	6 chs
iQ	295 uA
Icc	2.17 mA
Blocks	2000 blocks
Chs/IC	6 chs
Ics	334 ea
Icc_total	0.72 A
Power_Peak	3.62 W
Power_max	1.21 W
TV_pwr_정격소비전력	210 W
광원보드 소비전력비	0.6%



< Trimming >



T_j 온도 검출용 Comparator Reference Voltage



Parameter	Symbol	Value	Unit	Remark
Electrostatic Discharge HBM ; Contact	ESDHBM	±2k	V	C=100 pF, R=1.5 kΩ
Electrostatic Discharge CDM ; Contact	ESDCDM	±500	V	R=1 Ω

Pin #	Definition
1	O2
2	O4
3	GND
4	O6
5	CS
6	G
7	MODE
8	FB
9	O5
10	O3
11	GND
12	O1
13	VCC
14	D1
15	D2
16	D3

