



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2019년09월10일
(11) 등록번호 10-2020142
(24) 등록일자 2019년09월03일

(51) 국제특허분류(Int. Cl.)
H01L 29/739 (2006.01) H01L 29/423 (2006.01)
H01L 29/66 (2006.01)
(52) CPC특허분류
H01L 29/7393 (2013.01)
H01L 29/42324 (2013.01)
(21) 출원번호 10-2018-0011648
(22) 출원일자 2018년01월30일
심사청구일자 2018년01월30일
(65) 공개번호 10-2019-0092667
(43) 공개일자 2019년08월08일
(56) 선행기술조사문헌
JP2005116649 A*
JP2009266961 A*
KR1020160092866 A*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
매그나칩 반도체 유한회사
충북 청주시 흥덕구 향정동 1
(72) 발명자
홍성조
경기도 부천시 부흥로 100, 1522동 704호 (상동, 한아름마을 동아아파트)
강수창
서울특별시 마포구 망원로1길 27, 103동 402호 (망원동, 망원2차대림아파트)
(74) 대리인
특허법인 정안
(뒷면에 계속)

전체 청구항 수 : 총 16 항


심사관 : 안경민

(54) 발명의 명칭 전력 반도체 소자 및 이의 제조방법

(57) 요약

본 발명의 실시예에 따른 전력 반도체 소자를 제공한다. 전력 반도체 소자는 반도체 기판, 상기 반도체 기판에 형성된 복수의 트렌치들, 상기 복수의 트렌치들 사이에 정의된 메사(mesa)영역, 상기 트렌치 내벽에 제공되는 게이트 절연막, 상기 게이트 절연막 상에 제공되는 게이트 전극, 상기 메사 영역의 상부에 제공된 제1 도전형의 고농도 바디 컨택 영역, 상기 메사 영역의 상면과 일정 간격 이격되고, 상기 트렌치의 측면을 따라 배치되는 제2 도전형의 소스 영역, 상기 제1 도전형의 고농도 바디 컨택 영역과 상기 제2 도전형의 소스 영역과 접촉하도록 제공되는 제1 도전형의 바디 영역, 상기 메사 영역의 측면과 접촉하며, 상기 제2 도전형의 소스 영역 및 상기 제1 도전형의 고농도 바디 컨택 영역과 접촉하는 소스 메탈을 포함한다.

대표도 - 도2



(52) CPC특허분류

H01L 29/4236 (2013.01)

H01L 29/66325 (2013.01)

(72) 발명자

양하용

충청북도 청주시 흥덕구 2순환로 959, B동 316호
(향정동)

서영호

세종특별자치시 달빛1로 206, 909동 1203호 (아름
동, 범지기마을9단지)

명세서

청구범위

청구항 1

반도체 기판에 복수의 트렌치를 형성하는 단계;

상기 트렌치 내에 게이트 절연막 및 게이트 전극을 형성하는 단계;

상기 반도체 기판에 제1 도전형의 불순물을 주입하여 제1 도전형의 바디 영역을 형성하는 단계;

상기 반도체 기판의 표면에 제2 도전형의 불순물을 주입하여 상기 트렌치들 사이에 정의되는 메사(mesa) 영역의 상면 및 측면을 따라 제2 도전형의 소스 영역을 형성하는 단계;

상기 트렌치 내에 층간 절연막을 형성하는 단계;

상기 반도체 기판의 표면에 상기 제2 도전형의 소스 영역이 카운터도핑 되도록 상기 제1 도전형의 불순물을 주입하여 제1 도전형의 고농도 바디 콘택 영역을 형성함으로써 상기 제2 도전형의 소스 영역을 상기 제1 도전형의 고농도 바디 콘택 영역으로 분리시키는 단계;

상기 트렌치의 측면의 일부를 노출 시키는 단계; 및

상기 노출된 트렌치의 측면과 접촉하도록 소스 메탈을 형성하는 단계;를 포함하는,

전력 반도체 소자의 제조방법.

청구항 2

제1 항에 있어서,

상기 트렌치의 측면의 일부를 노출 시키는 단계는,

상기 층간 절연막의 일부를 식각하여 상기 제2 도전형의 소스 영역 및 상기 고농도 바디 콘택 영역이 동시에 노출시키는 단계;를 포함하고,

상기 층간 절연막은 상기 트렌치 내부에만 제공되는,

전력 반도체 소자의 제조방법.

청구항 3

제1 항에 있어서,

상기 메사 영역의 상면으로 상기 제1 도전형의 고농도 바디 콘택 영역만 노출되는,

전력 반도체 소자의 제조방법.

청구항 4

제1 항에 있어서,

상기 메사 영역의 상면으로 상기 제1 도전형의 고농도 바디 콘택 영역 및 상기 제2 도전형의 소스 영역이 노출되는,

전력 반도체 소자의 제조방법.

청구항 5

제1 항에 있어서,

상기 트렌치의 측면의 일부를 노출 시키는 단계는,

별도의 마스크 없이 전면 식각(Blanket etch) 공정을 이용하여 상기 층간 절연막의 일부를 식각하는,

전력 반도체 소자의 제조방법.

청구항 6

제1 항에 있어서,

상기 제2 도전형의 소스 영역은 상기 메사 영역의 상면과 일정 간격 떨어져 형성되고, 상기 트렌치의 측면을 따라 형성되는,

전력 반도체 소자의 제조방법.

청구항 7

제1 항에 있어서,

상기 소스 메탈은 상기 트렌치의 측면과 접촉하며, 상기 제2 도전형의 소스 영역 및 상기 제1 도전형의 고농도 바디 컨택 영역과 접촉하도록 형성되는,

전력 반도체 소자의 제조방법.

청구항 8

반도체 기판;

상기 반도체 기판에 형성된 복수의 트렌치들;

상기 복수의 트렌치들 사이에 정의된 메사(mesa)영역;

상기 트렌치의 내벽에 제공되는 게이트 절연막;

상기 게이트 절연막 상에 제공되는 게이트 전극;

상기 메사 영역의 상부에 제공된 제1 도전형의 고농도 바디 컨택 영역;

상기 메사 영역의 상면과 일정 간격 이격되고, 상기 트렌치의 측면을 따라 배치되는 제2 도전형의 소스 영역;

상기 제1 도전형의 고농도 바디 컨택 영역과 상기 제2 도전형의 소스 영역과 접촉하도록 제공되는 제1 도전형의 바디 영역; 및

상기 메사 영역의 측면과 접촉하며, 상기 제2 도전형의 소스 영역 및 상기 제1 도전형의 고농도 바디 컨택 영역과 접촉하는 소스 메탈; 을 포함하고,

상기 제1 도전형의 고농도 바디 컨택 영역의 하면은 상기 제2 도전형 소스 영역의 상면과 상기 제2 도전형 소스 영역의 하면 사이에 배치되는 전력 반도체 소자.

청구항 9

제8 항에 있어서,

상기 제1 도전형의 고농도 바디 컨택 영역 및 상기 제2 도전형의 소스 영역은 상기 트렌치의 측면과 접촉하는 전력 반도체 소자.

청구항 10

제8 항에 있어서,

상기 트렌치의 내부에 제공된 층간 절연막을 더 포함하고,

상기 층간 절연막의 최상부는 상기 제2 도전형의 소스 영역의 최상부보다 높이 레벨이 낮은,

전력 반도체 소자.

청구항 11

제8 항에 있어서,

상기 제2 도전형의 소스 영역은 상기 트렌치의 측면을 따라 상기 트렌치의 깊이 방향으로 연장되도록 제공되는, 전력 반도체 소자.

청구항 12

제8 항에 있어서,
상기 메사 영역의 상면을 통해 상기 제1 도전형의 고농도 바디 콘택 영역만 노출되는,
전력 반도체 소자.

청구항 13

제8 항에 있어서,
상기 제1 도전형의 고농도 바디 콘택 영역의 상면은 상기 제2 도전형의 소스 영역의 상면보다 더 높게 배치되는,
전력 반도체 소자.

청구항 14

제8 항에 있어서,
복수개의 상기 트렌치들 중 어느 하나의 트렌치에 제공되는 상기 제1 도전형의 소스영역은 상기 어느 하나의 트렌치와 인접하는 트렌치에 제공되는 상기 제1 도전형의 소스영역과 서로 이격되는,
전력 반도체 소자.

청구항 15

제8항에 있어서,
상기 제1 도전형의 고농도 바디 콘택 영역 및 상기 제2 도전형의 소스 영역은 상기 트렌치의 길이방향으로 형성되며, 상기 제2 도전형의 소스 영역은 상기 제1 도전형의 고농도 바디 콘택 영역 보다 짧게 형성되는,
전력 반도체 소자.

청구항 16

제8항에 있어서,
상기 게이트 전극과 상기 소스 메탈 사이에는 TVS(transient voltage suppression) 다이오드가 형성되는,
전력 반도체 소자.

발명의 설명

기술 분야

[0001] 본 발명은 스냅백(snapback) 현상을 줄이고, 셀(cell) 피치(pitch)를 줄인 전력 반도체 소자 및 이의 제조방법에 관한 것이다.

배경 기술

[0002] 모바일 기기의 보급과 더불어 모바일 기기에 전원을 공급하는 배터리에 관한 기술도 중요성이 높아지고 있다. 근래의 배터리는 사용에 따라 방전 및 충전이 가능한 2차 전지가 주종을 이루고 있으며, 배터리 사양에 따라 방전 및 충전에 필요한 전압과 전류를 관리하기 위한 배터리 보호회로가 구비되어야 한다.

[0003] 이 때, 배터리 보호회로는 충방전 전압 및 전류의 제어뿐만 아니라 런타임(run time) 예측 등의 기능을 추가로 수행할 수 있으며, 상기와 같은 기능을 구현하기 위해 하나 이상의 셀이 직렬 또는 병렬로 연결되어 구성될 수

있다.

[0004] 배터리 보호회로는 배터리의 충전 및 방전에 따른 전류를 통과 및 차단시키는 관문과 같은 역할을 하므로, 배터리 보호회로가 활성화되어 전류를 통과시킬 때에는 가급적 낮은 저항값을 가져야 하고, 배터리 보호회로가 비활성화되어 전류를 차단시킬 때에는 높은 전압에서도 항복현상이 일어나지 않도록 높은 내압성능을 갖는 것이 요구된다.

[0005] 배터리 보호회로에 사용되는 트랜치를 가지는 전력 반도체 소자는 높은 집적도를 통한 낮은 온 저항 (R_{on})을 구현할 수 있다는 장점으로 인해 배터리 보호회로를 구성하는 소자로 널리 이용되고 있다. 그러나 종래 전력 반도체 소자는 기생 NPN 트랜지스터로 인한 스냅백(snapback) 현상이 발생할 수 있고, 이러한 스냅백 현상은 설계 내압(BV_{dss}) 보다 낮은 내압을 유도시켜 소자의 특성을 저하시키는 문제점이 있었다.

발명의 내용

해결하려는 과제

[0006] 본 발명의 기술적 과제는 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시킬 수 있는 구조를 가진 전력 반도체 소자를 제공하는 것이다.

[0007] 본 발명의 기술적 과제는 트랜치들 사이의 거리(CD)를 줄여 전력 반도체 소자의 셀 피치(cell pitch)를 줄일 수 있는 구조를 가진 전력 반도체 소자를 제공하는 것이다.

과제의 해결 수단

[0008] 본 발명의 실시예에 따른 전력 반도체 소자의 제조방법을 제공한다. 전력 반도체 소자의 제조방법은 반도체 기판에 복수의 트랜치를 형성하는 단계, 상기 트랜치 내에 게이트 절연막 및 게이트 전극을 형성하는 단계, 상기 반도체 기판에 제1 도전형의 불순물을 주입하여 제1 도전형의 바디 영역을 형성하는 단계, 상기 반도체 기판의 표면에 제2 도전형의 불순물을 주입하여 제2 도전형의 소스 영역을 형성하는 단계, 상기 트랜치 내에 층간 절연막을 형성하는 단계, 상기 반도체 기판의 표면에 상기 제1 도전형의 불순물을 주입하여 제1 도전형의 고농도 바디 콘택 영역을 형성하는 단계, 상기 트랜치의 측면의 일부를 노출 시키는 단계 및 상기 노출된 트랜치의 측면과 접촉하도록 소스 메탈을 형성하는 단계를 포함한다.

[0009] 일 예에 의하여, 상기 트랜치의 측면의 일부를 노출 시키는 단계는 상기 층간 절연막의 일부를 식각하여 상기 제2 도전형의 소스 영역 및 상기 고농도 바디 콘택 영역이 동시에 노출시키는 단계를 포함하고, 상기 층간 절연막은 상기 트랜치 내부에만 제공된다.

[0010] 일 예에 의하여, 상기 트랜치들 사이에 정의되는 메사(mesa) 영역의 상면으로 상기 제1 도전형의 고농도 바디 콘택 영역만 노출된다.

[0011] 일 예에 의하여, 상기 트랜치들 사이에 정의되는 메사 영역의 상면으로 상기 제1 도전형의 고농도 바디 콘택 영역 및 상기 제2 도전형의 소스 영역이 노출된다.

[0012] 일 예에 의하여, 상기 트랜치의 측면의 일부를 노출 시키는 단계는 별도의 마스크 없이 전면 식각(Blanket etch) 공정을 이용하여 상기 층간 절연막의 일부를 식각한다.

[0013] 일 예에 의하여, 상기 제2 도전형의 소스 영역은 상기 트랜치들 사이에 정의되는 메사 영역의 상면과 일정 간격 떨어져 형성되고, 상기 트랜치의 측면을 따라 형성된다.

[0014] 일 예에 의하여, 상기 소스 메탈은 상기 트랜치의 측면과 접촉하며, 상기 제2 도전형의 소스 영역 및 상기 제1 도전형의 고농도 바디 콘택 영역과 접촉하도록 형성된다.

[0015] 본 발명의 실시예에 따른 전력 반도체 소자를 제공한다. 전력 반도체 소자는 반도체 기판, 상기 반도체 기판에 형성된 복수의 트랜치들, 상기 복수의 트랜치들 사이에 정의된 메사(mesa)영역, 상기 트랜치 내벽에 제공되는 게이트 절연막, 상기 게이트 절연막 상에 제공되는 게이트 전극, 상기 메사 영역의 상부에 제공된 제1 도전형의 고농도 바디 콘택 영역, 상기 메사 영역의 상면과 일정 간격 이격되고, 상기 트랜치의 측면을 따라 배치되는 제2 도전형의 소스 영역, 상기 제1 도전형의 고농도 바디 콘택 영역과 상기 제2 도전형의 소스 영역과 접촉하도록 제공되는 제1 도전형의 바디 영역 및 상기 메사 영역의 측면과 접촉하며, 상기 제2 도전형의 소스 영역 및 상기 제1 도전형의 고농도 바디 콘택 영역과 접촉하는 소스 메탈을 포함한다.

- [0016] 일 예에 의하여, 상기 제1 도전형의 고농도 바디 컨택 영역 및 상기 제2 도전형의 소스 영역은 상기 트렌치의 측면과 접촉한다.
- [0017] 일 예에 의하여, 상기 트렌치 내부에 제공된 층간 절연막을 더 포함하고, 상기 층간 절연막의 최상부는 상기 제2 도전형의 소스 영역의 최상부보다 높이 레벨이 낮다.
- [0018] 일 예에 의하여, 상기 제2 도전형의 소스 영역은 상기 트렌치의 측면을 따라 상기 트렌치의 깊이 방향으로 연장되도록 제공된다.
- [0019] 일 예에 의하여, 상기 메사 영역의 상면을 통해 상기 제1 도전형의 고농도 바디 컨택 영역만 노출된다.
- [0020] 일 예에 의하여, 상기 메사 영역의 상면을 통해 상기 제2 도전형의 소스 영역 및 상기 제1 도전형의 고농도 바디 컨택 영역이 노출된다.
- [0021] 일 예에 의하여, 복수개의 상기 트렌치들 중 어느 하나의 트렌치에 제공되는 상기 제2 도전형의 소스영역은 상기 어느 하나의 트렌치와 인접하는 트렌치에 제공되는 상기 제2 도전형의 소스영역과 서로 이격된다.

발명의 효과

- [0022] 본 발명의 실시예에 따르면, 제2 도전형의 소스 영역이 분포하는 영역이 트렌치의 측면에 국한됨에 따라, 제2 도전형의 소스 영역들이 서로 분리된 구조를 형성시킬 수 있다. 이에 따라, 메사 영역의 대부분을 제1 도전형의 고농도 바디 컨택 영역이 차지하게 되어 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시킬 수 있다.
- [0023] 또한, 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시키기 위해 소스 메탈과 제1 도전형으로 이루어진 영역을 직접 접촉시키기 위한 컨택 리세스 식각(contact recess etching) 공정이 불필요할 수 있어 공정의 단순화를 도모할 수 있다.
- [0024] 또한, 컨택 리세스 영역을 별도로 형성하지 않으므로 트렌치들 사이의 거리(CD)를 줄일 수 있어 전력 반도체 소자의 셀 피치(cell pitch)를 줄일 수 있다. 이에 따라, 동일한 면적에 더 많은 양의 액티브(active) 영역을 형성시킬 수 있으므로 온저항(R_{Dson})을 줄일 수 있어 전력 반도체 소자의 효율을 증가시킬 수 있다.
- [0025] 또한, 제2 도전형의 소스 영역을 트렌치 측면을 따라 트렌치의 깊이 방향으로 형성시킬 수 있으므로 채널의 길이를 줄일 수 있다. 채널의 길이가 감소됨에 따라 온저항(R_{Dson})을 줄일 수 있어 전력 반도체 소자의 효율을 증가시킬 수 있다.

도면의 간단한 설명

- [0026] 도 1은 듀얼 N-channel을 갖는 전력 반도체의 전류의 경로를 나타내는 회로도이다.
- 도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자를 나타내는 사시도이다.
- 도 3은 본 발명의 일 실시예에 따른 전력 반도체 소자를 나타내는 단면도이다.
- 도 4는 도 2의 A-A'를 절단한 단면도이다.
- 도 5A 내지 도 5J는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조방법을 나타내는 도면들이다.
- 도 6은 본 발명의 다른 실시예에 따른 전력 반도체 소자를 나타내는 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0027] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 배치되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
- [0028] 또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예

를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.

[0030] 도 1은 듀얼 N-channel을 갖는 전력 반도체의 전류의 경로를 나타내는 회로도이다.

[0031] 도 1은 본 발명의 실시예에 따른 전력 반도체 소자가 적용된 듀얼 n형 채널을 갖는 전력 반도체의 회로도를 도시하였다. 전력 반도체는 제1 반도체 소자(10a)와 제2 반도체 소자(10b)를 포함하고, 상기 두개의 반도체 소자는 드레인 전극(20)을 공통으로 사용하는 구조를 가질 수 있다. 제1 반도체 소자(10a)는 n형의 제1 채널을 가지며, 제1 소스 메탈(S1) 및 제1 드레인 전극(D1), 제1 게이트 전극(G1)이 존재한다. 제2 반도체 소자(10b)도 n형의 제2 채널을 가지며, 제2 소스 메탈(S2) 및 제2 드레인 전극(D2), 제2 게이트 전극(G2)이 존재한다. 제1 반도체 소자(10a)의 제1 소스 메탈(S1)과 제2 반도체 소자(10b)의 제2 소스 메탈(S2)은 전기적으로 분리되어 있다. 대신, 제1 드레인 전극(D1)과 제2 드레인 전극(D2)은 공통 드레인 전극(20)을 통해서 전기적으로 서로 연결되어 있다. 제1 및 제2 반도체 소자는 전력용(Power semiconductor) 또는 전력 관리용(PMIC)으로 사용되는 반도체를 사용할 수 있다. 예를 들어, 수직형(vertical type)의 트랜치 MOSFET 소자 또는 IGBT 소자가 사용될 수 있다. 또는 전력용 CMOS, LDMOS 소자가 사용될 수 있다. 중요한 것은 낮은 저항을 필요로 한다는 것이다. 두 개의 반도체를 묶어 놓았기 때문에 공통 드레인 전극(20)의 저항을 낮추는 것이 중요하다. 그래서 제1 소스 메탈(S1)과 제2 소스 메탈(S2) 사이의 저항이 스위칭 온(on) 상태일 때 10 mΩ 이하로 나올 수 있는 것이다.

[0032] 점선의 화살표 ($X \leftrightarrow X'$)는 전력 반도체가 턴온 상태일 때, 그 전류 경로를 표시한 것이다. 제1 및 제2 반도체 소자가 턴온(turn-on)되면, 제1 반도체 소자(10a)의 제1 소스 메탈(S1)에서 제1 드레인 전극(D1), 공통 드레인 전극(20), 제2 반도체 소자(10b)의 제2 드레인 전극(D2), 제2 소스(S2) 전극 방향으로 전류 경로가 형성된다. 필요에 따라, 반대 방향으로도 전류 경로를 유도할 수도 있다. 제2 반도체 소자(10b)의 제2 소스 메탈(S2)에서 제2 드레인 전극(D2), 공통 드레인 전극(20), 제1 반도체 소자(10a)의 제1 드레인 전극(D1), 제1 소스 메탈(S1) 방향으로 전류 흐름이 발생한다. 이와 같이 양방향으로 전류 흐름을 생성할 수 있는 장점이 있다. 이러한 듀얼 N-채널을 갖는 Power MOSFET 소자 또는 전력 반도체는 소형기기의 배터리 수명을 연장해주는 장점을 가질 수 있다. 그러므로 전류 경로에서, 가장 긴 경로를 갖는 공통 드레인 전극(20)을 항상 통과하게 되어 있다. 그래서 공통 드레인 전극(20)의 저항을 낮추는 것이 중요하다. 그래서 제1 소스 메탈(S1)과 제2 소스 메탈(S2) 사이의 저항이 스위칭 온(on) 상태일 때 10 mΩ 이하로, 더 적게는 5 mΩ 이하로 나올 수 있는 것이다.

[0033] 그리고, 게이트 입력 단자(30a, 30b)와 소스 입력 단자(40a, 40b) 사이에는 각각 TVS(transient voltage suppression) 다이오드(16, 18)가 형성되어 있다. TVS 다이오드는 제너 다이오드(zener diode)와 유사한 것으로, 고전압 과도에서 민감한 전자 기기를 보호하기 위해 설계된 반도체 소자로 사용된다. 즉, 정전기 방전(Electrostatic Discharge)이나 유도부하 스위칭(Inductive Load Switching) 혹은 유도방전(Induced Lightning)에서 발생하는 전기적 과도 상태로부터 약한 회로를 방지하기 위해 사용하는 소자이다. 게이트 입력 단자에 ESD 등의 스트레스(stress)가 유입되면, 게이트 입력 단자(30a, 30b)에서 바로 소스 입력 단자(40a, 40b) 방향으로 전류가 패스(pass)되도록 한 것이다. 제너 다이오드는 일반적인 다이오드와 유사한 PN 접합 구조이나 다른 점은 매우 낮고 일정한 항복 전압 특성을 갖고 있어, 역방향으로 어느 일정 값 이상의 항복 전압이 가해졌을 때 전류가 흐른다. 제너 항복과 전자사태 항복현상을 이용하며, 5.6V 이하에서는 제너 항복이 주 특성이 되고, 그 이상에서는 전자사태 항복 현상이 주 특성이 된다. 제너 다이오드는 과전압으로부터 회로소자를 보호하는 용도로 사용된다. 즉 높은 전압 또는 전류를 가진 ESD 스트레스가 유입될 경우, 소자를 보호하기 위해 필요하다. 따라서, TVS 다이오드(16, 18)를 이용하면 게이트 전극(G1, G2)을 보호할 수 있다. 또한, 게이트 입력 단자(30a, 30b)와 게이트 전극(G1, G2) 사이에는 일정한 저항체(REISTOR: 15, 17)를 추가로 배치할 수 있다. 이는 게이트 입력 단자(30a, 30b)에 ESD 등의 스트레스 전류(stress current)가 유입으로부터 게이트 전극(G1, G2)을 보호하기 위함이다. 게이트 전극 바로 앞 단에서 저항을 높게 해서, 게이트 전극으로 ESD 스트레스 유입을 막는 것이다. 저항체(15, 17)는 저항을 높여 주기 위해, 실리사이드가 형성되지 않는(non-silicide) 폴리 실리콘을 사용하여 형성할 수 있다.

[0035] 도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자를 나타내는 사시도이다.

[0036] 도 2를 참조하면, 전력 반도체 소자(10)는 반도체 기판(100), 트랜치(200), 게이트 전극(250), 제1 도전형의 바디 영역(300), 제1 도전형의 고농도 바디 콘택 영역(350), 제2 도전형의 소스 영역(400) 및 층간 절연막(280)을 포함할 수 있다.

[0037] 반도체 기판(100)은 에피층(epi-layer) 또는 실리콘 기판일 수 있다. 반도체 기판(100)은 제2 도전형의 드레인

영역(110) 및 드리프트 영역(130)을 포함할 수 있다. 제2 도전형의 드레인 영역(110)은 N형 불순물로 도핑된 영역일 수 있다. 제2 도전형의 드레인 영역(110)은 반도체 기판(100)의 상부에 제공될 수 있다. 제2 도전형의 드레인 영역(110)은 드레인 전극(20)과 연결될 수 있다.

[0038] 드리프트 영역(130)은 반도체 기판(100)의 하부에 제공될 수 있다. 드리프트 영역(130)은 제2 도전형의 드레인 영역(110) 상에 제공될 수 있다. 드리프트 영역(130)은 제2 도전형의 드리프트 영역(Drift region)일 수 있다. 예를 들어, 제2 도전형은 N형일 수 있다. 드리프트 영역(130)은 에피택셜 방법으로 증착된 에피 층이다. 드리프트 영역(130)은 고전압을 견뎌야 하기 때문에 제2 도전형의 드레인 영역(110)보다 낮은 농도로 도핑된 에피 층일 수 있다. 드리프트 영역(130)은 전력 반도체 소자(10)의 항복전압을 향상시키기 위한 구성으로, PN접합에서 불순물의 도핑 농도가 낮으면 항복전압이 높아지는 원리에 따라 저농도로 도핑된 드리프트 영역(130)은 내압성을 향상시킬 수 있다. 드리프트 영역(130)의 두께 및 불순물의 도핑 농도는 전력 반도체 소자(10)에 요구되는 사양에 따라 결정될 수 있다.

[0039] 트렌치(200)는 드리프트 영역(130)에 제공될 수 있다. 트렌치(200)는 트렌치 MOS펫(MOSFET) 구조를 형성하기 위해 복수개로 제공될 수 있다. 트렌치들(200) 사이는 메사 영역(mesa region)을 정의될 수 있다. 메사 영역은 액티브(active) 영역일 수 있다.

[0040] 게이트 전극(250)은 트렌치들(200) 내에 각각 제공될 수 있다. 게이트 전극(250)은 폴리실리콘(Poly-Si)으로 이루어질 수 있다. 게이트 전극(250)은 게이트 패드(30)와 연결될 수 있다. 회로적으로, 게이트 패드(30)는 도 1의 게이트 전극(G1, G2)을 의미할 수 있다. 트렌치(200)의 내벽과 게이트 전극(250) 사이에는 게이트 절연막(255)이 제공될 수 있다. 게이트 절연막(255)은 실리콘 옥사이드(SiO₂) 또는 실리콘 나이트라이드(SiN) 등의 물질로 이루어질 수 있다. 게이트 전극(250)의 상부면 상에는 층간 절연막(280)이 제공될 수 있다. 층간 절연막(280)은 후술하는 소스 메탈(40)과 게이트 전극(250)을 서로 전기적으로 절연시키는 역할을 할 수 있다. 층간 절연막(255)은 실리콘 옥사이드(SiO₂) 또는 실리콘 나이트라이드(SiN) 등의 물질로 이루어질 수 있다.

[0041] 제1 도전형의 바디 영역(300)은 반도체 기판(100)의 상부에 제공될 수 있다. 제1 도전형의 바디 영역(300)은 드리프트 영역(130) 상에 제공될 수 있다. 예를 들어, 제1 도전형은 P형일 수 있다. 제1 도전형의 바디 영역(300)은 제1 도전형의 불순물로 저농도로 도핑된 제1 도전형의 채널 영역일 수 있다.

[0042] 제1 도전형의 고농도 바디 컨택 영역(350)은 제1 도전형의 바디 영역(300) 상에 제공될 수 있다. 제1 도전형의 고농도 바디 컨택 영역(350)은 트렌치(200)의 측면의 상부와 접촉할 수 있다. 제1 도전형의 고농도 바디 컨택 영역(350)은 제1 도전형의 바디 영역(300)보다 높은 농도로 도핑된 영역일 수 있다. 예를 들어, 제1 도전형의 고농도 바디 컨택 영역(350)은 P⁺ 바디 영역일 수 있고, 제1 도전형의 바디 영역(300)은 P⁻ 바디 영역일 수 있다. 제1 도전형의 고농도 바디 컨택 영역(350)은 메사 영역을 통해 노출될 수 있고, 제2 도전형의 소스 영역(400)과 접촉할 수 있다. 일 예로, 메사 영역을 통해 제1 도전형의 고농도 바디 컨택 영역(350)만이 노출될 수 있다. 즉, 제1 도전형의 고농도 바디 컨택 영역(350)은 메사 영역의 상부 영역 및 메사 영역의 코너 영역까지 채워질 수 있다. 제1 도전형의 고농도 바디 컨택 영역(350)은 P형 불순물로 도핑되는 농도 및 공정 방법에 따라 분포되는 영역이 달라질 수 있다. 제1 도전형의 고농도 바디 컨택 영역(350)은 소스 메탈(40)과 전기적으로 연결될 수 있다. 제1 도전형의 바디 영역(300)과 제1 도전형의 고농도 바디 컨택 영역(350)은 제1 도전형의 바디 영역이라는 하나의 용어로 정의될 수도 있다.

[0043] 제2 도전형의 소스 영역(400)은 트렌치(200)의 측면에 제공될 수 있다. 일 예로, 제2 도전형의 소스 영역(400)은 트렌치(200) 측면의 상부와 접촉할 수 있다. 제2 도전형의 소스 영역(400)은 트렌치(200)가 연장하는 깊이 방향으로 연장되도록 트렌치(200)의 측면에 제공될 수 있다. 제2 도전형의 소스 영역(400)이 트렌치(200)의 깊이 방향으로 연장됨에 따라, 소스와 드레인 간의 거리인 채널(channel)의 길이가 감소될 수 있다. 채널의 길이가 감소됨에 따라, 온저항(R_{DS(on)})이 낮아질 수 있다. 제2 도전형의 소스 영역(400)은 트렌치(200) 내의 게이트 절연막(255) 및 층간 절연막(280)과 접촉할 수 있다. 제2 도전형의 소스 영역(400)의 최상부는 층간 절연막(280)의 최상부보다 높이 레벨이 높을 수 있다. 이에 따라, 제2 도전형의 소스 영역(400)의 일부는 트렌치(200)를 통해 노출될 수 있다. 또한, 층간 절연막(280) 상에는 소스 메탈(40)이 제공될 수 있고, 제2 도전형의 소스 영역(400)은 트렌치(200) 내에 그 일부가 배치되는 소스 메탈(40)과 접촉할 수 있다.

[0044] 본 발명의 실시 예에 따른 전력 반도체 소자(10)는 N 채널 트렌치 MOSFET으로 동작하게 된다. 턴 온 동작시, 게이트 전극(20)의 게이트 패드(30)에 양극(+) 전압을 인가시키면, 트렌치(200) 측면에 전자가 축적된다. 결국, 제1 도전형의 바디 영역(300) 내에 전자에 의한 반전층인 채널이 형성된다. 이때, 소스 메탈(40)에 음극(-) 전

압을 인가시키고, 드레인 전극(20)에 양극(+) 전압을 동작 전압만큼 인가시키면, 소스 메탈(40)을 통해 주입되는 전자는 제2 도전형의 소스 영역(400)을 지나게 된다. 전자는 제1 도전형의 바디 영역(300)에 형성된 채널을 통해 드리프트 영역(130)에 도달한 후, 제2 도전형의 드레인 영역(110) 및 드레인 전극(20)으로 흐르게 된다.

[0045] 턴 오프(Turn off) 시, 게이트 전극(250)의 게이트 패드(30)에 음극(-) 전압을 인가하면, 반전되었던 채널이 사라진다. 이 때, 전자에 의해 소스 메탈(40)과 드레인 전극(20) 사이에 흐르던 전류는 차단되고, 전력 반도체 소자(10)는 더 이상 동작하지 않게 된다.

[0046] 본 발명의 실시예에 따르면, 제2 도전형의 소스 영역(400)이 분포하는 영역이 트렌치(200)의 측면에 국한됨에 따라, 제2 도전형의 소스 영역들(400)이 서로 분리된 구조를 형성시킬 수 있다. 이에 따라, 메사 영역의 대부분을 제1 도전형의 고농도 바디 콘택 영역(350)이 차지하게 되어 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시킬 수 있다.

[0047] 또한, 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시키기 위해 소스 메탈(미도시)과 제1 도전형으로 이루어진 영역을 직접 접촉시키기 위한 콘택 리세스 식각(contact recess etching) 공정이 불필요할 수 있어 공정의 단순화를 도모할 수 있다.

[0048] 또한, 콘택 리세스 영역을 별도로 형성하지 않으므로 트렌치들(200) 사이의 거리(CD)를 줄일 수 있어 전력 반도체 소자(10)의 셀 피치(cell pitch)를 줄일 수 있다. 이에 따라, 동일한 면적에 더 많은 양의 액티브(active) 영역을 형성시킬 수 있으므로 온저항(R_{on})을 줄일 수 있어 전력 반도체 소자(10)의 효율을 증가시킬 수 있다.

[0049] 또한, 제2 도전형의 소스 영역(400)을 트렌치(200) 측면을 따라 트렌치(200)의 깊이 방향으로 형성시킬 수 있으므로 채널의 길이를 줄일 수 있다. 채널의 길이가 감소됨에 따라 온저항(R_{on})을 줄일 수 있어 전력 반도체 소자(10)의 효율을 증가시킬 수 있다.

[0051] 도 3은 본 발명의 일 실시예에 따른 전력 반도체 소자를 나타내는 단면도이다. 설명의 간략을 위해 도 2와 중복되는 내용의 기재는 생략한다.

[0052] 도 3을 참조하면, 트렌치들(200) 사이의 메사 영역(220)에는 제1 도전형의 바디 영역(300) 및 제1 도전형의 고농도 바디 콘택 영역(350)이 배치될 수 있다. 트렌치(200)는 제1 도전형의 바디 영역(300)에서 드리프트 영역(130)을 향하는 방향으로 리세스된 형태를 가질 수 있다. 즉, 트렌치(200)는 제1 도전형의 바디 영역(300)에서 드리프트 영역(130)을 향하는 방향으로 연장될 수 있다. 제1 도전형의 고농도 바디 콘택 영역(350)은 제1 도전형의 바디 영역(300) 상에 배치될 수 있다. 제1 도전형의 고농도 바디 콘택 영역(350)은 제2 도전형의 소스 영역(400)을 덮도록 형성될 수 있다. 또한, 제1 도전형의 고농도 바디 콘택 영역(350)은 어느 하나의 트렌치(200)의 측면에 배치되는 제2 도전형의 소스 영역(400)과 다른 하나의 트렌치(200)의 측면에 배치되는 제2 도전형의 소스 영역(400)을 서로 분리시킬 수 있다. 또한, 제1 도전형의 고농도 바디 콘택 영역(350)은 메사 영역(220)의 상부 및 엣지를 채우고, 제2 도전형의 소스 영역(400)이 메사 영역(220)의 상면을 통해 노출되지 않도록 할 수 있다. 즉, 메사 영역(220)을 통해 제1 도전형의 고농도 바디 콘택 영역(350)만이 노출될 수 있다. 이에 따라, 메사 영역(220)의 대부분을 제1 도전형의 고농도 바디 콘택 영역(350)이 차지하게 되어 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시킬 수 있다.

[0053] 정리하면, 메사 영역(220)의 상면에는 제1 도전형의 고농도 바디 콘택 영역(350)만 형성되어 있으므로, 메사 영역(220)의 상면을 통해 소스 메탈(500)과 제1 도전형의 고농도 바디 콘택 영역(350)만 접촉한다. 반면에, 메사 영역(220)의 측면에서 제2 도전형의 소스 영역(400), 제1 도전형의 고농도 바디 콘택 영역(350) 및 소스 메탈(500)이 동시에 접촉할 수 있다. 즉, 트렌치(200) 측면에 노출된 제2 도전형의 소스 영역(400), 제2도전형의 고농도 바디 콘택 영역(350) 및 소스 메탈(500)은 서로 접촉하도록 배치될 수 있다.

[0054] 층간 절연막(280) 상에는 소스 메탈(500)이 제공될 수 있다. 소스 메탈(500)은 트렌치(200)의 측면과 접촉하며, 제2 도전형의 소스 영역(400) 및 제1 도전형의 고농도 바디 콘택 영역(350)과 접촉하도록 배치될 수 있다. 예를 들어, 소스 메탈(500)은 티타늄(Ti), 티타늄 나이트라이드(TiN) 및 알루미늄(Al)의 합금으로 이루어질 수 있다. 또한, 소스 메탈(500)은 금(Au) 또는 백금(Pt)으로 이루어질 수 있고, 알루미늄(Al)과 실리콘(Si)의 합금으로 이루어질 수 있으나, 소스 메탈(500)을 구성하는 물질은 특별히 한정되지 않을 수 있다.

[0055] 제2 도전형의 소스 영역(400)은 트렌치(200)를 통해 일부가 노출될 수 있고, 트렌치(200) 내에 배치되는 소스 메탈(500)과 전기적으로 연결될 수 있다. 제2 도전형의 소스 영역(400)은 메사 영역(220)의 상면과 일정 간격 떨어져 형성되고, 트렌치(200)의 측면을 따라 배치될 수 있다. 제2 도전형의 소스 영역(400)의 최상부는 층간

절연막(280)의 최상부보다 높이 레벨이 높을 수 있고, 제2 도전형의 소스 영역(400)의 최하부는 게이트 전극(250)의 최상부보다 낮을 수 있다. 즉, 제2 도전형의 소스 영역(400)은 트렌치(200)가 연장되는 깊이 방향으로 연장되어 트렌치(200)의 측면과 접촉한 형태일 수 있다.

[0057] 도 4는 도 2의 A-A'를 절단한 단면도이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.

[0058] 도 2 및 도 4를 참조하면, 제2 도전형의 소스 영역(400)과 제1 도전형의 고농도 바디 콘택 영역(350)은 제1 도전형의 바디 영역(300) 상에 형성될 수 있다. 다만, 제2 도전형의 소스 영역(400)은 제1 도전형으로 이루어진 층들 내에 배치될 수 있다. 일 예로, 제2 도전형의 소스 영역(400)은 제1 도전형의 고농도 바디 콘택 영역(350)과 제1 도전형의 바디 영역(300) 사이에 배치될 수 있다. 다른 예로, 제2 도전형의 소스 영역(400)은 제1 도전형의 고농도 바디 콘택 영역(350) 내에 제공될 수도 있다.

[0059] 제2 도전형의 소스 영역(400)은 제1 도전형의 고농도 바디 콘택 영역(350)에 의해 메사 영역으로 노출되지 않을 수 있다. 또한, 제2 도전형의 소스 영역(400)은 트렌치(200)의 측면에만 일부 존재하므로, 메사 영역의 대부분을 제1 도전형의 고농도 바디 콘택 영역(350)이 차지하게 되어 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시킬 수 있다.

[0061] 도 5A 내지 도 5J는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조방법을 나타내는 도면들이다.

[0062] 도 5A를 참조하면, 제2 도전형의 드리프트 영역(130)을 형성할 수 있다. 초기 기판에 저농도 도핑된 에피층(epi-layer)을 두께가 증착하여 드리프트 영역(130)을 포함하는 반도체 기판(100)을 형성한다. 반도체 기판(100)은 얇은 고농도 에피층 위에 두꺼운 저농도 에피층을 형성하여 형성될 수 있다. 고농도 에피층은 제2 도전형의 드레인 영역(110)일 수 있고, 두꺼운 저농도 에피층은 드리프트 영역(130)일 수 있다.

[0063] 이 후, 건식 식각 공정을 이용하여 복수의 트렌치(200)를 형성할 수 있다. 트렌치(200)는 드리프트 영역(130)에서 제2 도전형의 드레인 영역(110)을 향하는 방향으로 리세스될 수 있다. 이 때, 트렌치(200)의 깊이는 1 μm 내지 5 μm 일 수 있다. 복수의 트렌치들(200)을 형성시킬 때, 기울기를 85 내지 89도를 유지하도록 반도체 기판(100)을 식각할 수 있다. 여기서, 복수의 트렌치들(200) 사이에 존재하는 액티브 영역을 메사(Mesa) 영역으로 정의될 수 있다. 이후 설명하는 메사 영역(220)은 제1 도전형의 고농도 바디 콘택 영역 및 제2 도전형의 소스 영역이 형성되는 영역이 될 수 있다.

[0064] 도 5B를 참조하면, 트렌치(200)의 내벽에 게이트 절연막(255)을 형성하고, 게이트 절연막(255) 상에 게이트 전극(250)을 형성할 수 있다. 게이트 절연막(255)은 열 산화공정을 통해 형성될 수 있다. 문턱 전압을 약 1.0 내지 1.2 V로 형성하기 위해서는 20nm 내지 100 nm의 게이트 절연막(255)의 두께가 필요하다. 게이트 전극(250)을 형성하기 위해, 폴리 실리콘(poly silicon)을 이용할 수 있다. 이때, 게이트 전극(250)의 저항을 조절하기 위해, 도핑된 폴리 실리콘(doped poly-Si) 또는 도핑되지 않은 폴리 실리콘(undoped poly-Si)을 선택할 수 있다.

[0065] 도 5C를 참조하면, 트렌치(200) 외부까지 증착된 게이트 전극(250)을 식각할 수 있다. 게이트 전극(250)이 트렌치(200) 내에 배치시키기 위해 트렌치(200) 외부에 존재하는 게이트 전극(250)을 식각할 수 있다. 식각된 게이트 전극(250)의 두께는 500nm 내지 1000nm일 수 있다. 트렌치(200)의 상부는 게이트 전극(250)으로 채워지지 않을 수 있다. 게이트 전극(250)이 트렌치(200) 내에서 리세스(recess)된 상태이므로, 메사 영역(220)의 상면(220t) 및 측면(220s)이 노출되어 있다. 메사 영역(220)의 상면(220t)은 반도체 기판(100)의 외부로 노출될 수 있다. 게이트 전극(250)을 구성하는 폴리 실리콘의 두께에 따라 내압, 채널 깊이, 옴 저항(Ohmic contact) 값이 변하게 되므로, 전력 반도체 소자의 특성을 고려하여 게이트 전극(250)의 두께는 조절될 수 있다.

[0066] 도 5D를 참조하면, 제1 도전형의 바디 영역(300)을 형성하기 위해 P형 불순물을 주입(implantation)하는 공정을 수행할 수 있다. 저농도 제1 도전형의 바디 영역(300) 형성을 위해 주입되는 도즈(dose)와 에너지(energy)는 문턱 전압과 온 저항(Rdson) 특성에 맞게 조정될 수 있다.

[0067] 도 5E를 참조하면, 제2 도전형의 소스 영역(400)을 형성하기 위해 제1 도전형의 바디 영역(300)의 상부에 고농도 N형 불순물을 주입(implantation)하는 공정을 수행할 수 있다. 이에 따라, 메사 영역(220)의 상부의 측면(220s) 및 트렌치(200)의 측면을 따라 제2 도전형의 소스 영역(400)이 길게 형성될 수 있다. 제2 도전형의 소스 영역(400)의 구조는 메사 영역(220)의 상부 표면에도 형성될뿐만 아니라, 트렌치(200)의 측면을 따라 트렌치(200)의 깊이 방향으로 연장되는 구조를 가질 수 있다. 이러한 구조는 제2 도전형의 소스 영역(400)을 제1 도전형의 바디 영역(300)의 내부까지 길게 형성시켜, 채널 길이를 줄일 수 있어 문턱 전압을 감소시킨다. 또한, 이

러한 구조는 온 저항(R_{psn}) 특성을 감소시킬 수 있다. 제2 도전형의 소스 영역(400)을 형성하기 위해, N+ 포토 스텝과 같은 공정을 통해 형성된 N+ 마스크 패턴을 사용할 수 있다. 이 때, N형 불순물의 농도는 제1 도전형의 바디 영역(300)을 형성하기 위해 주입한 P형 불순물을 농도보다 클 수 있다. 예를 들어, N형 불순물의 농도는 $1.0\text{E}14 \sim 1.0\text{E}16$ [/cm²]일 수 있고, 이온 주입 에너지는 60 ~ 80k [eV]로 진행할 수 있다.

[0068] 도 5F를 참조하면, 트렌치(200)의 내벽의 일부 및 제2 도전형의 소스 영역(400)의 일부를 덮는 게이트 절연막(255)을 제거할 수 있다. 게이트 절연막(255)을 제거함에 따라, 트렌치(200) 내벽을 통해 제2 도전형의 소스 영역(400)의 일부가 노출될 수 있다. 다시 말해, 메사 영역(220)의 측면(220s)에 형성된 제2 도전형의 소스 영역(400)의 일부가 노출될 수 있다.

[0069] 이 후, 트렌치(200) 내부 및 제2 도전형의 소스 영역(400) 상에 층간 절연막(280)을 형성할 수 있다. 층간 절연막(280)은 트렌치(200) 내의 게이트 전극(250) 상에 배치될 수 있다. 층간 절연막(280)은 CVD(Chemical Vapor Deposition) 절연막(HLD)을 포함할 수 있다. 층간 절연막(280)은 0.3 μm 내지 0.5 μm 의 두께를 가질 수 있다.

[0070] 도 5G를 참조하면, 제2 도전형의 소스 영역(400)을 노출 시키기 위해, 콘택 포토(Contact photo) 공정 및 콘택 식각(Contact etching) 공정을 수행할 수 있다. 층간 절연막(280)을 식각하는 공정을 통해 메사 영역을 덮고 있는 절연막을 제거할 수 있다. 식각 공정은 제2 도전형의 소스 영역(400)이 노출되면 중단될 수 있다. 즉, 층간 절연막(280)을 식각할 때, End Point Detect(EPD) 기술을 사용하여 식각 공정이 종료되는 시점이 특정될 수 있다.

[0071] 콘택 식각 공정은 마스크 패턴이 필요하지 않는 자기 정렬 콘택(Self-Aligned Contact, SAC) 식각 공정을 이용한다. 콘택 식각 공정에서는 1차 건식 또는 습식 식각만 진행하여도 메사 영역이 노출될 수 있다. 이에 따라, 층간 절연막(280)의 상부면과 메사 영역(220)의 상면(220t)의 높이가 거의 비슷한 수준이 될 수 있다.

[0072] 도 5H를 참조하면, P형 불순물을 주입하여 제1 도전형의 고농도 바디 콘택 영역(350)을 형성할 수 있다. P형 불순물은 제2 도전형의 소스 영역(400)이 완전히 카운터도핑(Counter doping) 되도록 주입될 수 있다. P형 불순물의 농도는 제2 도전형의 소스 영역(400)을 형성하기 위해 주입된 N형 불순물의 농도보다 클 수 있다. 예를 들어, P형 불순물의 농도는 $3.0\text{E}15 \sim 1.0\text{E}16$ [/cm²]일 수 있고, 도핑 공정의 에너지는 40 ~ 60k [eV]일 수 있다. P형 불순물로 카운터도핑 공정을 수행함에 따라, 제2 도전형의 소스 영역(400)은 제1 도전형의 고농도 바디 콘택 영역(350)에 의해 분리될 수 있다. 즉, 제2 도전형의 소스 영역(400)은 트렌치(200)의 측면에만 일부 잔존할 수 있다. 이에 따라, 메사 영역(220)을 통해 제1 도전형의 고농도 바디 콘택 영역(350)은 노출되지만 제2 도전형의 소스 영역(400)은 노출되지 않는 구조가 형성될 수 있다.

[0073] 이 후, N형 불순물 및 P형 불순물을 활성화하기 위해 열처리 공정(Annealing)을 수행할 수 있다.

[0074] 도 5I를 참조하면, 제2 도전형의 소스 영역(400)과 제1 도전형의 고농도 바디 콘택 영역(350)과 접촉하는 소스 메탈(500)을 형성하기 위해 층간 절연막(280)을 식각하는 공정을 수행할 수 있다. 이를 통해, 제2 도전형의 소스 영역(400)의 일부가 트렌치(200)를 통해 노출될 수 있다. 층간 절연막을 식각하는 공정은 별도의 마스크 없이 플라즈마 전면 식각(Blanket etch) 공정을 이용할 수 있다. 이에 따라, 층간 절연막(280)은 트렌치(200)의 깊이 방향으로 리세스(recess)될 수 있다. 층간 절연막(280)을 식각 하는 공정에 의해, 층간 절연막(280)의 최상부는 메사 영역(220)의 상부면보다 높이 레벨이 낮아질 수 있다. 따라서, 제2 도전형의 소스 영역(400)의 최상부는 층간 절연막(280)의 최상부보다 높이 레벨이 높게 형성될 수 있다. 결국, 메사 영역(220)에는 콘택 홀(hole) 또는 콘택 트렌치(trench)가 형성되지 않는다.

[0075] 도 5J를 참조하면, 제1 도전형의 고농도 바디 콘택 영역(350) 및 제2 도전형의 소스 영역(400)과 전기적으로 연결되는 소스 메탈(500)을 형성할 수 있다. 소스 메탈(500)은 트렌치(200)의 측면과 접촉한다, 또한 트렌치(200)의 측면(220s)을 통해 노출된 제2 도전형의 소스 영역(400), 제1 도전형의 고농도 바디 콘택 영역(350) 및 소스 메탈(500)은 서로 접촉하도록 형성될 수 있다. 메사 영역(220)의 상면(220t)에는 제1 도전형의 고농도 바디 콘택 영역(350)만 형성되어 있으므로, 메사 영역(220)의 상면(220t)을 통해 소스 메탈(500)과 제1 도전형의 고농도 바디 콘택 영역(350)이 접촉할 수 다. 즉, 제1 도전형의 고농도 바디 콘택 영역(350) 만이 메사 영역(220)의 상면(220t)을 통해 외부로 노출될 수 있다. 반면에, 메사 영역(220)의 측면(220s)에서는 제2 도전형의 소스 영역(400), 제1 도전형의 고농도 바디 콘택 영역(350) 및 소스 메탈(500)이 동시에 접촉할 수 있다. 소스 메탈(500)을 형성하기 위해, 티타늄(Ti), 티타늄 나이트라이드(TiN) 및 알루미늄(Al)으로 이루어진 합금을 증착시킬 수 있다. 다만, 소스 메탈(500)을 구성하는 물질은 특별히 한정되지 않을 수 있다.

[0076] 또한, 소프트(soft) 내압과 같은 불량 현상의 개선 및 수분 침투를 방지를 위해 보호막(미도시)을 형성할 수 있

다. 보호막(미도시)은 소스 메탈(500)을 덮는 구조로 형성될 수 있다. 보호막(미도시)은 산화막 일종인 TEOS막과 실리콘 질화막(SiN)을 차례로 증착시킨 구조일 수 있다.

[0077] 본 발명의 실시예에 따르면, 트렌치들(200) 사이의 메사 영역(220)을 통해 소스 메탈(500)과 제1 도전형의 고농도 바디 컨택 영역(350)이 접촉하도록 별도의 식각 공정이 필요 없을 수 있다. 이를 통해, 전력 반도체 소자를 제조하는 공정의 단순화를 도모할 수 있다.

[0078] 또한, 본 발명의 실시예에 따른 전력 반도체 소자는 트렌치(200)를 통해 제2 도전형의 소스 영역(400)과 소스 메탈(500)이 접촉할 수 있고, 메사 영역을 통해 제1 도전형의 고농도 바디 컨택 영역(350)과 소스 메탈(500)이 접촉할 수 있다. 이에 따라, 소스 메탈(500)과 제1 도전형의 고농도 바디 컨택 영역(350)을 접촉시키기 위한 별도의 리세스 영역이 메사 영역(220)에는 필요 없다. 결국, 메사 영역(220)에는 컨택 홀(hole) 또는 컨택 트렌치(trench)가 형성되지 않는다. 따라서, 트렌치들(200) 사이의 거리인 셀 피치(Cell pitch)를 줄일 수 있고, 동일한 면적에 더 많은 양의 액티브(active) 영역을 형성시킬 수 있으므로 온 저항(R_{on})을 줄일 수 있어 전력 반도체 소자의 효율을 증가시킬 수 있다.

[0080] 도 6은 본 발명의 다른 실시예에 따른 전력 반도체 소자를 나타내는 단면도이다. 설명의 간략을 위해 도 2의 내용과 중복되는 내용의 기재는 생략한다.


[0081] 도 6을 참조하면, 제2 도전형의 소스 영역(450)은 트렌치(200)의 측면을 따라 트렌치(200)의 깊이 방향으로 연장되는 형태를 가질 수 있다. 제2 도전형의 소스 영역(450)의 일부는 트렌치들(200) 사이의 공간인 메사 영역(220)을 통해 노출될 수 있다. 이를 통해, 메사 영역(220)을 통해 제2 도전형의 소스 영역(450) 및 소스 메탈(500)이 직접 접촉하는 구조를 구현할 수 있다. 제2 도전형의 소스 영역(450)의 최상부는 제1 도전형의 고농도 바디 컨택 영역(350)의 최상부와 유사한 높이 레벨을 가질 수 있다. 또한, 제2 도전형의 소스 영역(450)의 최상부는 층간 절연막(280)의 최상부보다 높이 레벨이 높을 수 있다.

[0082] 본 발명을 실시예에 따르면, 제2 도전형의 소스 영역(450)은 트렌치(200)를 통해 소스 메탈(500)과 접촉할 수 있고, 메사 영역(220)을 통해 소스 메탈(500)과 접촉할 수 있다. 즉, 제2 도전형의 소스 영역(450)과 소스 메탈(500) 간의 전기적인 연결이 용이하게 구현될 수 있다. 또한, 메사 영역(220)의 대부분의 공간은 제1 도전형의 고농도 바디 컨택 영역(350)으로 채워지는 바, 기생 NPN 트랜지스터에 의한 내압 저하 문제를 개선시킬 수 있다.


[0084] 이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도면


도면1




도면2




도면3




도면4




도면5a




도면5b




도면5c




도면5d




도면5e




도면5f




도면5g




도면5h



도면5i



도면5j



도면6

