



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2018-0079007
(43) 공개일자 2018년07월10일

(51) 국제특허분류(Int. Cl.)

H01L 25/065 (2006.01) H01L 23/00 (2006.01)
H01L 23/522 (2006.01) H01L 23/538 (2006.01)
H01L 25/10 (2006.01) H01L 25/16 (2006.01)

(52) CPC특허분류

H01L 25/0652 (2013.01)
H01L 23/5227 (2013.01)

(21) 출원번호 10-2016-0184354

(22) 출원일자 2016년12월30일

심사청구일자 없음

(71) 출원인

삼성전자주식회사

경기도 수원시 영통구 삼성로 129 (매탄동)

(72) 발명자

최주연

경기도 화성시 동탄공원로 21-40, 927동 1202호(능동, 동탄푸른마을두산위브아파트)

송은석

경기도 화성시 동탄문화센터로 39, 316동 204호(반송동, 동탄시범다은마을 포스코더샵)

(뒷면에 계속)

(74) 대리인

리엔목특허법인


전체 청구항 수 : 총 20 항

(54) 발명의 명칭 전자 소자 패키지

(57) 요약

본 발명의 전자 소자 패키지는 패키지 기판과, 상기 패키지 기판의 상부에 위치하고 상기 패키지 기판과 전기적으로 연결된 인터포저와, 상기 인터포저의 상부에 위치하고 상기 인터포저와 전기적으로 연결된 프로세싱 소자와, 상기 인터포저의 상부에 위치하고 상기 인터포저 및 프로세싱 소자와 전기적으로 연결된 적어도 하나의 고대역폭 메모리 소자와, 상기 인터포저의 상부에 위치하고 상기 인터포저 및 상기 프로세싱 소자와 전기적으로 연결된 전력 관리 집적 회로 소자와, 상기 인터포저의 상부 또는 내부에 위치하고 상기 전력 관리 집적 회로 소자와 전기적으로 연결된 수동 소자를 포함한다.

대표도 - 도1



(52) CPC특허분류

H01L 23/538 (2013.01)

H01L 24/17 (2013.01)

H01L 24/29 (2013.01)

H01L 24/32 (2013.01)

H01L 24/81 (2013.01)

H01L 24/97 (2013.01)

H01L 25/0655 (2013.01)

H01L 25/105 (2013.01)

H01L 25/16 (2013.01)

(72) 발명자

이윤희

경기도 화성시 동탄공원로 21-12, 910동 2404호(능
동, 푸른마을 포스코더샵2차)

차승용

경기도 화성시 동탄중앙로 119-14, 503동 103호(반
송동, 동탄새강마을휴먼시아아파트)

명세서

청구범위

청구항 1

패키지 기판;

상기 패키지 기판의 상부에 위치하고 상기 패키지 기판과 전기적으로 연결된 인터포저;

상기 인터포저의 상부에 위치하고 상기 인터포저와 전기적으로 연결된 프로세싱 소자;

상기 인터포저의 상부에 위치하고 상기 인터포저 및 프로세싱 소자와 전기적으로 연결된 적어도 하나의 고대역폭 메모리 소자;

상기 인터포저의 상부에 위치하고 상기 인터포저 및 상기 프로세싱 소자와 전기적으로 연결된 전력 관리 집적 회로 소자; 및

상기 인터포저의 상부 또는 내부에 위치하고 상기 전력 관리 집적 회로 소자와 전기적으로 연결된 수동 소자를 포함하는 전자 소자 패키지.

청구항 2

제1항에 있어서, 상기 수동 소자는 인덕터를 포함하고, 상기 인덕터는 상기 전력 관리 집적 회로 소자의 아래의 상기 인터포저 내부에 형성되어 있는 것을 특징으로 하는 전자 소자 패키지.

청구항 3

제1항에 있어서, 상기 수동 소자는 인덕터를 포함하고, 상기 인덕터는 상기 인터포저 내부에 형성된 복수개의 관통 실리콘 비아들 및 이들을 연결하는 재배선층을 포함하는 것을 특징으로 하는 전자 소자 패키지.

청구항 4

제1항에 있어서, 상기 수동 소자는 인덕터를 포함하고, 상기 인덕터는 상기 인터포저 내부에 형성되고 사각형 또는 원형 구조의 나선형 배선 패턴층을 포함하는 것을 특징으로 하는 전자 소자 패키지.

청구항 5

제1항에 있어서, 상기 수동 소자는 커패시터를 포함하고, 상기 커패시터는 상기 인터포저 내부에 형성된 복수개의 배선 패턴층을 포함하는 것을 특징으로 하는 전자 소자 패키지.

청구항 6

제1항에 있어서, 상기 전력 관리 집적 회로 소자, 및 인덕터와 커패시터를 포함하는 수동 소자는 하나로 집적화된 집적화 소자로 구성되고, 상기 집적화 소자에 포함된 전력 관리 집적 회로 소자 및 수동 소자는 관통 실리콘 비아로 전기적으로 연결되는 것을 특징으로 하는 전자 소자 패키지.

청구항 7

제1항에 있어서, 상기 수동 소자는 인덕터를 포함하고, 상기 인덕터는 상기 인터포저의 상하부에 각각 형성된 상부 자석층 및 하부 자석층, 상기 상하부 자석층들을 연결하는 관통 실리콘 비아들, 및 상기 관통 실리콘 비아들을 연결하는 재배선층을 포함하는 것을 특징으로 하는 전자 소자 패키지.

청구항 8

제1항에 있어서, 상기 적어도 하나의 고대역폭 메모리 소자는 적층칩을 포함하고, 상기 적층칩간에는 칩 관통 실리콘 비아로 연결되어 있는 것을 특징으로 하는 전자 소자 패키지.

청구항 9

제1항에 있어서, 상기 적어도 하나의 고대역폭 메모리 소자는 상기 인터포저 내에 형성된 관통 실리콘 비아를 통해 상기 패키지 기판과 전기적으로 연결되는 것을 특징으로 하는 것을 특징으로 하는 전자 소자 패키지.

청구항 10

제1항에 있어서, 상기 프로세싱 소자는 상기 인터포저 내에 형성된 관통 실리콘 비아를 통해 상기 패키지 기판과 전기적으로 연결되는 것을 특징으로 하는 것을 특징으로 하는 전자 소자 패키지.

청구항 11

제1항에 있어서, 상기 프로세싱 소자는 상기 인터포저의 상부에서 평면적으로 상기 전력 관리 집적 회로 소자 및 상기 적어도 하나의 고대역폭 메모리 소자와 떨어져 위치하는 것을 특징으로 하는 전자 소자 패키지.

청구항 12

제1항에 있어서, 상기 인터포저, 프로세싱 소자, 고대역폭 메모리 소자, 전력 관리 집적 회로 소자 및 수동 소자가 탑재된 상기 패키지 기판은 마더 보드 기판에 탑재되는 것을 특징으로 하는 전자 소자 패키지.

청구항 13

패키지 기판;

상기 패키지 기판의 상부에 위치하고 상기 패키지 기판과 전기적으로 연결된 하부 인터포저;

상기 하부 인터포저의 상부에 위치하고 상기 하부 인터포저와 전기적으로 연결된 상부 인터포저;

상기 상부 인터포저의 상부에 위치하고 상기 상부 인터포저와 전기적으로 연결된 프로세싱 소자;

상기 상부 인터포저의 상부에 위치하고 상기 프로세싱 소자와 전기적으로 연결된 적어도 하나의 고대역폭 메모리 소자;

상기 상부 인터포저의 상에 위치하고 상기 상부 인터포저 및 상기 프로세싱 소자와 전기적으로 연결된 전력 관리 집적 회로 소자; 및

상기 하부 인터포저 및 상기 상부 인터포저의 내부에 위치하고 상기 전력 관리 집적 회로 소자와 전기적으로 연결된 수동 소자를 포함하는 전자 소자 패키지.

청구항 14

제13항에 있어서, 상기 수동 소자는 인덕터를 포함하고, 상기 인덕터는 상기 전력 관리 집적 회로 소자의 아래의 상기 상부 인터포저 내부에 형성된 상부 인덕터 및 상기 상부 인덕터 아래의 상기 하부 인터포저 내부에 형성된 하부 인덕터를 포함하는 것을 특징으로 하는 전자 소자 패키지.

청구항 15

제14항에 있어서, 상기 하부 인덕터 및 상부 인덕터는 각각 상기 하부 인터포저 및 상부 인터포저 내부에 형성된 복수개의 관통 실리콘 비아들 및 이들을 연결하는 재배선층을 포함하는 것을 특징으로 하는 전자 소자 패키지.

청구항 16

제14항에 있어서, 상기 수동 소자는 커패시터를 포함하고, 상기 커패시터는 상기 하부 인터포저 내부에 형성된 복수개의 배선 패턴층을 포함하는 것을 특징으로 하는 전자 소자 패키지.

청구항 17

제14항에 있어서, 상기 적어도 하나의 고대역폭 메모리 소자는 상기 하부 인터포저 및 상부 인터포저 내에 형성된 관통 실리콘 비아를 통해 상기 패키지 기판과 전기적으로 연결되는 것을 특징으로 하는 것을 특징으로 하는 전자 소자 패키지.

청구항 18

패키지 기판;

상기 패키지 기판의 상부에 위치하고 상기 패키지 기판과 전기적으로 연결된 하부 인터포저;

상기 하부 인터포저의 상부에 위치하고 상기 하부 인터포저와 전기적으로 연결된 중간 인터포저;

상기 중간 인터포저의 상부에 위치하고 상기 중간 인터포저와 전기적으로 연결된 상부 인터포저;

상기 상부 인터포저의 상부에 위치하고 상기 상부 인터포저와 전기적으로 연결된 프로세싱 소자;

상기 상부 인터포저의 상부에 위치하고 상기 프로세싱 소자와 전기적으로 연결된 적어도 하나의 고대역폭 메모리 소자;

상기 중간 인터포저 내에 위치하고 상기 상부 인터포저 및 상기 프로세싱 소자와 전기적으로 연결된 전력 관리 집적 회로 소자; 및

상기 하부 인터포저 및 상기 중간 인터포저의 내부에 위치하고 상기 전력 관리 집적 회로 소자와 전기적으로 연결된 수동 소자를 포함하는 전자 소자 패키지.

청구항 19

제18항에 있어서, 상기 수동 소자는 하부 인덕터 및 중간 인덕터를 포함하고, 상기 인덕터는 상기 하부 인터포저 내부에 형성된 복수개의 관통 실리콘 비아들 및 이들을 연결하는 재배선층을 포함하고, 상기 중간 인덕터는 중간 인터포저 내의 전력 관리 집적 회로 소자를 감싸는 코일로 구성되는 것을 특징으로 하는 전자 소자 패키지.

청구항 20

제18항에 있어서, 상기 프로세싱 소자는 상기 하부 인터포저, 중간 인터포저 및 상부 인터포저 내에 형성된 관통 실리콘 비아를 통해 상기 패키지 기판과 전기적으로 연결되는 것을 특징으로 하는 것을 특징으로 하는 전자 소자 패키지.

발명의 설명

기술 분야

[0001] 본 발명의 기술적 사상은 전자 소자 패키지에 관한 것으로서, 보다 상세하게는 집적 회로 소자, 메모리 소자 및 수동 소자 등을 포함하는 전자 소자 패키지에 관한 것이다.

배경 기술

[0002] 전자 소자 패키지는 보드 기판이나 패키지 기판 상에 전자 소자, 예컨대 집적 회로 소자, 메모리 소자 및 수동 소자 등이 탑재될 수 있다. 전자 기기의 소형화 및 전자 소자의 집적도 향상에 따라 전자 소자가 보드 기판이나 패키지 기판에 실장되는 실장 면적을 줄이는 것이 요구되고 있다.

발명의 내용

해결하려는 과제

[0003] 본 발명의 기술적 사상이 해결하고자 하는 과제는 실장 면적을 줄이면서도 성능은 향상시킬 수 있는 전자 소자 패키지를 제공하는 데 있다.

과제의 해결 수단

[0004] 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지는 패키지 기판; 상기 패키지 기판의 상부에 위치하고 상기 패키지 기판과 전기적으로 연결된 인터포저; 상기 인터포저의 상부에 위치하고 상기 인터포저와 전기적으로 연결된 프로세싱 소자; 상기 인터포저의 상부에 위치하고 상기 인터포저 및 프로세싱 소자와 전기적으로 연결된 적어도 하나의 고대역폭 메모리 소자; 상기 인터포저의 상부에 위치하고 상기 인터포저 및 상기 프로세싱 소자와 전기적으로 연결된 전력 관리 집적 회로 소자; 및 상기 인터포저의 상부 또는 내부에 위치하고 상기 전력 관리 집적 회로 소자와 전기적으로 연결된 수동 소자를 포함한다.

[0005] 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지는 패키지 기판; 상기 패키지 기판의 상부에 위치하고 상기 패키지 기판과 전기적으로 연결된 하부 인터포저; 상기 하부 인터포저의 상부에 위치하고 상기 하부 인터포저와 전기적으로 연결된 상부 인터포저; 상기 상부 인터포저의 상부에 위치하고 상기 상부 인터포저와 전기적으로 연결된 프로세싱 소자; 상기 상부 인터포저의 상부에 위치하고 상기 프로세싱 소자와 전기적으로 연결된 적어도 하나의 고대역폭 메모리 소자; 상기 상부 인터포저의 상에 위치하고 상기 상부 인터포저 및 상기 프로세싱 소자와 전기적으로 연결된 전력 관리 집적 회로 소자; 및 상기 하부 인터포저 및 상기 상부 인터포저의 내부에 위치하고 상기 전력 관리 집적 회로 소자와 전기적으로 연결된 수동 소자를 포함한다.

[0006] 또한, 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지는 패키지 기판; 상기 패키지 기판의 상부에 위치하고 상기 패키지 기판과 전기적으로 연결된 하부 인터포저; 상기 하부 인터포저의 상부에 위치하고 상기 하부 인터포저와 전기적으로 연결된 중간 인터포저; 상기 중간 인터포저의 상부에 위치하고 상기 중간 인터포저와 전기적으로 연결된 상부 인터포저; 상기 상부 인터포저의 상부에 위치하고 상기 상부 인터포저와 전기적으로 연결된 프로세싱 소자; 상기 상부 인터포저의 상부에 위치하고 상기 프로세싱 소자와 전기적으로 연결된 적어도 하나의 고대역폭 메모리 소자; 상기 중간 인터포저 내에 위치하고 상기 상부 인터포저 및 상기 프로세싱 소자와 전기적으로 연결된 전력 관리 집적 회로 소자; 및 상기 하부 인터포저 및 상기 중간 인터포저의 내부에 위치하고 상기 전력 관리 집적 회로 소자와 전기적으로 연결된 수동 소자를 포함한다.

발명의 효과

[0007] 본 발명의 기술적 사상의 전자 소자 패키지는 패키지 기판 상에 인터포저를 위치시키고 인터포저 상부 또는 내부에 전력 관리 집적 회로 소자를 탑재하고, 인터포저 상에는 메모리 소자를 탑재하고, 인터포저 내에는 인덕터나 커패시터와 같은 수동 소자를 형성한다.

[0008] 이와 같이 구성할 경우, 본 발명의 기술적 사상의 전자 소자 패키지는 패키지 기판 상에 전자 소자의 실장 면적을 줄이면서도 전력 공급을 안정적으로 하여 성능을 향상시킬 수 있다.

도면의 간단한 설명

[0009] 도 1은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.

도 2는 도 1의 전자 소자 패키지의 수동 소자의 확대도이다.

도 3은 도 1의 전자 소자 패키지의 인터포저의 확대도이다.

도 4는 도 3의 인터포저의 "B" 부분 확대도이다.

도 5는 도 1의 고대역폭 메모리 소자의 확대도이다.

도 6a 내지 도 6c는 본 발명의 기술적 사상의 전자 소자 패키지의 각 전자 요소들의 위치 관계를 설명하기 위한 레이아웃도이다.

도 7은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이고, 도 8 및 도 9는 도 7의 "C"부분 확대도이다.

도 10은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.

도 11은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.

도 12는 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.

도 13a는 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이고, 도 13b는 도 13a의 수동 소자의 요부 단면도이다.

도 14a 및 14b는 각각 본 발명의 기술적 사상의 일 실시예에 따라 전자 소자 패키지에 이용될 수 있는 수동 소자를 설명하기 위한 부분 단면도 및 부분 평면도이다.

도 15는 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.

도 16은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 포함하는 전자 시스템을 도시한 블록도이다.

도 17은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 포함하는 전자 시스템을 도시한 블록도이다.

발명을 실시하기 위한 구체적인 내용

- [0010] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 본 발명의 실시예들은 어느 하나로만 구현될 수도 있고, 또한, 이하의 실시예들은 하나 이상을 조합하여 구현될 수도 있다. 따라서, 본 발명의 기술적 사상을 하나의 실시예에 국한하여 해석되지는 않는다.
- [0011] 도 1은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.
- [0012] 구체적으로, 전자 소자 패키지(100)는 패키지 기판(102)을 포함한다. 패키지 기판(102)은 인쇄 회로 기판일 수 있다. 패키지 기판(102)의 하부에는 제1 연결 단자(104)가 형성될 수 있다. 제1 연결 단자(104)는 솔더 범프 또는 솔더 볼일 수 있다. 패키지 기판(102)의 내부에는 제1 배선층(106)이 형성될 수 있다. 제1 배선층(106)은 편의상 일부만을 도시한 것이다.
- [0013] 패키지 기판(102)의 상부에는 패키지 기판(102)과 전기적으로 연결된 인터포저(110, interposer)가 위치할 수 있다. 인터포저(110)는 인터포저 기판이라 명명될 수 있다. 인터포저(110)는 실리콘 기판으로 구성될 수 있다. 인터포저(110)는 하부에 제2 연결 단자(112)가 형성될 수 있다. 제2 연결 단자(112)는 솔더 범프 또는 솔더 볼일 수 있다. 인터포저(110)는 제1 관통 실리콘 비아(113), 제2 배선층(114) 및 제3 배선층(116, 118)을 포함할 수 있다. 제3 배선층(116, 118)은 편의상 분리하여 도시한 것이며, 제3 배선층(116, 118)은 서로 연결될 수 있다. 또한, 제3 배선층(116, 118)은 제2 배선층(114)과도 전기적으로 연결될 수 있다.
- [0014] 제1 관통 실리콘 비아(113)는 인터포저(110)의 상면 및 하면간을 부분적으로 관통하는 비아 배선층일 수 있다. 제2 배선층(114)은 제1 관통 실리콘 비아(113)와 전기적으로 연결되는 배선일 수 있다. 도 1에서는 제1 관통 실리콘 비아(113)가 인터포저(110)의 상면 및 하면간을 부분적으로 관통하는 것으로 도시하였지만, 인터포저(110)의 상면 및 하면간을 전체적으로 관통할 수도 있다. 제1 관통 실리콘 비아(113) 및 제2 배선층(114)은 후에 보다 더 자세히 설명한다.
- [0015] 인터포저(110)의 내부에는 수동 소자(132)가 형성되어 있다. 수동 소자(132)는 인덕터일 수 있다. 수동 소자(132)는 인터포저(110)의 상면 및 하면간을 관통하는 복수개의 제2 관통 실리콘 비아들(136)과 제2 관통 실리콘 비아들(136)을 연결하는 재배선층(137)을 포함할 수 있다. 수동 소자(132)를 표시하는 "A" 부분에 대하여는 후에 더 자세히 설명한다.
- [0016] 인터포저(110)의 상부에는 인터포저(110)와 제2 연결 단자(122)를 통하여 전기적으로 연결되는 프로세싱 소자(120)가 위치할 수 있다. 제2 연결 단자(122)는 솔더 범프 또는 솔더 볼일 수 있다. 프로세싱 소자(120)는 전자 소자 패키지(100)를 전체적으로 제어하는 제어 칩일 수 있다.
- [0017] 프로세싱 소자(120)는 웨이퍼 상에 형성된 하나 이상의 능동 소자를 포함할 수 있다. 웨이퍼는 원소 반도체, 화합물 반도체, 또는 합금 반도체를 포함할 수 있다. 원소 반도체의 예로는 실리콘 또는 게르마늄 중 하나 이상을 포함할 수 있다. 화합물 반도체의 예로는 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 비화물, 또는 인듐 안티몬화물을 포함한다. 합금 반도체의 예로는 SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 또는 GaInAsP 중 하나 이상을 포함할 수 있다.
- [0018] 일부 실시예에서, 웨이퍼는 비반도체 재료를 포함할 수 있다. 비반도체 재료의 예로는 유리, 융합 석영, 또는 칼륨 불화물 중 하나 이상을 포함할 수 있다. 능동 소자의 예로는 트랜지스터와 다이오드를 포함할 수 있다. 트랜지스터의 예로는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor), 상보적 금속 산화물 반도체(CMOS; complementary metal oxide semiconductor) 트랜지스터, 쌍극성 접합형 트랜지스터(BJT; bipolar junction transistor), 고전압 트랜지스터, 고주파수 트랜지스터, p형 채널 및/또는 n형 채널 전계 효과 트랜지스터(PFET/NFET), FinFET, 또는 상승된 소스/드레인(raised source/drain)을 갖는 평면형 MOS 트랜지스터를 포함할 수 있다.
- [0019] 일부 실시예에서, 프로세싱 소자(120)는 중앙처리 유닛(CPU; central processing unit), 그래픽 처리 유닛(GPU; graphics processing unit), 디지털 신호 프로세서(DSP; digital signal processor)를 포함할 수 있다. 프로세싱 소자(120)는 어플리케이션 프로세서(AP; application processor)를 포함할 수 있다. 일부 실시예에서, AP는 무선 통신 어플리케이션 또는 어플리케이션 특정 IC(ASIC; application specific IC)로서 구성될 수

있다.

- [0020] 인터포저(110)의 상부에는 프로세싱 소자(120)와 제3 배선층(116)을 이용하여 전기적으로 연결된 고대역폭 메모리 소자(128, high bandwidth memory(HBM) device)가 탑재되어 있다. 고대역폭 메모리 소자(128)는 인터포저(110) 상에 제3 연결 단자(130)를 통하여 전기적으로 연결될 수 있다. 고대역폭 메모리 소자(128)는 버퍼 칩(128a)과 고대역폭 메모리 칩(128b)을 포함하는 복수개의 적층칩일 수 있고, 이들 적층칩간은 칩 관통 실리콘 비아들(도 3의 140)을 통하여 연결될 수 있다.
- [0021] 일 실시예로써, 도 1에서 고대역폭 메모리 소자(128)는 4개의 고대역폭 메모리 칩(128b)을 적층한 것을 도시한다. 4개의 고대역폭 메모리 칩(128b)을 적층한 고대역폭 메모리 소자(128)는 100GB/s(Giga byte/second) 이상의 대역폭(bandwidth)을 가질 수 있다. 일 실시예에서, 고대역폭 메모리 소자(128)는 8개의 고대역폭 메모리 칩(128b)을 적층할 수 있다. 8개의 고대역폭 메모리 칩(128b)을 적층한 고대역폭 메모리 소자(128)는 256GB/s(Giga byte/second)의 대역폭을 가질 수 있다.
- [0022] 인터포저(110)의 상부에 인터포저(110) 및 프로세싱 소자(120)와 제3 배선층(118)을 통하여 전기적으로 연결된 전력 관리 집적 회로 소자(124, Power management integrated circuit(PMIC) device)가 위치할 수 있다. 전력 관리 집적 회로 소자(124)는 바로 하부에 위치하는 수동 소자(132)와 제4 연결 단자(126)를 통하여 연결될 수 있다.
- [0023] 전력 관리 집적 회로 소자(124)는 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 전력을 조절하는 역할을 수행할 수 있다. 전력 관리 집적 회로 소자(124)에 수동 소자(132)가 연결될 경우 안정적으로 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 조절할 수 있다. 도 1에서는 수동 소자(132)로써 인덕터를 탑재하였으나, 필요에 따라서 커패시터도 탑재할 수 있다.
- [0024] 수동 소자(132), 예컨대 인덕터를 전력 관리 집적 회로 소자(124)의 바로 아래에 설치할 경우 전자 소자 패키지(100) 내에서 인덕터의 성능을 향상시킬 수 있다. 필요에 따라서, 수동 소자(132)는 전력 관리 집적 회로 소자(124)의 바로 아래가 아닌 다른 영역에 형성할 수도 있다.
- [0025] 이와 같이 본 발명의 전자 소자 패키지(100)는 인터포저(110) 상에 전력 관리 집적 회로 소자(124), 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)를 모두 탑재하고, 인터포저(110) 내에 수동 소자(132)를 내장한다. 이에 따라, 전자 소자 패키지(100)는 패키지 기판(102) 상에 실장되는 전자 요소들의 실장 면적을 줄이면서도 전력 공급을 안정적으로 하여 성능을 향상시킬 수 있다.
- [0026] 도 2는 도 1의 전자 소자 패키지의 수동 소자의 확대도이다.
- [0027] 구체적으로, 도 2는 도 1의 수동 소자(132)의 "A" 부분의 확대도이다. 수동 소자(132)는 앞서 설명한 바와 같이 인덕터일 수 있다. 수동 소자(132)는 인터포저(110)의 상면(S1) 및 하면(S2)간을 관통하는 관통 비아홀(134) 내에 매립된 복수개의 제2 관통 실리콘 비아들(136)과 제2 관통 실리콘 비아들(136)을 평면적으로 연결하는 재배선층(137-1, 137-2)을 포함할 수 있다. 필요에 따라서, 재배선층(137-1, 137-2) 상에 재배선 패드(138, 140)가 형성될 수 있다.
- [0028] 도 3은 도 1의 전자 소자 패키지의 인터포저의 확대도이다.
- [0029] 구체적으로, 인터포저(110)는 바디층(110bd), 제1 관통 실리콘 비아(113), 상부 패드(109), 상부 절연층(117), 제2 배선층(114), 배선 패드(119) 및 제2 연결 단자(112)를 포함할 수 있다. 인터포저(110)는 미세화되는 프로세싱 소자(120), 고대역폭 메모리 소자(128) 및 전력 관리 집적 회로 소자(124)를 패키지 기판(102)에 실장할 수 있도록 하는 매개체 기능을 한다.
- [0030] 바디층(110bd)은 단순히 지지 기판과 같은 기능을 수행할 수 있다. 제1 관통 실리콘 비아(113)는 바디층(110bd)을 관통하여 형성되며, 각 단부는 상부 패드(109)와 제2 연결 단자(112)에 연결될 수 있다. 제2 연결 단자(112)는 패드(112a) 및 솔더 범프(112b)를 포함할 수 있다.
- [0031] 상부 절연층(117)은 바디층(110bd) 및 상부 패드(109) 상으로 형성되며, 절연물질, 예컨대 산화물 또는 질화물로 형성될 수 있다. 제2 배선층(114)은 상부 절연층(117) 내에 형성되며, 상부 패드(109)를 배선 패드(119)에 전기적으로 연결하는 기능을 한다. 제2 배선층(114)의 구조에 대해서는 도 4에서 좀더 상세히 기술한다.
- [0032] 배선 패드(119)는 상부 절연층(117) 상에 형성될 수 있다. 제1 관통 실리콘 비아(113), 및 상부 패드(109), 및 제2 연결 단자(112)들 사이의 간격은 배선 패드(119) 보다 클 수 있다. 이는 하부의 패키지 기판(102) 규격화되

어 그에 맞추어 제1 관통 실리콘 비아(113), 및 상부 패드(109), 및 제2 연결 단자(112)가 형성되기 때문이다. 상부 패드(109)와 배선 패드(119)의 간격 불균형은 제2 배선층(114)을 통해 해결될 수 있다.

[0033] 도 4는 도 3의 인터포저의 "B" 부분 확대도이다.

[0034] 구체적으로, 상부 절연층(117)은 내부에 제2 배선층(114)이 형성될 수 있다. 상부 패드(109)는 제1 관통 실리콘 비아(113)와 전기적으로 및/또는 물리적으로 연결될 수 있다. 배선 패드(119) 상에는 제3 연결 단자(도 1의 130)가 형성되어 프로세싱 소자(120)이나 고대역폭 메모리 소자(128)와 전기적으로 및/또는 물리적으로 연결될 수 있다. 제2 배선층(114)은 배선 패드(119)와 상부 패드(109)를 전기적으로 연결할 수 있다.

[0035] 배선 패드(119)는 상부 패드(109)에 비하여 밀집되어 배치될 수 있다. 예컨대, 배선 패드(119)의 간격(d1)은 상부 패드(109)의 간격(d2)에 비하여 작을 수 있고, 또한 배선 패드(119)의 간격(d1)은 제1 관통 실리콘 비아(113)의 간격(d3)에 비하여 작을 수 있다. 이러한 경우에는 제2 배선층(114)은 재배선층 또는 재배선 패턴으로 기능할 수 있다.

[0036] 배선 패드(119)는 상부 패드(109)에 비하여 작은 크기를 가질 수 있다. 배선 패드(119)와 상부 패드(109)는 도전성 물질을 포함할 수 있고, 예컨대, 알루미늄이나 구리 등으로 형성될 수 있다. 제1 관통 실리콘 비아(113)는 장벽 금속층(113bm) 및 배선 금속층(113wr), 스페이서 절연층(113si)을 포함할 수 있다.

[0037] 도 5는 도 1의 고대역폭 메모리 소자의 확대도이다.

[0038] 구체적으로, 고대역폭 메모리 소자(128)는 도 1에 설명한 바와 같이 인터포저(110) 상에 제3 연결 단자(130)를 통하여 전기적으로 연결될 수 있다. 고대역폭 메모리 소자(128)는 버퍼 칩(128a) 상에 복수개의 고대역폭 메모리 칩(128b)이 적층되어 있다. 고대역폭 메모리 소자(128)는 칩들이 적층된 적층칩이고, 이들 적층칩간은 칩 관통 실리콘 비아(140)를 통하여 연결될 수 있다.

[0039] 칩 관통 실리콘 비아(140)는 버퍼 칩(128a) 및 고대역폭 메모리 칩(128b)을 모두 관통하는 비아일 수 있다. 버퍼 칩(128a) 및 고대역폭 메모리 칩(128b) 사이와 고대역폭 메모리 칩들(128b) 사이에는 패드가 형성되어 있을 수 있으나, 편의상 도면에서는 생략한다. 도 5에서는 고대역폭 메모리 칩(128b)을 4개 적층하였으나, 본 발명은 이에 한정하지 않는다.

[0040] 도 6a 내지 도 6c는 본 발명의 기술적 사상의 전자 소자 패키지의 각 전자 요소들의 위치 관계를 설명하기 위한 레이아웃도이다.

[0041] 구체적으로, 도 6a에 도시한 전자 소자 패키지의 레이아웃(142)은 인터포저(110) 상의 중앙부에 프로세싱 소자(120)가 위치한다. 프로세싱 소자(120)를 중심으로 좌우 및 상하에 고대역폭 메모리 소자(128)가 위치할 수 있다. 전력 관리 집적 회로 소자(124)는 고대역폭 메모리 소자(128)의 일측에 위치할 수 있다.

[0042] 도 6b에 도시한 전자 소자 패키지의 레이아웃(144)은 인터포저(110) 상의 중앙부에 프로세싱 소자(120)가 위치한다. 프로세싱 소자(120)를 중심으로 좌우에 고대역폭 메모리 소자(128)가 위치할 수 있다. 전력 관리 집적 회로 소자(124)는 프로세싱 소자(120)의 상측 및 고대역폭 메모리 소자(128)의 일측에 위치할 수 있다.

[0043] 도 6c에 도시한 전자 소자 패키지의 레이아웃(146)은 인터포저(110) 상의 일측에 프로세싱 소자(120)가 위치한다. 프로세싱 소자(120)의 일측에 고대역폭 메모리 소자(128)가 위치할 수 있다. 전력 관리 집적 회로 소자(124)는 고대역폭 메모리 소자(128)의 일측에 위치할 수 있다.

[0044] 이와 같이 전자 소자 패키지의 레이아웃(142, 144, 146)은 프로세싱 소자가 인터포저의 상부에서 평면적으로 전력 관리 집적 회로 소자 및 고대역폭 메모리 소자와 떨어져 위치하면서 다양하게 배치될 수 있다. 전자 소자 패키지의 레이아웃(142, 144, 146)은 다양하게 배치될 수 있으므로, 본 발명이 6a 내지 도 6c에 한정되지 않는다.

[0045] 도 7은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이고, 도 8 및 도 9는 도 7의 "C"부분 확대도이다.

[0046] 구체적으로, 전자 소자 패키지(200)는 도 1의 전자 소자 패키지(100)와 비교할 때 전력 관리 집적 회로 소자(124)의 배치 위치 및 수동 소자(132-1)의 형태가 다른 것을 제외하고는 동일할 수 있다. 도 7에서, 도 1과 동일한 내용은 생략하거나 간단히 설명한다.

[0047] 전자 소자 패키지(200)는 패키지 기판(102)의 상부에 인터포저(110)가 위치한다. 인터포저(110) 상에는 프로세싱 소자(120), 고대역폭 메모리 소자(128) 및 전력 관리 집적 회로 소자(124)가 설치되어 있다. 전력 관리 집적

회로 소자(124)는 고대역폭 메모리 소자(128)의 일측에 위치할 수 있다.

- [0048] 전력 관리 집적 회로 소자(124)의 하부의 인터포저(110) 내에는 수동 소자(132-1), 예컨대 도 8 및 도 9의 인덕터(132-1a, 132-1b)가 형성되어 있을 수 있다. 수동 소자(132-1), 예컨대 인덕터는 전력 관리 집적 회로 소자(124)의 바로 아래에 설치되어 있다. 이렇게 수동 소자(132)를 전력 관리 집적 회로 소자(124)의 바로 아래에 설치할 경우 전자 소자 패키지(200) 내에서 인덕터의 성능을 향상시킬 수 있다.
- [0049] 도 8에 도시한 바와 인덕터(132-1a)는 인터포저(110)의 절연층(152) 상에서 사각형 구조의 나선형 배선 패턴층(150)을 포함할 수 있다. 도 9에 도시한 바와 인덕터(132-1b)는 인터포저(110)의 절연층(152) 상에서 원형 구조의 고리형 배선 패턴층(150a)을 포함할 수 있다. 인덕터(132-1)는 도 1과 다르게 인터포저(110)를 관통하는 관통 실리콘 비아들을 형성하지 않아도 되므로 쉽게 인터포저(110) 내에 형성할 수 있다.
- [0050] 이와 같이 전자 소자 패키지(200)는 인터포저(110) 상에 전력 관리 집적 회로 소자(124), 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)를 모두 탑재하고, 인터포저(110) 내에 쉽게 수동 소자(132-1)를 내장한다. 이에 따라, 전자 소자 패키지(200)는 패키지 기판(102) 상에 실장되는 전자 요소들의 실장 면적을 줄이면서도 전력 공급을 안정적으로 하여 성능을 향상시킬 수 있다.
- [0051] 도 10은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.
- [0052] 구체적으로, 전자 소자 패키지(300)는 도 1의 전자 소자 패키지(100)와 비교할 때 복수개의 인터포저들(110a, 110b) 및 복수개의 수동 소자들(132a, 132b, 132c)을 포함하는 것을 제외하고는 동일할 수 있다. 도 10에서, 도 1과 동일한 내용은 생략하거나 간단히 설명한다.
- [0053] 전자 소자 패키지(300)는 패키지 기판(102)을 포함한다. 패키지 기판(102)의 하부에는 제1 연결 단자(104)가 형성될 수 있다. 패키지 기판(102)의 내부에는 제1 배선층(106)이 형성될 수 있다.
- [0054] 패키지 기판(102)의 상부에는 패키지 기판(102)과 전기적으로 연결된 하부 인터포저(110a)가 위치할 수 있다. 하부 인터포저(110a)는 실리콘 기판으로 구성될 수 있다. 하부 인터포저(110a)는 하부에 제2 연결 단자(112)가 형성될 수 있다.
- [0055] 하부 인터포저(110a)는 제1 관통 실리콘 비아(113a), 및 제2 배선층(114a)을 포함할 수 있다. 제1 관통 실리콘 비아(113a)는 하부 인터포저(110a)의 상면 및 하면간을 부분적으로 관통하는 비아 배선층일 수 있다. 제2 배선층(114a)은 제1 관통 실리콘 비아(113a)와 전기적으로 연결되는 배선일 수 있다. 도 10에서는 제1 관통 실리콘 비아(113a)가 하부 인터포저(110a)의 상면 및 하면간을 부분적으로 관통하는 것으로 도시하였지만, 하부 인터포저(110a)의 상면 및 하면간을 전체적으로 관통할 수도 있다.
- [0056] 하부 인터포저(110a)의 내부에는 하부 수동 소자(132a)가 형성되어 있다. 하부 수동 소자(132a)는 하부 인덕터일 수 있다. 하부 수동 소자(132a)는 하부 인터포저(110a)의 상면 및 하면간을 관통하는 복수개의 제2 관통 실리콘 비아들(136a)과 제2 관통 실리콘 비아들(136a)을 연결하는 제1 재배선층(137a)을 포함할 수 있다.
- [0057] 하부 인터포저(110a) 내에는 하부 수동 소자(132c), 예컨대 커패시터를 포함한다. 커패시터는 하부 인터포저(110a) 내부에 형성된 복수개의 배선 패턴층(156)일 수 있다. 커패시터로 구성된 하부 수동 소자(132c)는 인덕터로 구성된 하부 수동 소자(132a)와 제2 배선층(114a)을 통하여 전기적으로 연결될 수 있다.
- [0058] 하부 인터포저(110a)의 상부에 하부 인터포저(110a)와 제5 연결 단자(133)를 통해 전기적으로 연결된 상부 인터포저(110b)가 위치한다. 상부 인터포저(110b)는 하부 인터포저(110a)와 비슷하게 구성할 수 있다. 상부 인터포저(110b)는 제3 관통 실리콘 비아(113b) 및 제4 배선층(114b)을 포함할 수 있다.
- [0059] 제3 관통 실리콘 비아(113b)는 상부 인터포저(110b)의 상면 및 하면간을 부분적으로 관통하는 비아 배선층일 수 있다. 제4 배선층(114b)은 제3 관통 실리콘 비아(113b)와 전기적으로 연결되는 배선일 수 있다. 도 10에서는 제3 관통 실리콘 비아(113b)가 상부 인터포저(110b)의 상면 및 하면간을 부분적으로 관통하는 것으로 도시하였지만, 상부 인터포저(110b)의 상면 및 하면간을 전체적으로 관통할 수도 있다.
- [0060] 상부 인터포저(110b)의 내부에는 상부 수동 소자(132b)가 형성되어 있다. 상부 수동 소자(132b)는 상부 인덕터일 수 있다. 상부 수동 소자(132b)는 상부 인터포저(110b)의 상면 및 하면간을 관통하는 복수개의 제4 관통 실리콘 비아들(136b)과 제4 관통 실리콘 비아들(136b)을 연결하는 제2 재배선층(137b)을 포함할 수 있다.
- [0061] 상부 인터포저(110b)의 상부에는 상부 인터포저(110b)와 제2 연결 단자(122)를 통하여 전기적으로 연결되는 프로세싱 소자(120)가 위치할 수 있다. 프로세싱 소자(120)는 전자 소자 패키지(300)를 전체적으로 제어하는 제어

칩일 수 있다.

- [0062] 상부 인터포저(110b)의 상부에는 프로세싱 소자(120)와 제3 배선층(116)을 이용하여 전기적으로 연결된 고대역폭 메모리 소자(128)가 탑재되어 있다. 고대역폭 메모리 소자(128)는 상부 인터포저(110b) 상에 제3 연결 단자(130)를 통하여 전기적으로 연결될 수 있다. 고대역폭 메모리 소자(128)는 버퍼 칩(128a)과 고대역폭 메모리 칩(128b)을 포함하는 복수개의 적층칩일 수 있고, 이들 적층칩은 칩 관통 실리콘 비아(도 3의 140)를 통하여 연결될 수 있다.
- [0063] 상부 인터포저(110b)의 상부에 상부 인터포저(110b) 및 프로세싱 소자(120)와 제3 배선층(118)을 통하여 전기적으로 연결된 전력 관리 집적 회로 소자(124)가 위치할 수 있다. 전력 관리 집적 회로 소자(124)는 바로 하부에 위치하는 상부 수동 소자(132b)와 제4 연결 단자(126)를 통하여 연결될 수 있다. 상부 수동 소자(132b)는 제5 연결 단자(133)를 통하여 하부 수동 소자(132a)와 연결될 수 있다.
- [0064] 전력 관리 집적 회로 소자(124)는 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 전력을 조절하는 역할을 수행할 수 있다. 전력 관리 집적 회로 소자(124)에 상부 수동 소자(132b) 및 하부 수동 소자(132a)가 연결될 경우 안정적으로 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 조절할 수 있다.
- [0065] 상부 수동 소자(132b) 및 하부 수동 소자(132a), 예컨대 인덕터를 전력 관리 집적 회로 소자(124)의 바로 아래에 설치할 경우 전자 소자 패키지(300) 내에서 인덕터의 성능을 향상시킬 수 있다. 필요에 따라서, 상부 수동 소자(132b) 및 하부 수동 소자(132a)는 전력 관리 집적 회로 소자(124)의 바로 아래가 아닌 다른 영역에 형성할 수도 있다.
- [0066] 이와 같이 본 발명의 전자 소자 패키지(300)는 상부 인터포저(110b) 상에 전력 관리 집적 회로 소자(124), 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)를 모두 탑재하고, 인터포저(110a, 110b) 내에 수동 소자(132a, 132b, 132c)를 내장한다. 이에 따라, 전자 소자 패키지(300)는 패키지 기관(102) 상에 실장되는 전자 요소들의 실장 면적을 줄이면서도 전력 공급을 안정적으로 하여 성능을 향상시킬 수 있다.
- [0067] 도 11은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.
- [0068] 구체적으로, 전자 소자 패키지(300)는 도 1의 전자 소자 패키지(100)와 비교할 때 복수개의 인터포저들(110a, 110b, 110c), 복수개의 수동 소자들(132a, 132b, 132c, 132d) 및 인터포저들(110a, 110b, 110c)중 어느 하나에 전력 관리 집적 회로 소자(124)를 포함하는 것을 제외하고는 동일할 수 있다. 도 10에서, 도 1과 동일한 내용은 생략하거나 간단히 설명한다.
- [0069] 전자 소자 패키지(400)는 패키지 기관(102)을 포함한다. 패키지 기관(102)의 하부에는 제1 연결 단자(104)가 형성될 수 있다. 패키지 기관(102)의 내부에는 제1 배선층(106)이 형성될 수 있다.
- [0070] 패키지 기관(102)의 상부에는 패키지 기관(102)과 전기적으로 연결된 하부 인터포저(110a)가 위치할 수 있다. 하부 인터포저(110a)는 실리콘 기관으로 구성될 수 있다. 하부 인터포저(110a)는 하부에 제2 연결 단자(112)가 형성될 수 있다.
- [0071] 하부 인터포저(110a)는 제1 관통 실리콘 비아(113a), 및 제2 배선층(114a)을 포함할 수 있다. 제1 관통 실리콘 비아(113a)는 하부 인터포저(110a)의 상면 및 하면간을 부분적으로 관통하는 비아 배선층일 수 있다. 제2 배선층(114a)은 제1 관통 실리콘 비아(113a)와 전기적으로 연결되는 배선일 수 있다.
- [0072] 하부 인터포저(110a)의 내부에는 하부 수동 소자(132a-1)가 형성되어 있다. 하부 수동 소자(132a-1)는 하부 인덕터일 수 있다. 하부 수동 소자(132a-1), 즉 하부 인덕터는 하부 인터포저(110a)의 상면 및 하면간을 관통하는 복수개의 제2 관통 실리콘 비아들(136a)과 제2 관통 실리콘 비아들(136a)을 연결하는 제1 재배선층(137a-1)을 포함할 수 있다.
- [0073] 하부 인터포저(110a) 내에는 하부 수동 소자(132c), 예컨대 커패시터를 포함한다. 커패시터는 하부 인터포저(110a) 내부에 형성된 복수개의 배선 패턴층(156a)일 수 있다. 커패시터로 구성된 하부 수동 소자(132c)는 인덕터로 구성된 하부 수동 소자(132a-1)와 제2 배선층(114a)을 통하여 전기적으로 연결될 수 있다.
- [0074] 하부 인터포저(110a)의 상부에 하부 인터포저(110a)와 제6 연결 단자(135)를 통해 전기적으로 연결된 중간 인터포저(110c)가 위치한다. 중간 인터포저(110c)는 하부 인터포저(110a)와 비슷하게 구성할 수 있으나, 전력 관리 집적 회로 소자(124)가 내부에 위치할 수 있다.

- [0075] 중간 인터포저(110c)는 제5 관통 실리콘 비아(113c) 및 제5 배선층(114c)을 포함할 수 있다. 제5 관통 실리콘 비아(113c)는 중간 인터포저(110c)의 상면 및 하면간을 부분적으로 관통하는 비아 배선층일 수 있다. 제5 배선층(114c)은 제5 관통 실리콘 비아(113c)와 전기적으로 연결되는 배선일 수 있다.
- [0076] 중간 인터포저(110c)의 내부에는 중간 수동 소자(132c-1)가 형성되어 있다. 중간 수동 소자(132c-1)는 중간 인덕터일 수 있다. 중간 수동 소자(132c-1), 즉 중간 인덕터는 전력 관리 집적 회로 소자(124)를 감싸는 코일일 수 있다. 중간 수동 소자(132c-1)는 제6 연결 단자(135)를 통하여 하부 수동 소자(132a-1)와 전기적으로 연결될 수 있다.
- [0077] 전력 관리 집적 회로 소자(124)는 중간 수동 소자(132c-1)와 제6 연결 단자를 통하여 하부 수동 소자(132a-1)와 연결될 수 있다. 전력 관리 집적 회로 소자(124)는 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 전력을 조절하는 역할을 수행할 수 있다. 전력 관리 집적 회로 소자(124)에 하부 수동 소자(132a-1)가 연결될 경우 안정적으로 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 조절할 수 있다.
- [0078] 더하여, 중간 인터포저(110c) 내에는 하부 수동 소자(132d), 예컨대 커패시터를 포함한다. 커패시터는 중간 인터포저(110c) 내부에 형성된 복수개의 배선 패턴층(156b)일 수 있다. 커패시터로 구성된 하부 수동 소자(132d)는 인덕터로 구성된 하부 수동 소자(132c)와 제5 배선층(114c)을 통하여 전기적으로 연결될 수 있다.
- [0079] 중간 인터포저(110c)의 상부에 중간 인터포저(110c)와 제5 연결 단자(133)를 통해 전기적으로 연결된 상부 인터포저(110b)가 위치한다. 상부 인터포저(110b)는 제3 관통 실리콘 비아(113b) 및 제4 배선층(114b)을 포함할 수 있다.
- [0080] 제3 관통 실리콘 비아(113b)는 상부 인터포저(110b)의 상면 및 하면간을 부분적으로 관통하는 비아 배선층일 수 있다. 제4 배선층(114b)은 제3 관통 실리콘 비아(113b)와 전기적으로 연결되는 배선일 수 있다.
- [0081] 상부 인터포저(110b)의 상부에는 상부 인터포저(110b)와 제2 연결 단자(122)를 통하여 전기적으로 연결되는 프로세싱 소자(120)가 위치할 수 있다. 프로세싱 소자(120)는 전자 소자 패키지(400)를 전체적으로 제어하는 제어 칩일 수 있다.
- [0082] 상부 인터포저(110b)의 상부에는 프로세싱 소자(120)와 제3 배선층(116)을 이용하여 전기적으로 연결된 고대역폭 메모리 소자(128)가 탑재되어 있다. 고대역폭 메모리 소자(128)는 상부 인터포저(110b) 상에 제3 연결 단자(130)를 통하여 전기적으로 연결될 수 있다. 고대역폭 메모리 소자(128)는 버퍼 칩(128a)과 고대역폭 메모리 칩(128b)을 포함하는 복수개의 적층칩일 수 있고, 이들 적층칩은 칩 관통 실리콘 비아(도 3의 140)를 통하여 연결될 수 있다.
- [0083] 이와 같이 본 발명의 전자 소자 패키지(400)는 상부 인터포저(110b) 상에 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)를 모두 탑재하고, 중간 인터포저(110c) 내에 전력 관리 집적 회로 소자(124)를 내장하고, 인터포저들(110a, 110c) 내에 수동 소자(132a-1, 132c-1, 132c, 132d)를 내장한다.
- [0084] 이에 따라, 전자 소자 패키지(400)는 패키지 기관(102) 상에 실장되는 전자 요소들의 실장 면적을 줄이면서도 전력 공급을 안정적으로 하여 성능을 향상시킬 수 있다. 도 11에서는 중간 인터포저(110c)를 하나만 도시하였으나, 필요에 따라 복수개 구비될 수 있다.
- [0085] 도 12는 은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.
- [0086] 구체적으로, 전자 소자 패키지(450)는 도 1의 전자 소자 패키지(100)와 비교할 때 전력 관리 집적 회로 소자(124), 및 인덕터(132e)와 커패시터(132f)를 포함하는 수동 소자(132-2)가 하나로 집적화된 집적화 소자(182)로 구성된 것을 제외하고는 동일할 수 있다. 도 12에서, 도 1과 동일한 내용은 생략하거나 간단히 설명한다.
- [0087] 전자 소자 패키지(450)는 패키지 기관(102)의 상부에는 패키지 기관(102)과 전기적으로 연결된 인터포저(110)가 위치할 수 있다. 인터포저(110)는 제1 관통 실리콘 비아(113), 및 제2 배선층(114)을 포함할 수 있다. 제1 관통 실리콘 비아(113)는 인터포저(110)의 상면 및 하면간을 부분적으로 관통하는 비아 배선층일 수 있다. 제2 배선층(114)은 제1 관통 실리콘 비아(113)와 전기적으로 연결되는 배선일 수 있다.
- [0088] 인터포저(110)는 제3 배선층(118)을 포함할 수 있다. 제3 배선층(118)은 제2 배선층(114)과도 전기적으로 연결될 수 있다. 인터포저(110)의 상부에는 인터포저(110)와 제2 연결 단자(122)를 통하여 전기적으로 연결되는 프로세싱 소자(120)가 위치할 수 있다. 프로세싱 소자(120)는 전자 소자 패키지(450)를 전체적으로 제어하는 제어 칩일 수 있다.

- [0089] 인터포저(110)의 상부에는 프로세싱 소자(120)와 제3 배선층(116)을 이용하여 전기적으로 연결된 고대역폭 메모리 소자(128)가 탑재되어 있다. 인터포저(110)의 상부에 인터포저(110)를 통하여 프로세싱 소자(120)와 전기적으로 연결된 집적화 소자(182)가 위치한다. 집적화 소자(182)는 전력 관리 집적 회로 소자(124), 및 인덕터(132e)와 커패시터(132f)를 포함하는 수동 소자(132-2)가 하나로 집적화된 소자일 수 있다. 집적화 소자(182)는 전력 관리 집적 회로 소자(124) 및 수동 소자(132-2)는 제6 관통 실리콘 비아(180)로 전기적으로 연결될 수 있다.
- [0090] 앞서 설명한 바와 같이 전력 관리 집적 회로 소자(124)는 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 전력을 조절하는 역할을 수행할 수 있다. 전력 관리 집적 회로 소자(124)에 수동 소자(132-2)가 직접적으로 연결될 경우 안정적으로 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)에 전력을 공급하고 조절할 수 있다.
- [0091] 이와 같이 본 발명의 전자 소자 패키지(450)는 인터포저(110) 상에 수동 소자(132-2) 및 전력 관리 집적 회로 소자(124)가 하나로 집적화된 집적화 소자(182), 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)를 모두 탑재한다. 이에 따라, 전자 소자 패키지(100)는 패키지 기판(102) 상에 실장되는 전자 요소들의 실장 면적을 줄이면서도 전력 공급을 안정적으로 하여 성능을 향상시킬 수 있다.
- [0092] 도 13a는 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이고, 도 13b는 도 13a의 수동 소자의 요부 단면도이다.
- [0093] 구체적으로, 전자 소자 패키지(500)는 도 7의 전자 소자 패키지(200)와 비교할 때 수동 소자(132-3)의 형태가 다른 것을 제외하고는 동일할 수 있다. 도 13에서, 도 7과 동일한 내용은 생략하거나 간단히 설명한다.
- [0094] 전자 소자 패키지(500)는 패키지 기판(102)의 상부에 인터포저(110)가 위치한다. 인터포저(110) 상에는 프로세싱 소자(120), 고대역폭 메모리 소자(128) 및 전력 관리 집적 회로 소자(124)가 설치되어 있다. 전력 관리 집적 회로 소자(124)는 고대역폭 메모리 소자(128)의 일측에 위치할 수 있다.
- [0095] 전력 관리 집적 회로 소자(124)의 일측의 인터포저(110) 상에는 수동 소자(132-3)가 위치한다. 수동 소자(132-3)는 도 13b에 도시한 바와 같이 인터포저(110) 상에 형성된 범프 패턴(184)이나 재배선 패턴(186)등을 이용하여 형성할 수 있다. 이와 같이 범프 패턴이나 재배선 패턴의 모양은 도 8 및 도 9에서 설명한 바와 같이 사각형 구조의 나선형 배선 패턴층이나 원형 구조의 고리형 배선 패턴층을 포함할 수 있다. 인덕터(132-3)는 도 7과 다르게 인터포저(110) 상에 수동 소자(132-3)를 형성하여 구현할 수 있다.
- [0096] 이와 같이 전자 소자 패키지(500)는 인터포저(110) 상에 전력 관리 집적 회로 소자(124), 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)를 모두 탑재하고, 인터포저(110) 상에 쉽게 수동 소자(132-3)를 형성한다. 이에 따라, 전자 소자 패키지(500)는 패키지 기판(102) 상에 실장되는 전자 요소들의 실장 면적을 줄이면서도 전력 공급을 안정적으로 하여 성능을 향상시킬 수 있다.
- [0097] 도 14a 및 14b는 각각 본 발명의 기술적 사상의 일 실시예에 따라 전자 소자 패키지에 이용될 수 있는 수동 소자를 설명하기 위한 부분 단면도 및 부분 평면도이다.
- [0098] 구체적으로, 앞서 설명한 전자 소자 패키지들(100, 300, 400)에는 수동 소자(132-4), 예컨대 인덕터가 이용될 수 있다. 수동 소자(132-4)는 상부 자석층(162), 하부 자석층(164) 및 상부 자석층(162) 및 하부 자석층(164)을 연결하는 관통 실리콘 비아들(172)을 포함할 수 있다.
- [0099] 도 14a에 도시한 바와 같이, 수직적으로 인터포저(110)의 상부에 상부 절연층들(166) 사이에 상부 자석층(162)을 형성한다. 인터포저(110)의 하부에 하부 절연층들(168) 사이에 하부 자석층(164)을 형성한다. 인터포저(110)의 상하부를 관통하는 관통 비아홀(170) 내에 매립된 관통 실리콘 비아들(172)을 이용하여 상부 자석층(162) 및 하부 자석층(164)을 연결한다. 필요에 따라서, 상부 자석층(162) 및 하부 자석층(164)의 상부 및 하부에 배선 패드(174, 176)가 형성될 수 있다.
- [0100] 도 14b에 도시한 바와 같이, 평면적으로 인터포저(110)의 상면에 배선 패드(174)를 포함하는 상부 배선층(175)이 배치될 수 있고, 인터포저(110)의 하면에 배선 패드(176)를 포함하는 하부 배선층(177)이 배치될 수 있다. 상부 배선층(175) 및 하부 배선층(177)은 관통 실리콘 비아들(172)을 통하여 전기적으로 연결될 수 있다.
- [0101] 도 15는 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 도시한 요부 단면도이다.
- [0102] 구체적으로, 전자 소자 패키지(550)는 도 1의 전자 소자 패키지(100)와 비교할 때 인터포저(110), 프로세싱 소

자(120), 고대역폭 메모리 소자(128), 전력 관리 집적 회로 소자(124) 및 수동 소자(132)가 탑재된 패키지 기판(102)이 마더 보드 기판(202)에 탑재되는 것을 제외하고는 동일할 수 있다. 도 15에서, 도 1과 동일한 내용은 생략하거나 간단히 설명한다.

- [0103] 전자 소자 패키지(550)는 패키지 기판(102)의 상부에 인터포저(110)가 위치한다. 인터포저(110) 내에는 수동 소자(132)가 위치한다. 인터포저(110) 상에는 프로세싱 소자(120), 고대역폭 메모리 소자(128) 및 전력 관리 집적 회로 소자(124)가 설치되어 있다. 전력 관리 집적 회로 소자(124)는 고대역폭 메모리 소자(128)의 일측에 위치할 수 있다.
- [0104] 그리고, 전자 소자 패키지(550)는 인터포저(110), 프로세싱 소자(120), 고대역폭 메모리 소자(128), 전력 관리 집적 회로 소자(124) 및 수동 소자(132)가 탑재된 패키지 기판(102)이 마더 보드 기판(202) 상에 탑재되어 제1 연결 단자(104)를 통하여 전기적으로 연결된다. 마더 보드 기판(202)의 하부에는 외부 연결 단자(204)가 더 설치될 수 있다.
- [0105] 이와 같이 전자 소자 패키지(550)는 패키지 기판(102) 상의 인터포저(110)에 수동 소자(132) 전력 관리 집적 회로 소자(124), 프로세싱 소자(120) 및 고대역폭 메모리 소자(128)를 모두 탑재하고, 이를 전자 요소들을 마더 보드 기판(202)에 탑재할 수 있다. 이에 따라, 전자 소자 패키지(500)는 패키지 기판(102) 상에 실장되는 전자 요소들의 실장 면적을 줄이면서도 전력을 안정적으로 공급하여 성능을 향상시킬 수 있다.
- [0106] 도 16은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 포함하는 전자 시스템을 도시한 블록도이다.
- [0107] 구체적으로, 전자 시스템(600)은 전력 관리 집적 회로 소자(650), 수동 소자(680), 프로세싱 소자(610) 및 고대역폭 메모리 소자(682)를 포함할 수 있다. 전력 관리 집적 회로 소자(650)는 앞서 도면들의 전력 관리 집적 회로 소자(124)에 해당할 수 있다. 수동 소자(680)는 앞서 도면들의 수동 소자(132)에 해당할 수 있다. 프로세싱 소자(610)는 앞서 도면들의 프로세싱 소자(120)에 해당할 수 있다.
- [0108] 고대역폭 메모리 소자(682)는 앞서 도면들의 고대역폭 메모리 소자(128)에 해당할 수 있다. 앞서 설명한 바와 같이 전력 관리 집적 회로 소자(650), 수동 소자(680), 프로세싱 소자(610) 및 고대역폭 메모리 소자(682)는 패키지 기판 상의 인터포저의 내부나 상면 상에 구현될 수 있다.
- [0109] 전자 시스템(600)은 전력 공급 칩(620, 621-624)을 포함할 수 있다. 전력 공급 칩(620)은 프로세싱 소자(610)에 연결될 수 있다. 프로세싱 소자(610)는 고대역폭 메모리 소자(682)와 전기적으로 연결될 수 있다. 프로세싱 소자(610)와 전력 공급 칩(620)은 전력 관리 집적 회로 소자(650)와 전기적으로 연결될 수 있다. 프로세싱 소자(610)는 중앙처리 유닛(CPU, 611), 그래픽 처리 유닛(GPU, 612), 디지털 신호 프로세서(DSP, 613), 및 입력/출력(I/O) 모듈(614)을 포함할 수 있다. 프로세싱 소자(610)는 어플리케이션 프로세서(AP; application processor)를 포함할 수 있다. AP는 무선 통신 어플리케이션 또는 어플리케이션 특정 IC(ASIC; application specific IC)로서 구성될 수 있다.
- [0110] 전력 공급 칩(620)은 프로세싱 소자(610)에 전기적으로 연결되어 전력을 공급할 수 있다. 예컨대, 전력 공급 칩(620)은 전력 연결로(630: 631-634)를 통해 프로세싱 소자(610)의 CPU(611), GPU(612), DSP(613) 및 I/O 모듈(614)에 전기적으로 연결되어 전력을 공급한다. 전력 공급 칩(620, 621-624)은 필요에 따라 구비되지 않을 수 있다.
- [0111] 프로세싱 소자(610)는 다양한 전력 공급 특성을 가질 수 있다. 예컨대, CPU(611)의 작동 전압은 I/O 모듈(614)의 작동 전압과 상이하고 그보다 낮을 수 있다. 예컨대, I/O 모듈(614)의 전력 공급 전압은 CPU(611)의 허용 가능한 것보다 큰 전압 변동을 가질 수 있다. 일 실시예에서, CPU(611)는 보다 높은 전압을 갖는 고성능 모드, 및 보다 낮은 작동 전압을 갖는 절전 모드와 같이 상이한 작동 전압을 갖는 상이한 모드에서 작동될 수 있다.
- [0112] 프로세싱 소자(610)를 구성하는 전자 요소들의 전력 공급 특성에 맞추기 위하여 전력 공급 칩(620)은 전압 레귤레이터(VR1-VR4)를 포함할 수 있다. 전압 레귤레이터(VR1-VR4)는 전력 공급 특성에 따라 구성될 수 있다. 예컨대, 배터리로부터의 전력 관리 집적 회로 소자(650)를 통하여 전력 공급 전압이 전압 레귤레이터(VR1-VR4)에 공급되는 경우에, 전압 레귤레이터(VR1-VR4)는 전력 공급 전압의 전압 레벨을 조절하여 대응하는 전자 요소들(611-614)에 상이한 전력 공급 전압을 발생시킬 수 있다. 일 실시예에서, 전압 레귤레이터 구성은 선형 전압 레귤레이터, 전환 전압 레귤레이터, 벅 컨버터(buck converter) 등을 포함할 수 있다.
- [0113] 전력 관리 집적 회로 소자(650)는 전력 공급 칩(620) 및 프로세싱 소자(610)에 전력을 공급하고 조절하는 역할

을 수행할 수 있다. 일 실시예에서, 전력 관리 집적 회로 소자(650)는 충전기(651), 증폭기(652), 구동기(653), I/O 모듈(654), 전압 레귤레이터(655-657, VR5-VR7), 및 제어기(659)를 포함할 수 있다.

[0114] 충전기(651)는 외부 전력 공급부(661)가 수동 소자(680)를 통해 전력 관리 집적 회로 소자(650)에 전기적으로 연결될 때에 외부 전력 공급부(661)로부터 수신 전력을 이용하여 재충전 가능한 배터리(660)를 충전하도록 구성될 수 있다. 일 실시예에서, 외부 전력 공급부(661)는 일정 전압, 예컨대 5V의 전압을 갖는 범용 시리얼 버스(USB; Universal Serial Bus)를 통해 충전기(651)에 전기적으로 연결될 수 있다. 증폭기(652)는 스피커(662)를 구동시키도록 구성될 수 있다. 구동기(653)는 발광 다이오드(LED; light emitting diode) 라이트(663) 및 진동기(664) 등의 다양한 외부 디바이스를 구동시키도록 구성될 수 있다.

[0115] 일 실시예에서, LED 라이트(663)는 셀 폰 등의 무선 통신 디바이스의 디스플레이 광원일 수 있다. I/O 모듈(654)은 전력 관리 집적 회로 소자(650)와 프로세싱 소자(610) 사이, 전력 관리 집적 회로 소자(650)와 다른 외부 회로 간에 데이터 입력/출력을 위해 구성될 수 있다. 전압 레귤레이터(655-657)는 배터리(660)로부터 수신된 전력을 이용하여 대응하는 증폭기(652), 구동기(653) 및 I/O 모듈(654)에 대해 전력을 공급하도록 구성될 수 있다.

[0116] 일 실시예에서, 외부 전력 공급부(661)가 전력 관리 집적 회로 소자(650)에 전기적으로 연결될 때에 전압 레귤레이터(655-657)중 하나 이상이 배터리(660)로부터 수신된 전력 대신에 또는 그 전력에 추가하여 외부 전력 공급부(661)로부터 전력을 수신할 수 있다. 제어기(659)는 전력 관리 집적 회로 소자(650)에서 하나 이상의 다른 구성요소의 작동을 제어하도록 구성될 수 있다. 일 실시예에서, 제어기(659)는 충전기(651) 및 전압 레귤레이터(655-657)의 작동을 제어하도록 구성될 수 있다.

[0117] 일 실시예에서, 충전기(651)는 전력 관리 집적 회로 소자(650) 외측의 외부 구성요소로서 구현될 수 있다. 일 실시예에서, 전력 관리 집적 회로 소자(650)의 구성요소들 중 하나 이상이 생략될 수 있다. 전력 관리 집적 회로 소자(650)는 프로세싱 소자(610)와 적어도 하나의 전력 공급 칩(620)에 전기적으로 연결될 수 있다. 예컨대, 전력 관리 집적 회로 소자(650)는 전력 연결부(670)와 신호 연결부(671)를 통해 적어도 하나의 전력 공급 칩(620)에 전기적으로 연결될 수 있다.

[0118] 전력 관리 집적 회로 소자(650)는 프로세싱 소자(610)의 I/O 모듈(614)과 증폭기(652), 구동기(653) 및 I/O 모듈(654) 간에 신호 통신을 위한 신호 연결부(672-674)를 통해 프로세싱 소자(610)에 전기적으로 연결될 수 있다. 전력 관리 집적 회로 소자(650)는 적어도 하나의 전력 공급 칩(620)에 전력 또는 제어 신호중 적어도 하나를 제공하도록 구성될 수 있다.

[0119] 일 실시예에서, 전력이 배터리(660)로부터 전력 관리 집적 회로 소자(650)와 전력 연결부(670)를 통해 적어도 하나의 전력 공급 칩(620)으로 전달되고, 이어서 적어도 하나의 전력 공급 칩(620) 상의 전압 레귤레이터로부터 프로세싱 소자(610)로 전달될 수 있다. 일 실시예에서, 적어도 하나의 제어 신호가 제어기(659)에 의해 발생되고 신호 연결부(671)를 통해 적어도 하나의 전력 공급 칩(620) 상의 하나 이상의 전압 레귤레이터로 제공될 수 있다.

[0120] 도 17은 본 발명의 기술적 사상의 일 실시예에 의한 전자 소자 패키지를 포함하는 전자 시스템을 도시한 블록도이다.

[0121] 도 17을 참조하면, 전자 시스템(700)은 전력 관리 집적 회로 소자(720), 수동 소자(719), 응용 프로세서(730) 및 램 소자(750)를 포함할 수 있다. 전력 관리 집적 회로 소자(720)는 앞서 도면들의 전력 관리 집적 회로 소자(124)에 해당할 수 있다. 수동 소자(719)는 앞서 도면들의 수동 소자(132)에 해당할 수 있다. 응용 프로세서(730)는 앞서 도면들의 프로세싱 소자(120)에 해당할 수 있다.

[0122] 램 소자(750)는 앞서 도면들의 고대역폭 메모리 소자(128)에 해당할 수 있다. 앞서 설명한 바와 같이 전력 관리 집적 회로 소자(720), 수동 소자(719), 응용 프로세서(730) 및 램 소자(750)는 패키지 기판 상의 인터포저의 내부나 상면 상에 구현될 수 있다.

[0123] 구체적으로, 전자 시스템(700)은 배터리(710), 수동 소자(719), 전력 관리 집적 회로 소자(720), 응용 프로세서(730), 입출력 인터페이스(740), 램 소자(750), 아날로그 베이스밴드 칩셋(760), 디스플레이(770), 그리고 불휘발성 메모리(780)를 포함할 수 있다.

[0124] 전력 관리 집적 회로 소자(720)는 배터리(710)로부터 수동 소자(719)를 통하여 제공되는 전원 전압(VDD), 즉 입력 전압(Vin)을 다양한 레벨들(Vout1~Vout6)로 변환하여 다양한 부하 장치들로 제공할 수 있다. 전력 관리 집적

회로 소자(720)는 복수의 전압 레귤레이터들을 포함할 수 있다.

[0125] 전압 레귤레이터는 스위칭 레귤레이터를 포함할 수 있다. 전압 레귤레이터들은 전류 미터들(721-723)을 포함할 수 있다. 전류 미터들(721-723)은 필요에 따라 설치되지 않을 수 있다. 전력 관리 집적 회로 소자(720)는 부하 장치들 중 적어도 하나의 요청에 따라 측정된 부하 전류 정보를 제공할 수 있다.


[0126] 이상 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

부호의 설명


[0127] 113, 136: 관통 실리콘 비아, 120: 고대역폭 메모리 소자, 124: 전력 관리 집적 회로 소자, 132: 수동 소자

도면


도면1




도면2




도면3



도면4




도면5




도면6a

142




도면6b


144




도면6c




도면7




도면8




도면9




도면10




도면11




도면12




도면13a




도면13b




도면14a




도면14b



도면15



도면16



도면17

