



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2021-0011318
(43) 공개일자 2021년02월01일

(51) 국제특허분류(Int. Cl.)
H01L 23/498 (2006.01) H01L 23/00 (2006.01)
H01L 23/48 (2006.01)
(52) CPC특허분류
H01L 23/49816 (2013.01)
H01L 23/481 (2013.01)
(21) 출원번호 10-2020-0026921
(22) 출원일자 2020년03월04일
심사청구일자 없음
(30) 우선권주장
1020190088474 2019년07월22일 대한민국(KR)

(71) 출원인
삼성전자주식회사
경기도 수원시 영통구 삼성로 129 (매탄동)
(72) 발명자
박준서
경기도 성남시 분당구 정자일로 55, 105동 1904호
남승기
경기도 성남시 분당구 정자로 112, 504동 706호
(뒷면에 계속)
(74) 대리인
박영우


전체 청구항 수 : 총 20 항

(54) 발명의 명칭 스택 패키지 및 그의 제조 방법

(57) 요약

본 발명의 일 견지에 따른 스택 패키지는 제 1 기판 패키지, 제 2 기판 패키지, 인터포저 및 적어도 하나의 반도체 칩을 포함할 수 있다. 상기 제 1 기판 패키지는 제 1 피치의 간격을 두고 배열된 제 1 패드들을 포함할 수 있다. 상기 제 2 기판 패키지는 상기 제 1 기판 패키지의 하부에 배치될 수 있다. 상기 제 2 기판 패키지는 상기 제 1 피치와 다른 제 2 피치의 간격을 두고 배열된 제 2 패드들을 포함할 수 있다. 상기 인터포저는 상기 제 1 기판 패키지의 상부에 배치될 수 있다. 상기 인터포저는 제 3 피치의 간격을 두고 배열된 제 3 패드들을 포함할 수 있다. 상기 반도체 칩은 상기 인터포저의 상부에 배치될 수 있다. 따라서, 대면적의 스택 패키지의 제조 비용을 절감할 수 있다. 또한, 수평 신호 라인을 인터포저에 형성할 필요가 없게 되어, 스택 패키지는 향상된 성능을 가질 수가 있다.

대표도 - 도1



(52) CPC특허분류

H01L 24/06 (2013.01)

H01L 24/97 (2013.01)

(72) 발명자

박지영

경기도 화성시 효행로 1337-23, 112동 101호

주소

경기도 수원시 영통구 영통로 232, 811동 1804호

명세서

청구범위

청구항 1

제 1 피치의 간격을 두고 배열된 제 1 패드들을 포함하는 제 1 기판 패키지;

상기 제 1 기판 패키지의 하부에 배치되고, 상기 제 1 피치와 다른 제 2 피치의 간격을 두고 배열된 제 2 패드들을 포함하는 제 2 기판 패키지;

상기 제 1 기판 패키지의 상부에 배치되고, 제 3 피치의 간격을 두고 배열된 제 3 패드들을 포함하는 인터포저; 및

상기 인터포저의 상부에 배치된 적어도 하나의 제 1 반도체 칩을 포함하는 스택 패키지.

청구항 2

제 1 항에 있어서, 상기 제 1 피치는 상기 제 2 피치보다 좁은 스택 패키지.

청구항 3

제 2 항에 있어서, 상기 제 1 피치는 $55\mu\text{m}$ 내지 $150\mu\text{m}$ 이고, 제 2 피치는 $400\mu\text{m}$ 내지 $600\mu\text{m}$ 인 스택 패키지.

청구항 4

제 1 항에 있어서, 상기 제 1 피치는 상기 제 3 피치와 동일한 스택 패키지.

청구항 5

제 1 항에 있어서, 상기 제 1 기판 패키지는 상기 제 2 기판 패키지의 면적보다 작고 상기 인터포저보다 큰 면적을 갖는 스택 패키지.

청구항 6

제 1 항에 있어서, 상기 제 1 기판 패키지는 $30\mu\text{m} \times 30\mu\text{m}$ 내지 $50\mu\text{m} \times 50\mu\text{m}$ 범위의 면적을 갖는 스택 패키지.

청구항 7

제 1 항에 있어서, 상기 제 1 기판 패키지는 아지노모토 빌드-업 필름(Ajinomoto Build-up Film : ABF) 패키지를 포함하는 스택 패키지.

청구항 8

제 1 항에 있어서, 상기 제 2 기판 패키지는 $50\mu\text{m} \times 50\mu\text{m}$ 이상의 면적을 갖는 스택 패키지.

청구항 9

제 1 항에 있어서, 상기 제 2 기판 패키지는 고밀도 상호 접속(High Density Interconnection : HDI) 패키지를 포함하는 스택 패키지.

청구항 10

제 1 항에 있어서, 상기 인터포저는 상기 제 3 패드들로부터 상기 인터포저를 수직으로 관통하여 상기 인터포저의 하부면까지 연장된 수직 신호 라인들을 포함하는 스택 패키지.

청구항 11

제 1 항에 있어서, 상기 인터포저는 $20\mu\text{m} \times 20\mu\text{m}$ 내지 $30\mu\text{m} \times 30\mu\text{m}$ 범위의 면적을 갖는 스택 패키지.

청구항 12

제 1 항에 있어서, 상기 제 1 반도체 칩은 ASIC(Application Specific Integrated Circuit)을 포함하는 스택 패키지.

청구항 13

제 1 항에 있어서,

상기 제 1 기판 패키지와 상기 제 2 기판 패키지 사이에 개재되어, 상기 제 1 기판 패키지를 상기 제 2 기판 패키지에 전기적으로 연결시키는 제 1 도전성 범프들;

상기 제 1 기판 패키지와 상기 인터포저 사이에 개재되어, 상기 제 1 기판 패키지를 상기 인터포저에 전기적으로 연결시키는 제 2 도전성 범프들; 및

상기 인터포저와 상기 제 1 반도체 칩 사이에 개재되어, 상기 인터포저를 상기 반도체 칩에 전기적으로 연결시키는 제 3 도전성 범프들을 더 포함하는 스택 패키지.

청구항 14

제 13 항에 있어서, 상기 제 2 도전성 범프들은 상기 제 1 도전성 범프들의 크기 이하이면서 상기 제 3 도전성 범프들의 크기보다 큰 크기를 갖는 스택 패키지.

청구항 15

제 1 항에 있어서, 상기 인터포저의 상부에 배치된 적어도 하나의 제 2 반도체 칩을 더 포함하는 스택 패키지.

청구항 16

제 15 항에 있어서, 상기 제 2 반도체 칩은 광대역폭 메모리(High Bandwidth Memory : HBM)를 포함하는 스택 패키지.

청구항 17

제 15 항에 있어서, 상기 인터포저는 제 4 피치의 간격을 두고 배열되어 상기 제 2 반도체 칩에 전기적으로 연결된 제 4 패드들을 더 포함하는 스택 패키지.

청구항 18

제 17 항에 있어서, 상기 인터포저는 상기 제 4 패드들로부터 연장되어 상기 제 1 반도체 칩에 연결된 연결 라인을 더 포함하는 스택 패키지.

청구항 19

제 18 항에 있어서, 상기 연결 라인은 상기 인터포저의 내부를 통해서 연장된 스택 패키지.

청구항 20

제 17 항에 있어서, 상기 제 4 피치는 상기 제 3 피치보다 좁은 스택 패키지.

발명의 설명

기술 분야

[0001] 본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것이다. 보다 구체적으로는, 인터포저를 포함하는 스택 패키지 및 이러한 스택 패키지를 제조하는 방법에 관한 것이다.

배경 기술

[0002] 일반적으로, 서로 다른 피치들을 갖는 패드들을 포함하는 기판 패키지들을 적층시킬 경우, 인터포저가 사용될 수 있다. 인터포저는 기판 패키지들 사이에 개재되어, 기판 패키지들의 패드들을 전기적으로 연결시킬 수 있다.

[0003] 관련 기술들에 따르면, 인터포저를 어느 한 종류의 기판 패키지, 예를 들면, 아지노모토 빌드-업 필름(Ajinomoto Build-up Film : ABF) 패키지나 고밀도 상호 접속(High Density Interconnection : HDI) 패키지 중 어느 하나에만 적용될 수 있다. 인터포저를 ABF 패키지에만 적용한 경우, 대면적의 스택 패키지 구현에 많은 비용이 소요될 수 있다. 인터포저를 HDI 패키지에만 적용한 경우, 인터포저의 미세한 피치에 대응하기 위해서, 인터포저는 인터포저의 패드들을 연결하는 수평 신호 라인을 포함할 수 있다. 이러한 수평 신호 라인은 저항을 증가시키게 되어, 스택 패키지의 성능 저하를 초래할 수 있다.

발명의 내용

해결하려는 과제

[0004] 본 발명은 적은 제조 비용으로 향상된 성능을 갖는 스택 패키지를 제공한다.

[0005] 또한, 본 발명은 상기된 스택 패키지를 제조하는 방법도 제공한다.

과제의 해결 수단

[0006] 본 발명의 일 견지에 따른 스택 패키지는 제 1 기판 패키지, 제 2 기판 패키지, 인터포저 및 적어도 하나의 반도체 칩을 포함할 수 있다. 상기 제 1 기판 패키지는 제 1 피치의 간격을 두고 배열된 제 1 패드들을 포함할 수 있다. 상기 제 2 기판 패키지는 상기 제 1 기판 패키지의 하부에 배치될 수 있다. 상기 제 2 기판 패키지는 상기 제 1 피치와 다른 제 2 피치의 간격을 두고 배열된 제 2 패드들을 포함할 수 있다. 상기 인터포저는 상기 제 1 기판 패키지의 상부에 배치될 수 있다. 상기 인터포저는 제 3 피치의 간격을 두고 배열된 제 3 패드들을 포함할 수 있다. 상기 반도체 칩은 상기 인터포저의 상부에 배치될 수 있다.

[0007] 본 발명의 다른 견지에 따른 스택 패키지는 제 1 기판 패키지, 제 2 기판 패키지, 제 1 도전성 범프들, 인터포저, 제 2 도전성 범프들, 적어도 하나의 제 1 반도체 칩, 적어도 하나의 제 2 반도체 칩 및 제 3 도전성 범프들을 포함할 수 있다. 상기 제 1 기판 패키지는 제 1 피치의 간격을 두고 배열된 제 1 패드들을 포함할 수 있다. 상기 제 2 기판 패키지는 상기 제 1 기판 패키지의 하부에 배치될 수 있다. 상기 제 2 기판 패키지는 상기 제 1 피치와 다른 제 2 피치의 간격을 두고 배열된 제 2 패드들을 포함할 수 있다. 상기 제 1 도전성 범프들은 상기 제 1 기판 패키지와 상기 제 2 기판 패키지 사이에 개재되어, 상기 제 2 패드들을 상기 제 1 기판 패키지에 전기적으로 연결시킬 수 있다. 상기 인터포저는 상기 제 1 기판 패키지의 상부에 배치될 수 있다. 상기 인터포저는 상기 제 1 피치와 동일한 제 3 피치의 간격을 두고 배열된 제 3 패드들, 상기 제 3 피치보다 좁은 제 4 피치의 간격을 두고 배열된 제 4 패드들, 및 상기 제 4 패드들로부터 연장된 연결 라인들을 포함할 수 있다. 상기 제 2 도전성 범프들은 상기 제 1 기판 패키지와 상기 인터포저 사이에 개재되어, 상기 제 1 패드들을 상기 인터포저에 전기적으로 연결시킬 수 있다. 상기 제 1 반도체 칩은 상기 인터포저의 상부에 배치되어 상기 제 3 패드들과 상기 연결 라인들에 전기적으로 연결될 수 있다. 상기 제 2 반도체 칩은 상기 인터포저의 상부에 배치되어 상기 제 4 패드들에 전기적으로 연결될 수 있다. 상기 제 3 도전성 범프들은 상기 인터포저와 상기 제 1 및 제 2 반도체 칩들 사이에 개재되어, 상기 인터포저를 상기 제 1 및 제 2 반도체 칩들에 전기적으로 연결시킬 수 있다.

[0008] 본 발명의 또 다른 견지에 따른 스택 패키지는 ABF 패키지, HDI 패키지, 제 1 도전성 범프들, 인터포저, 제 2 도전성 범프들, 적어도 하나의 ASIC(Application Specific Integrated Circuit), 적어도 하나의 광대역폭 메모리(High Bandwidth Memory : HBM), 및 제 3 도전성 범프들을 포함할 수 있다. 상기 ABF 패키지는 55 μ m 내지 150 μ m의 간격을 두고 배열된 제 1 패드들을 포함할 수 있다. 상기 HDI 패키지는 상기 ABF 패키지의 하부에 배치될 수 있다. 상기 HDI 패키지는 400 μ m 내지 600 μ m의 간격을 두고 배열된 제 2 패드들을 포함할 수 있다. 상기 HDI 패키지는 상기 ABF 패키지의 면적보다 큰 면적을 가질 수 있다. 상기 제 1 도전성 범프들은 상기 ABF 패키지와 상기 HDI 사이에 개재되어, 상기 제 2 패드들을 상기 ABF 패키지에 전기적으로 연결시킬 수 있다. 상기 인터포저는 상기 ABF 패키지의 상부에 배치될 수 있다. 상기 인터포저는 55 μ m 내지 150 μ m의 간격을 두고 배열된 제 3 패드들, 상기 제 3 패드들로부터 수직 방향을 따라 아래로 연장된 제 3 수직 신호 라인들, 55 μ m 미만의 간격을 두고 배열된 제 4 패드들, 및 상기 제 4 패드들로부터 연장된 연결 라인들을 포함할 수 있다. 상기 인터포저는 상기 ABF 패키지의 면적보다 작은 면적을 가질 수 있다. 상기 제 2 도전성 범프들은 상기 ABF 패키지와 상기 인터포저 사이에 개재되어 상기 제 1 패드들과 상기 제 3 수직 신호 라인들을 전기적으로 연결시킬 수 있다. 상기 ASIC은 상기 인터포저의 상부에 배치되어 상기 제 3 패드들과 상기 연결 라인들에 전기적으로 연결될 수 있다. 상기 HBM은 상기 인터포저의 상부에 배치되어 상기 제 4 패드들에 전기적으로 연결될 수 있다.

상기 제 3 도전성 범프들은 상기 인터포저와 상기 ASIC 및 상기 HBM 사이에 개재되어, 상기 인터포저를 상기 ASIC 및 상기 HBM에 전기적으로 연결시킬 수 있다.

[0009] 본 발명의 또 다른 견지에 따른 스택 패키지의 제조 방법에 따르면, 제 1 피치의 간격을 두고 배열된 제 1 패드들을 포함하는 제 1 기판 패키지의 하부에 상기 제 1 피치와 다른 제 2 피치의 간격을 두고 배열된 제 2 패드들을 포함하는 제 2 기판 패키지를 배치할 수 있다. 상기 제 1 기판 패키지의 상부에 제 3 피치의 간격을 두고 배열된 제 3 패드들을 포함하는 인터포저를 배치할 수 있다. 상기 인터포저의 상부에 적어도 하나의 제 1 반도체 칩을 배치할 수 있다.

발명의 효과

[0010] 상기된 본 발명에 따르면, 스택 패키지가 서로 다른 피치들을 갖는 순차적으로 적층된 HDI 패키지, ABF 패키지, 인터포저 및 ASIC을 포함하게 됨으로써, 대면적의 스택 패키지의 제조 비용을 절감할 수 있다.

[0011] 특히, ABF 패키지와 인터포저는 실질적으로 동일한 피치를 갖게 됨으로써, ABF 패키지와 인터포저는 인터포저 내에 형성된 오직 수직 신호 라인을 통해서만 전기적으로 연결될 수 있다. 따라서, 수평 신호 라인을 인터포저에 형성할 필요가 없게 된다. 이에 따라, 수평 신호 라인에 의해 야기되는 저항의 증가가 방지되어, 스택 패키지는 향상된 성능을 가질 수가 있다.

도면의 간단한 설명

[0012] 도 1은 본 발명의 일 실시예에 따른 스택 패키지를 나타낸 단면도이다.
 도 2는 도 1에 도시된 스택 패키지를 나타낸 평면도이다.
 도 3은 도 2에 도시된 스택 패키지의 제 1 기판 패키지를 나타낸 평면도이다.
 도 4는 도 2에 도시된 스택 패키지의 제 2 기판 패키지를 나타낸 평면도이다.
 도 5는 도 2에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.
 도 6 내지 도 10은 도 1에 도시된 스택 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
 도 11은 본 발명의 다른 실시예에 따른 스택 패키지를 나타낸 단면도이다.
 도 12는 도 11에 도시된 스택 패키지를 나타낸 평면도이다.
 도 13은 도 12에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.
 도 14는 본 발명의 또 다른 실시예에 따른 스택 패키지를 나타낸 단면도이다.
 도 15는 도 14에 도시된 스택 패키지를 나타낸 평면도이다.
 도 16은 도 15에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.
 도 17은 본 발명의 또 다른 실시예에 따른 스택 패키지를 나타낸 평면도이다.
 도 18은 도 17에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.
 도 19는 본 발명의 또 다른 실시예에 따른 스택 패키지를 나타낸 단면도이다.
 도 20은 도 19에 도시된 스택 패키지를 나타낸 평면도이다.

발명을 실시하기 위한 구체적인 내용

[0013] 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.

[0014] 도 1은 본 발명의 일 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 2는 도 1에 도시된 스택 패키지를 나타낸 평면도이다.

[0015] 도 1 및 도 2를 참조하면, 본 실시예에 따른 스택 패키지(100)는 제 1 기판 패키지(110), 제 2 기판 패키지(120), 인터포저(130), 제 1 반도체 칩(140), 제 1 내지 제 3 도전성 범프(170, 172, 174)들, 몰딩 부재(150) 및 외부접속단자(160)들을 포함할 수 있다.

[0016] 제 2 기판 패키지(120)는 제 1 기판 패키지(110)의 하부에 배치될 수 있다. 인터포저(130)는 제 1 기판 패키지

(110)의 상부에 배치될 수 있다. 제 1 반도체 칩(140)은 인터포저(130)의 상부에 배치될 수 있다. 즉, 제 2 기판 패키지(120), 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)은 순차적으로 적층될 수 있다.

[0017] 제 1 기판 패키지(110)는 제 1 면적을 가질 수 있다. 본 실시예에서, 제 1 기판 패키지(110)의 제 1 면적은 $30 \times 30 \mu\text{m}$ 내지 $50 \times 50 \mu\text{m}$ 범위 이내가 될 수 있다. 그러나, 제 1 기판 패키지(110)의 제 1 면적이 상기 범위로 국한되지 않을 수 있다.

[0018] 제 2 기판 패키지(120)는 제 1 면적보다 큰 제 2 면적을 가질 수 있다. 본 실시예에서, 제 2 기판 패키지(120)의 제 2 면적은 $50 \times 50 \mu\text{m}$ 이상일 수 있다. 그러나, 제 2 기판 패키지(120)의 제 2 면적은 상기 범위로 국한되지 않을 수 있다.

[0019] 인터포저(130)는 제 1 기판 패키지(110)의 제 1 면적보다 작은 제 3 면적을 가질 수 있다. 본 실시예에서, 인터포저(130)의 제 3 면적은 $20 \times 20 \mu\text{m}$ 내지 $30 \times 30 \mu\text{m}$ 범위 이내일 수 있다. 그러나, 인터포저(130)의 제 3 면적은 상기 범위로 국한되지 않을 수 있다.

[0020] 제 1 반도체 칩(140)은 인터포저(130)의 제 3 면적보다 작은 제 4 면적을 가질 수 있다. 본 실시예에서, 제 1 반도체 칩(140)의 제 4 면적은 $5 \times 5 \mu\text{m}$ 내지 $20 \times 20 \mu\text{m}$ 범위 이내일 수 있다. 그러나, 제 1 반도체 칩(140)의 제 4 면적은 상기 범위로 국한되지 않을 수 있다. 본 실시예에서, 제 1 반도체 칩(140)은 로직 칩을 포함할 수 있다. 예를 들어서, 제 1 반도체 칩(140)은 ASIC(Application Specific Integrated Circuit)을 포함할 수 있다.

[0021] 이와 같이, 점진적으로 면적이 줄어드는 제 2 기판 패키지(120), 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)이 순차적으로 적층된 스택 패키지(100)는 대략 계단형 피라미드 구조를 가질 수 있다.

[0022] 제 1 도전성 범프(170)들은 제 2 기판 패키지(120)와 제 1 기판 패키지(110) 사이에 개재되어, 제 2 기판 패키지(120)와 제 1 기판 패키지(110)를 전기적으로 연결시킬 수 있다. 제 2 도전성 범프(172)들은 제 1 기판 패키지(110)와 인터포저(130) 사이에 개재되어, 제 1 기판 패키지(110)와 인터포저(130)를 전기적으로 연결시킬 수 있다. 제 3 도전성 범프(174)들은 인터포저(130)와 제 1 반도체 칩(140) 사이에 개재되어, 인터포저(130)와 제 1 반도체 칩(140)을 전기적으로 연결시킬 수 있다. 본 실시예에서, 제 2 도전성 범프(172)는 제 1 도전성 범프(170)의 크기 이하의 크기를 가질 수 있다. 제 3 도전성 범프(174)는 제 2 도전성 범프(172)의 크기보다 작은 크기를 가질 수 있다. 제 1 내지 제 3 도전성 범프(170, 172, 174)들은 솔더를 포함할 수 있다.

[0023] 몰딩 부재(150)는 제 2 기판 패키지(120), 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)을 덮을 수 있다. 몰딩 부재(150)는 제 1 몰딩 부재(152) 및 제 2 몰딩 부재(154)를 포함할 수 있다. 제 1 몰딩 부재(152)는 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)을 덮을 수 있다. 제 2 몰딩 부재(154)는 제 2 기판 패키지(120)의 측면을 둘러쌀 수 있다. 몰딩 부재(150)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.

[0024] 외부접속단자(160)들은 제 2 기판 패키지(120)의 하부면에 실장될 수 있다. 외부접속단자(160)들은 솔더를 포함할 수 있다.

[0025] 도 3은 도 2에 도시된 스택 패키지의 제 1 기판 패키지를 나타낸 평면도이다.

[0026] 도 1 내지 도 3을 참조하면, 제 1 기판 패키지(110)는 제 1 절연 기판(112), 제 1 패드(114)들, 제 1 수평 신호 라인(116)들 및 제 1 수직 신호 라인(118)들을 포함할 수 있다.

[0027] 제 1 패드(114)들은 제 1 절연 기판(112)의 상부면에 배치될 수 있다. 제 1 패드(114)들은 제 1 수평 방향을 따라 제 1 피치(P1)의 간격을 두고 배열될 수 있다. 제 1 수평 방향과 실질적으로 직교하는 제 2 수평 방향을 따른 제 1 패드(114)들의 피치도 제 1 피치(P1)와 실질적으로 동일할 수 있다. 제 2 도전성 범프(172)들이 제 1 패드(114)들에 연결될 수 있다. 따라서, 제 2 도전성 범프(172)들도 제 1 수평 방향을 따라 제 1 피치(P1)의 간격을 두고 배열될 수 있다. 그러나, 제 2 수평 방향을 따른 제 1 패드(114)들의 피치는 제 1 수평 방향을 따른 제 1 패드(114)들의 제 1 피치(P1)와 다를 수도 있다.

[0028] 본 실시예에서, 제 1 피치(P1)는 $55 \mu\text{m}$ 내지 $150 \mu\text{m}$ 범위일 수 있다. 그러나, 제 1 피치(P1)는 상기된 특정 범위로 국한되지 않을 수 있다.

[0029] 제 1 수평 신호 라인(116)들은 제 1 패드(114)들로부터 제 1 절연 기판(112)의 상부면에서 연장될 수 있다. 제 1 수직 신호 라인(118)들은 제 1 수평 신호 라인(116)들의 단부들로부터 제 1 절연 기판(112)을 수직으로 관통

하여 제 1 절연 기관(112)의 하부면까지 연장될 수 있다. 제 1 수직 신호 라인(118)의 하단부들은 제 1 절연 기관(112)의 하부면을 통해서 노출될 수 있다. 제 1 도전성 범프(170)들이 제 1 수직 신호 라인(118)의 노출된 하단부들에 연결될 수 있다.

[0030] 본 실시예에서, 제 1 기관 패키지(110)는 아지노모토 빌드-업 필름(Ajinomoto Build-up Film : ABF)을 포함하는 ABF 패키지를 포함할 수 있다. ABF를 이용해서 제 1 피치(P1)를 갖는 제 1 패드(114)들을 제 1 절연 기관(112)의 상부면에 형성할 수가 있다.

[0031] 도 4는 도 2에 도시된 스택 패키지의 제 2 기관 패키지를 나타낸 평면도이다.

[0032] 도 1, 도 2 및 도 4를 참조하면, 제 2 기관 패키지(120)는 제 2 절연 기관(122), 제 2 패드(124)들, 제 2 수평 신호 라인(126)들 및 제 2 수직 신호 라인(128)들을 포함할 수 있다.

[0033] 제 2 패드(124)들은 제 2 절연 기관(122)의 상부면에 배치될 수 있다. 제 2 패드(124)들은 제 1 수평 방향을 따라 제 2 피치(P2)의 간격을 두고 배열될 수 있다. 제 2 수평 방향을 따른 제 2 패드(124)들의 피치도 제 2 피치(P2)와 실질적으로 동일할 수 있다. 제 1 도전성 범프(170)들이 제 2 패드(124)들에 연결될 수 있다. 따라서, 제 2 도전성 범프(172)들도 제 2 피치(P2)의 간격을 두고 배열될 수 있다. 제 1 패키지 기관(110)의 제 1 수직 신호 라인(118)들이 제 1 도전성 범프(170)를 매개로 제 2 패키지 기관(120)의 제 2 패드(124)들에 전기적으로 연결될 수 있다. 그러나, 제 2 수평 방향을 따른 제 2 패드(124)들의 피치는 제 1 수평 방향을 따른 제 2 패드(124)들의 제 2 피치(P2)와 다를 수도 있다.

[0034] 제 2 피치(P2)는 제 1 피치(P1)와 다를 수 있다. 본 실시예에서, 제 2 피치(P2)는 제 1 피치(P1)보다 넓을 수 있다. 제 2 피치(P2)는 400 μm 내지 600 μm 범위일 수 있다. 그러나, 제 2 피치(P2)는 상기된 특정 범위로 국한되지 않을 수 있다. 다른 실시예로서, 제 2 피치(P2)는 제 1 피치(P1)보다 좁을 수도 있다.

[0035] 제 2 수평 신호 라인(126)들은 제 2 패드(124)들로부터 제 2 절연 기관(122)의 상부면에서 연장될 수 있다. 제 2 수직 신호 라인(128)들은 제 2 수평 신호 라인(126)들의 단부들로부터 제 2 절연 기관(122)을 수직으로 관통하여 제 2 절연 기관(122)의 하부면까지 연장될 수 있다. 제 2 수직 신호 라인(128)의 하단부들은 제 2 절연 기관(122)의 하부면을 통해서 노출될 수 있다. 외부접속단자(160)들이 제 2 수직 신호 라인(128)의 노출된 하단부들에 연결될 수 있다.

[0036] 본 실시예에서, 제 2 기관 패키지(120)는 고밀도 상호 접속(High Density Interconnection : HDI) 패키지를 포함할 수 있다. HDI 패키지는 코어층, 프리프레그(prepreg)층 및 유전층을 포함하는 HDI 기관을 포함할 수 있다.

[0037] 도 5는 도 2에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.

[0038] 도 1, 도 2 및 도 5를 참조하면, 인터포저(130)는 제 3 패드(134)들 및 수직 신호 라인(138)들을 포함할 수 있다. 본 실시예의 인터포저(130)는 수평 신호 라인을 포함하지 않을 수 있다. 인터포저(130)는 실리콘을 포함할 수 있다.

[0039] 제 3 패드(134)들은 인터포저(130)의 상부면에 배치될 수 있다. 제 3 패드(134)들은 제 1 수평 방향을 따라 제 3 피치(P3)의 간격을 두고 배열될 수 있다. 제 2 수평 방향을 따른 제 3 패드(134)들 사이의 피치도 제 3 피치(P3)와 실질적으로 동일할 수 있다. 제 3 도전성 범프(174)들이 제 3 패드(134)들에 연결될 수 있다. 따라서, 제 3 도전성 범프(174)들도 제 3 피치(P3)의 간격을 두고 배열될 수 있다. 그러나, 제 2 수평 방향을 따른 제 3 패드(134)들 사이의 피치는 제 1 수평 방향을 따른 제 3 패드(134)들 사이의 제 3 피치(P3)와 다를 수도 있다.

[0040] 인터포저(130)의 제 3 패드(134)들이 제 3 도전성 범프(174)들을 매개로 제 1 반도체 칩(140)에 전기적으로 연결될 수 있다. 본 실시예에서, 제 3 피치(P3)는 제 1 피치(P1)와 실질적으로 동일할 수 있다. 다른 실시예로서, 제 3 피치(P3)는 제 1 피치(P1)보다 넓거나 좁을 수도 있다.

[0041] 수직 신호 라인(138)들은 제 3 패드(134)들로부터 인터포저(130)를 수직으로 관통하여 인터포저(130)의 하부면까지 연장될 수 있다. 수직 신호 라인(138)의 하단부들은 인터포저(130)의 하부면을 통해서 노출될 수 있다. 제 2 도전성 범프(172)들이 수직 신호 라인(138)의 노출된 하단부들에 연결될 수 있다. 따라서, 인터포저(130)는 제 2 도전성 범프(172)들을 매개로 제 1 패키지 기관(110)에 전기적으로 연결될 수 있다.

[0042] 본 실시예에서는, 제 1 기관 패키지(110)가 인터포저(130)와 제 2 기관 패키지(120) 사이에 개재될 수 있다. 제 1 기관 패키지(110)는 인터포저(130)의 미세한 제 3 피치(P1)와 실질적으로 동일한 제 1 피치(P1)의 제 1 패드(114)들을 갖는 ABF 패키지이므로, 인터포저(130)의 제 3 패드(134)들을 오직 수직 신호 라인(138)들만을 이용

해서 제 1 기판 패키지(110)의 제 1 패드(114)들에 전기적으로 연결시킬 수가 있다. 그러므로, 높은 저항을 발생시키는 수평 신호 라인을 인터포저(130)에 형성할 필요가 없어질 수 있다. 결과적으로, 본 실시예의 스택 패키지(100)는 향상된 성능을 가질 수가 있다.

- [0043] 또한, 제 2 기판 패키지(120)와 제 1 기판 패키지(110)는 인터포저(130)를 매개로 제 1 반도체 칩(140)에 전기적으로 연결되므로, 인터포저(130)가 제 1 기판 패키지(110)의 크기보다 작은 크기를 가질 수가 있게 된다. 아울러, 고가의 제 1 기판 패키지(110)가 인터포저(130)와 제 2 기판 패키지(120) 사이에 개재되므로, 큰 크기를 갖는 고가의 제 1 기판 패키지(110)를 사용하지 않을 수 있다. 결과적으로, 대면적의 스택 패키지(100)를 제조하는 비용을 절감할 수 있다.
- [0044] 도 6 내지 도 10은 도 1에 도시된 스택 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
- [0045] 도 6을 참조하면, 제 2 도전성 범프(172)들을 제 1 기판 패키지(110)의 상부면에 배치할 수 있다. 제 2 도전성 범프(172)들은 제 1 기판 패키지(110)의 제 1 패드(114)들에 연결될 수 있다.
- [0046] 인터포저(130)를 제 2 도전성 범프(172)들에 배치할 수 있다. 인터포저(130)의 수직 신호 라인(138)들이 제 2 도전성 범프(172)들에 연결될 수 있다. 따라서, 인터포저(130)는 제 2 도전성 범프(172)들을 매개로 제 1 기판 패키지(110)에 전기적으로 연결될 수 있다.
- [0047] 도 7을 참조하면, 제 3 도전성 범프(174)들은 인터포저(130)의 상부면에 배치할 수 있다. 제 3 도전성 범프(174)들은 인터포저(130)의 제 3 패드(134)들에 연결될 수 있다.
- [0048] 제 1 반도체 칩(140)을 인터포저(130)의 상부면에 배치할 수 있다. 제 1 반도체 칩(140)은 제 3 도전성 범프(174)들에 연결될 수 있다. 따라서, 제 1 반도체 칩(140)은 제 3 도전성 범프(174)들을 매개로 인터포저(130)에 전기적으로 연결될 수 있다.
- [0049] 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)으로 테스트 신호를 인가하여, 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)을 테스트할 수 있다.
- [0050] 도 8을 참조하면, 제 1 몰딩 부재(152)를 제 1 기판 패키지(110)의 상부면에 형성하여, 인터포저(130)와 제 1 반도체 칩(140)을 제 1 몰딩 부재(152)로 덮을 수 있다.
- [0051] 도 9를 참조하면, 제 1 도전성 범프(170)들을 제 2 기판 패키지(120)의 상부면에 배치할 수 있다. 제 1 도전성 범프(170)들은 제 2 기판 패키지(120)의 제 2 패드(124)들에 연결될 수 있다.
- [0052] 제 1 몰딩 부재(152)로 덮인 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)을 제 2 기판 패키지(120)의 상부면에 배치할 수 있다. 제 1 기판 패키지(110)의 제 1 수직 신호 라인(118)들이 제 1 도전성 범프(170)들에 연결될 수 있다. 따라서, 제 1 기판 패키지(110)는 제 1 도전성 범프(170)들을 매개로 제 2 기판 패키지(120)에 전기적으로 연결될 수 있다.
- [0053] 제 2 기판 패키지(120), 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)으로 테스트 신호를 인가하여, 제 2 기판 패키지(120), 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)을 테스트할 수 있다.
- [0054] 도 10을 참조하면, 제 2 몰딩 부재(154)를 제 2 기판 패키지(120)의 측면에 형성하여, 제 2 기판 패키지(120)의 측면을 제 2 몰딩 부재(154)로 둘러쌀 수 있다.
- [0055] 외부접속단자(160)들을 제 2 기판 패키지(120)의 제 2 수직 신호 라인(128)들의 하단들에 실장하여, 도 1에 도시된 스택 패키지(100)를 완성할 수 있다.
- [0056] 도 11은 본 발명의 다른 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 12는 도 11에 도시된 스택 패키지를 나타낸 평면도이며, 도 13은 도 12에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.
- [0057] 도 11 내지 도 13을 참조하면, 본 실시예에 따른 스택 패키지(100a)는 제 1 기판 패키지(110), 제 2 기판 패키지(120), 인터포저(130), 제 1 반도체 칩(140), 제 2 반도체 칩(180), 제 1 내지 제 3 도전성 범프(170, 172, 174)들, 몰딩 부재(150) 및 외부접속단자(160)들을 포함할 수 있다.
- [0058] 제 1 기판 패키지(110), 제 2 기판 패키지(120), 제 1 반도체 칩(140), 제 1 내지 제 3 도전성 범프(170, 172, 174)들, 몰딩 부재(150) 및 외부접속단자(160)들은 도 1에 도시된 제 1 기판 패키지(110), 제 2 기판 패키지(120), 제 1 반도체 칩(140), 제 1 내지 제 3 도전성 범프(170, 172, 174)들, 몰딩 부재(150) 및 외부접속단자

(160)들 각각과 동일한 구조 및 기능을 가질 수 있다. 따라서, 제 1 기판 패키지(110), 제 2 기판 패키지(120), 제 1 반도체 칩(140), 제 1 내지 제 3 도전성 범프(170, 172, 174)들, 몰딩 부재(150) 및 외부접속단자(160)들은 동일한 참조부호들로 나타내고, 또한 제 1 기판 패키지(110), 제 2 기판 패키지(120), 제 1 반도체 칩(140), 제 1 내지 제 3 도전성 범프(170, 172, 174)들, 몰딩 부재(150) 및 외부접속단자(160)들에 대한 반복 설명은 생략할 수 있다.

- [0059] 제 2 반도체 칩(180)은 인터포저(130)의 상부면에 배치될 수 있다. 본 실시예에서, 제 2 반도체 칩(180)은 광대역폭 메모리(High Bandwidth Memory : HBM)를 포함할 수 있다. 제 2 반도체 칩(180)은 인터포저(130)를 통해서 제 1 반도체 칩(140)에 전기적으로 연결될 수 있다. 제 1 반도체 칩(140)과 제 2 반도체 칩(180)의 전기적 연결을 위해서, 인터포저(130)는 한 쌍의 제 4 패드(136, 137)들 및 연결 라인(135)들을 더 포함할 수 있다.
- [0060] 제 4 패드(136, 137)들은 인터포저(130)의 상부면에 배치될 수 있다. 제 4 패드(136, 137)들 각각은 제 1 수평 방향을 따라 제 4 피치(P4)의 간격을 두고 배열될 수 있다. 제 2 수평 방향을 따른 제 4 패드(136, 137)들 사이의 피치도 제 4 피치(P4)와 실질적으로 동일할 수 있다. 본 실시예에서, 제 4 피치(P4)는 제 3 피치(P3)보다 좁을 수 있다. 그러나, 제 2 수평 방향을 따른 제 4 패드(136, 137)들 사이의 피치는 제 1 수평 방향을 따른 제 4 패드(136, 137)들 사이의 제 4 피치(P4)와 다를 수도 있다.
- [0061] 제 1 반도체 칩(140)은 제 4 패드(136, 137)들 중 제 3 패드(134)와 인접한 우측의 제 4 패드(136)의 상부에 배치될 수 있다. 제 3 도전성 범프(174)가 제 1 반도체 칩(140)과 우측의 제 4 패드(136) 사이에 개재될 수 있다.
- [0062] 제 2 반도체 칩(180)은 제 4 패드(136, 137)들 중 좌측의 제 4 패드(137)의 상부에 배치될 수 있다. 제 3 도전성 범프(174)가 제 2 반도체 칩(140)과 좌측의 제 4 패드(137) 사이에 개재될 수 있다.
- [0063] 연결 라인(135)들은 인터포저(130)에 형성되어, 제 4 패드(136, 137)들을 전기적으로 연결시킬 수 있다. 연결 라인(135)들은 인터포저(130)의 내부에서 연장될 수 있다. 다른 실시예로서, 연결 라인(135)들은 인터포저(130)의 상부면에 배치될 수도 있다.
- [0064] 따라서, 제 2 반도체 칩(180)은 제 3 도전성 범프(174), 좌측 제 4 패드(137), 연결 라인(135), 우측 제 4 패드(136) 및 제 3 도전성 범프(174)를 통해서 제 1 반도체 칩(140)에 전기적으로 연결될 수 있다.
- [0065] 본 실시예의 스택 패키지(100a)를 제조하는 방법은 제 2 반도체 칩(180)을 인터포저(130)의 상부면에 배치시키는 공정을 더 포함한다는 점을 제외하고는 도 6 및 도 10을 참조로 설명한 공정들과 실질적으로 동일한 공정들을 포함할 수 있다. 따라서, 본 실시예의 스택 패키지(100a)를 제조하는 방법에 대한 반복 설명은 생략할 수 있다.
- [0066] 도 14는 본 발명의 또 다른 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 15는 도 14에 도시된 스택 패키지를 나타낸 평면도이며, 도 16은 도 15에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.
- [0067] 본 실시예의 스택 패키지(100b)는 2개의 제 2 반도체 칩들을 포함한다는 점을 제외하고는 도 11에 도시된 스택 패키지(100a)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
- [0068] 도 14 내지 도 16을 참조하면, 2개의 제 2 반도체 칩(180, 182)들은 인터포저(130)의 상부면에 배치될 수 있다. 제 2 반도체 칩(180, 182)들은 제 1 반도체 칩(140)의 양측에 위치할 수 있다.
- [0069] 이에 따라, 제 4 패드(136, 137)들도 제 1 반도체 칩(140)의 양측 가장자리 하부인 인터포저(130)의 상부면 부위들에 배치될 수 있다. 제 2 반도체 칩(180, 182)들은 연결 라인(135)들을 매개로 제 1 반도체 칩(140)에 전기적으로 연결될 수 있다.
- [0070] 도 17은 본 발명의 또 다른 실시예에 따른 스택 패키지를 나타낸 평면도이고, 도 18은 도 17에 도시된 스택 패키지의 인터포저를 나타낸 평면도이다.
- [0071] 본 실시예의 스택 패키지(100c)는 2개의 제 1 반도체 칩들과 8개의 제 2 반도체 칩들을 포함한다는 점을 제외하고는 도 14에 도시된 스택 패키지(100b)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
- [0072] 도 17 및 도 18을 참조하면, 2개의 제 1 반도체 칩(140, 142)들은 인터포저(130)의 상부면 중앙부에 배치될 수

있다. 8개의 제 2 반도체 칩(180, 182)들은 인터포저(130)의 상부면 가장자리에 배치될 수 있다. 따라서, 제 2 반도체 칩(180, 182)들은 제 1 반도체 칩(140, 142)의 양측에 위치할 수 있다. 4개의 제 2 반도체 칩(180, 182)들이 제 1 반도체 칩(140, 142)들 각각에 전기적으로 연결될 수 있다. 제 2 반도체 칩(180, 182)들은 연결 라인(135)들을 매개로 제 1 반도체 칩(140, 142)들에 전기적으로 연결될 수 있다.

- [0073] 도 19는 본 발명의 또 다른 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 20은 도 19에 도시된 스택 패키지를 나타낸 평면도이다.
- [0074] 본 실시예의 스택 패키지(100d)는 제 3 기판 패키지를 더 포함한다는 점을 제외하고는 도 1에 도시된 스택 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
- [0075] 도 19 및 도 20을 참조하면, 제 3 기판 패키지(190)는 제 1 기판 패키지(110)와 제 2 기판 패키지(120) 사이에 개재될 수 있다. 본 실시예에서, 제 3 기판 패키지(190)는 ABF 패키지 또는 HDI 패키지를 포함할 수 있다. 제 3 기판 패키지(190)는 스택 패키지(100d)의 특성을 강화시키고, 신호 라인의 복잡성(routing complexity)을 저감시킬 수 있다.
- [0076] 제 1 도전성 범프(170)들이 제 3 기판 패키지(190)와 제 1 기판 패키지(110) 사이에 개재되어, 제 3 기판 패키지(190)와 제 1 기판 패키지(110)를 전기적으로 연결시킬 수 있다. 제 4 도전성 범프(176)들이 제 2 기판 패키지(120)와 제 3 기판 패키지(190) 사이에 개재되어, 제 2 기판 패키지(120)와 제 3 기판 패키지(190)를 전기적으로 연결시킬 수 있다.
- [0077] 제 3 기판 패키지(190)는 제 3 절연 기판(192), 제 5 패드(194)들, 제 3 수평 신호 라인(196)들 및 제 3 수직 신호 라인(198)들을 포함할 수 있다.
- [0078] 제 5 패드(194)들은 제 3 절연 기판(192)의 상부면에 배치될 수 있다. 제 1 도전성 범프(170)들이 제 5 패드(194)들에 연결될 수 있다. 제 5 패드(194)들은 제 1 수평 방향을 따라 제 5 피치(P5)의 간격을 두고 배열될 수 있다. 제 5 피치(P5)는 제 1 피치(P1)보다 넓고 제 2 피치(P2)보다 좁을 수 있다. 제 2 수평 방향을 따른 제 5 패드(194)들 사이의 피치는 제 5 피치(P5)와 실질적으로 동일할 수 있다. 그러나, 제 2 수평 방향을 따른 제 5 패드(194)들 사이의 피치는 제 1 수평 방향을 따른 제 5 패드(194)들 사이의 제 5 피치(P5)와 다를 수도 있다.
- [0079] 제 3 수평 신호 라인(196)들은 제 5 패드(194)들로부터 제 3 절연 기판(192)의 상부면에서 연장될 수 있다. 제 3 수직 신호 라인(198)들은 제 3 수평 신호 라인(196)들의 단부들로부터 제 3 절연 기판(192)을 수직으로 관통하여 제 3 절연 기판(192)의 하부면까지 연장될 수 있다. 제 3 수직 신호 라인(198)의 하단부들은 제 3 절연 기판(192)의 하부면을 통해서 노출될 수 있다. 제 4 도전성 범프(176)들이 제 3 수직 신호 라인(198)의 노출된 하단부들에 연결될 수 있다.
- [0080] 몰딩 부재(150)는 제 2 기판 패키지(120), 제 3 기판 패키지(190), 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)을 덮을 수 있다. 몰딩 부재(150)는 제 1 몰딩 부재(152), 제 2 몰딩 부재(154) 및 제 3 몰딩 부재(156)를 포함할 수 있다. 제 1 몰딩 부재(152)는 제 1 기판 패키지(110), 인터포저(130) 및 제 1 반도체 칩(140)을 덮을 수 있다. 제 2 몰딩 부재(154)는 제 2 기판 패키지(120)의 측면을 둘러쌀 수 있다. 제 3 몰딩 부재(156)는 제 2 기판 패키지(190)의 측면을 둘러쌀 수 있다. 몰딩 부재(150)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.
- [0081] 다른 실시예로서, 본 실시예의 스택 패키지(100d)는 2개 이상의 제 1 반도체 칩들 및/또는 적어도 하나 이상의 제 2 반도체 칩을 더 포함할 수도 있다.
- [0082] 본 실시예들의 스택 패키지들은 네트워크(network) 디바이스, 인공지능(AI) 디바이스 등에 적용될 수 있다. 그러나, 본 실시예의 스택 패키지들은 상기된 디바이스들 이외에 다른 여러 가지 디바이스들에도 적용될 수 있다.
- [0083] 상기된 본 실시예들에 따르면, 스택 패키지가 서로 다른 피치들을 갖는 순차적으로 적층된 HDI 패키지, ABF 패키지, 인터포저 및 ASIC을 포함하게 됨으로써, 대면적의 스택 패키지의 제조 비용을 절감할 수 있다.
- [0084] 특히, ABF 패키지와 인터포저는 실질적으로 동일한 피치를 갖게 됨으로써, ABF 패키지와 인터포저는 인터포저 내에 형성된 오직 수직 신호 라인을 통해서만 전기적으로 연결될 수 있다. 따라서, 수평 신호 라인을 인터포저에 형성할 필요가 없게 된다. 이에 따라, 수평 신호 라인에 의해 야기되는 저항의 증가가 방지되어, 스택 패키지는 향상된 성능을 가질 수가 있다.


[0085] 상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

부호의 설명


[0086] 110 ; 제 1 기판 패키지 112 ; 제 1 절연 기판
114 ; 제 1 패드 116 ; 제 1 수평 신호 라인
118 ; 제 1 수직 신호 라인 120 ; 제 2 기판 패키지
122 ; 제 2 절연 기판 124 ; 제 2 패드
126 ; 제 2 수평 신호 라인 128 ; 제 2 수직 신호 라인
130 ; 인터포저 134 ; 제 3 패드
135 ; 연결 라인 136, 137 ; 제 4 패드
138 ; 수직 신호 라인 140, 142 ; 제 1 반도체 칩
150 ; 몰딩 부재 152 ; 제 1 몰딩 부재
154 ; 제 2 몰딩 부재 160 ; 외부접속단자
170 ; 제 1 도전성 범프 172 ; 제 2 도전성 범프
174 ; 제 3 도전성 범프 176 ; 제 4 도전성 범프
180, 182 ; 제 2 반도체 칩 190 ; 제 3 기판 패키지
192 ; 제 3 절연 기판 194 ; 제 5 패드
196 ; 제 3 수평 신호 라인 198 ; 제 3 수직 신호 라인

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면 12




도면 13




도면14




도면 15




도면 16




도면17



도면18



도면19



도면20

