Logik Deure Laboratuveri 4. Deney Ek Dokumanlon

## PLFL (Programlanabilir Lojik Programlama Dili)

kullanıcının lojik fonksiyonları ve durum makinelerini düzeyde tanımlamasına olanak veren bir programlanabilir geliştirme paketidir. Bu paket geçekte 5 ayrı programdan oluşur.

- -- Programlanabilir lojik derleyici (PLC), tasarım dosyasında tanımlanan fonksiyonları lojik denklemlere dönüştürür ve bir ara dosyada saklar.
- -- Lojik optimize edici(OPTIMIZE), ara dosyadaki denklemler üzerinde indirgeme işlemlerini yapar.
- -- JEDEC-standardı sigorta haritası üreticisi(JM), ara/optimize dosyadaki lojik denklemlerden sigorta haritasını oluşturur ve bir dosyaya yazar. Bu dosya daha sonra FLD elemanini programlamada kullanılacaktır.
- dosyasında kuldanıcı -- Test vektör üreticisi(TESTV), tasarım tarafından belirlenen fonksiyon tablosundan, JEDEC-standardi test vektörlerini üretir. Bu vektörler, simülasyon programı tarafından elemanı modellemede kullanılır.
- simülasyon programı (SIM), ara/optimize dosyadakim lojik -- Fonksiyon test vektörlerini kullanarak, kullanıcının tanımladığı denklemleri, sinar.

FLFL paketinde desteklenen her eleman için bir veri-tabanı bulunur. Her veri-tabanı dosyasının adı, kullanılan elemanın isminin başına P harfinin eklenmesiyle oluşmuştur. Örneğin, AmPAL22V10 için kullanılan dosyanın adı P22V10 dur.

# FLFL Kullanarak FLD Tasarımı Yapmak:

önce PLD'yi programlayacak olan lojik fonksiyonları içeren bir tasarım dosyası yaratılır. Daha sonra FLFL.EXE programı çagrılır. Bu programla ana menuden istenen islem secilir.

Tasarım aşamasında kullanılan seçenekler:

- C (Lojik Derleyici): Giriş dosyası (dosya adı).pld Cikis dosyasi (dosya adi).int
- O (Optimize Edici): Giris dosyası <dosya adı>.int Cikis dosyasi (dosya adi).opt
- J (JEDEC çıkışı/Denklemlerin Listesi): Giris dosyası (dosya adı).int <dosya adi>.opt **ABA9** Cikis dosyasi (dosya adi). jed

ライ

T (Test Vektörü Üreticisi): Giriş dosyası (dosya adı).pld Cıkıs dosyası (dosya adı).tst

S (Simulasyon Programı): Giris dosyaları #1 (dosya adı).jed #2 (dosya adı).tst Cıkıs dosyası (dosya adı).sim

Sistem destegi saglayan komutlar:

R : Menüden çıkmadan işletim sistemine ait komutları yürütme olanağı sağlar.

H: Seçenekler hakkında kullanıcıya bilgi verir.

E: Menüden cıkıs komutu.

### PLPL Tasarım Dosyası:

ek

We

an

de

ze

ir

da

Cl

st

an

ık,

ler

, ar

-1 n

PLPL tasarım dosyasının, kontrol karakterleri içermeyen bir ASCII dosya olması gerekmektedir. Bu dosya herhangi bir editör kullanılarak oluşturulabilir. Tasarım dosyası su bölümleri içerir: tasarım ismi, başlık, ve lojik fonksiyon tanımlamaları.

Tasarım İsmi: Bu bölüm DEVICE kelimesini izleyen tasarım ismi ve parantez içinde yazılmış eleman isminden oluşur.

Başlık: Başlık bölümü iki alt bölümden oluşur: Bacak tanımlamaları ve tanımlama bölümü.

Bacak tanımlama bölümünde tasarımcı her bacağa isim verir, ilgili bacağı giriş ya da çıkış olarak tanımlar( yalnız iki yönlü kullanılabilen bacaklar için), sıfır etkin olup olmadığını belirtir. Bacak tanımlama bölümünün bittiği bir noktalı virgül ile belirtilmelidir.

Tanımlama bölümünde kullanıcı isterse değişkenler tanımlayabilir. Bir değişkene herhangi bir tamsayı değer ya da sık kullanılan bir lojik denklem atanabilir. Vektör kullanım imkanı yoktur. Bu bölüm DEFINE kelimesiyle başlar, noktalı virgül ile sonlandırılır.

Lojik Fonksiyon Tanımlamaları: Bu tanımlamalar REGIN-END bloğu içinde yer almalıdır. Girişlerin lojik fonksiyonlara tabi tutulmuş ifadeleri çıkışlara atanabileceği gibi(lojik denklemler), doğrudan çıkışların koşul altında almaları gereken değerler de belirtilebilir( yüksek düzeyde tanımlama).

Lojik denklemlerde kullanılan lojik fonksiyonlar sadece VE(\*), VEYA(+), DEG1L(/), ve DAR VEYA(%) olabilir. Her denklem bir noktalı virgül ile diğerinden ayrılır. Vektör halinde atamalar mümkündür.

Yüksek düzeyde tanımlamada ise sadece iki yapı vardır: IF-THEN-ELSE ve CASE. Bu yapılar herhengi bir programlama dilindeki gibi kullanılırlar. IF kelimesini izleyen koşul basit bir lojik test işlemi olabileceği gibi karmaşık lojik ifadelerden de oluşabilir. CASE komutu sayesinde

54

ise bir vektörün farklı değerleri için farklı atamalar yapılabilir. CASE kelimesinin ardından BEGIN-END bloğu içinde vektörün alabileceği değerlere göre gerekli atamalar yapılır. Bu atamalar da BEGIN-END blokları içinde bulunmalıdırlar. Cümleler birbirlerinden noktalı virgülle ayrılırlar.

özel Fonksiyonlar: Çıkış bacakları için bazı özel fonksiyonlar tanımlanmıştır. Bulardan üçü RESET, PRESET ve ENABLE komutlarıdır. RESET fonksiyonu ilgili çıkışı sıfırlarken, PRESET birleme işlemini yapar. ENABLE fonksiyonu ise kendisine parametre olarak verilen çıkış ya da vektör elemanlarının etkin olup olmamasını sağlar. Bu fonksiyona sabit bir değer yerine herhangi bir giriş bacağı da atanabilir.


#### örneQin:

ENABLE(a[3:0]) = #b1101; "a çıkış vektörünün birici bacağı , hariç tüm bacakları etkin

ENABLE(b[2:0]) = c; "b clkis vektörü, c girisi bir .ise etkin

Test Vektörlerinin Oluşturulması: Tasarım aşamasında verilen fonksiyonların doğruluğunu sınamak amacıyla test vektörlerinden yararlanılır. Bu vektörler çeşitli girişler için çıkış bacaklarının alması gereken değerleri gösterir. Tasarım dosyasının sonunda TEST-VECTORS terimi bu bölümün başını işaret eder. Bunu bacak sınıflamaları izler. Dört tip bacak tanımlanmıştır: IN, OUT, I\_O ve BREG (sırasıyla giriş, çıkış, giriş/çıkış ve iç saklayıcılı). Daha sonra BEGIN-END bloğu içinde bacakların alması gereken değerler sınıflamadaki sırayla verilir. Kullanılan bazı bacak değerleri şunlardır:

- 0 giris lojik sıfır
- 1 giriş lojik bir
- L test cikisi sifir
- H test cikisi bir
- Z test giris/cıkışı yüksek empedans
- C pozitif saat darbesi (yükselen kenar)
- K negatif saat darbesi (disen kenar)
- P saklayıcılara ön yükleme
- B ic saklayıcılara ön yükleme
- N besleme bacakları veya test edilmeyen cıkışlar
- X test edilmexen cikislar



device yeni (p1618)

Fin

cel= 1 (combinatorial input)

x[3]= 18 (combinatorial input)

x[2:0]= 3:5 (combinatorial input)

C= 19 (output active\_low combinatorial) "Saf çıkış uçları "P[i:0]= 17:16 (IO active\_low combinatorial); "öncelik Kodlayıcısının

- " öncelik Kodlayıcısına ait çıkıs izni "
- " 1ki yönlü kullanılabilen bir hat giriş olarak kullanılacak
- " Saf giris uçları"
- "Saf çıkış uçları"
  "Öncelik Kodlayıcısının
  çıkışları daha sonra kod
  çözücüye giriş olarak
  verilmeli "

Begin

enable(C) = #b1;

enable(P[1:0]) = /oe1;"

enable(x[3]) =#b();

IC = Ix[0]\*/x[1]\*/x[2]\*/x[3];

/P[1] = x[3] +

"Cucu her zaman çıkış olarak kullanılacak "

" öncelik Kodlayıcısı çıkışları izin girişinden kontrol ediliyor "

" x[3] hattı her zaman giriş olarak kullanılacak "

"Girislerden en az bir tanesi lojik bir seviyesinde ise C çıkışı etkin olur(etkin sıfır) 56 C.

x[2];

/P[O] = x[S] + x[1]\*/x[2];

End.

test\_vectors
in oe1;
in x[3:0];
out C:
10 P[1:0];

begin

e x x x x p p p
1 3 2 1 0 C 1 0

1 X X X X X Z Z ; "1 : Cikis izni yok "
0 0 0 0 0 H L L ; "2 : Hic bir giris etkin degil "
0 0 0 0 1 L L L ; "3 : Sadece x[0] etkin "
0 0 0 1 X L L H ; "4 : x[3] ve x[2] etkin degil; x[1] etkin "
0 0 1 X X L H L ; "5 : x[3] etkin degil; x[2] etkin "
0 1 X X X L H H ; "6 : x[3] etkin "
1 0 0 1 0 L Z Z ; "7 : Cikis izni yok; herhangi bir giris etkin 1 0 0 0 0 H Z Z ; "8 : Cikis izni yok; hic bir giris etkin degil

```
PLD Programmer Codes for [F1616]

- [ data_io] = [amd_9717]

- [stag_z1_30] = [amd_9029]

PLD [p1618] Device Map for

Design [yeni]*

QF2048*

QP20*
```

# Simulating [l\_deney.jed] (device file [c:\pldbase\s1618]) with vectors in file [l\_deney.tst]

```
==> Device Fin #: [00000 0000 0111 1111 1112]
_ _ _ _ _ _ _ _ [1234 5678 9012 3456 7890]
- Applying E 13: [1XXX XXXX XNXX XXXZ ZXXN] -
 Calculated => [1XXX XXXX XNXZ ZZZZ ZZHN]
- Applying [ 2]: [OXOO OXXX XNXX XXXL LOHN] -
 Calculated => [OXOO OXXX XNXZ ZZZL LOHN]
- Applying [ 3]: [OXOO 1XXX XNXX XXXL LOLN] -
 Calculated => [OXOO 1XXX XNXZ ZZZL LOLN]
- Applying [ 4]: [OXO1 XXXX XNXX XXXH LOLN] -
 :Calculated => [OXO1 XXXX XNXZ ZZZH LOLN]
- Applying [ 5]: [OX1X XXXX XNXX XXXL HOLN] -
 Calculated => [OX1X XXXX XNXZ ZZZL HOLN]
- Applying [ 6]: [OXXX XXXX XNXX XXXH HILN] -
  Calculated => [OXXX XXXX XNXZ ZZZH H1LN]
- Applying [ 7]: [1X01 QXXX XNXX XXXZ ZQLN] -
Calculated => [1X01 0XXX XNXZ ZZZZ ZQLN]
- Applying [
              BJ: [1X00 0XXX XNXX XXXZ ZOHN] -
               => [1XOO OXXX XNXZ ZZZZ ZOHN]
Simulation Completed: Errors [ 0]
```

# PLPL: Programmable Logic Programming Language Software Version V2.1

X5

documentation to tare one and the M 2 software has on package, and

\$11 PZ

PLPL supports all AmPAL devices, including the following:

16L8, 16R8/6/4\*
1EF8\*
23S8
22V10\*
20L10\*
22P10, 2GRP10/8/6/4
22XP10, 2CXRP10/8/6/4
29M16

29MA16

Devices marked with an asterisk are also supported by PALASM 2 software. PLPL will automatically be shipped with the PC version of PALASM 2 software.

PLPL is a programmable logic development package which lets the designer describe logic functions and state machines in a high-level syntax. Various programs in the PLPL package are used to process this design or source file before programming a device.

PLPL is composed of 6 separate programs;

- · A programmable logic compiler (PLC) converts the design file into logic equations and stores these in an intermediate file.
- A logic optimizer (OPTIMIZE) logically reduces the Boolean equations in the intermediate file.
- A JEDEC-standard fuse map generator (JM) converts the equations in the intermediate (or optimized) file and writes these into a fuse map file. This fuse map is used to program the device.
- A manual lest vector generator (TESTV) generates JEDECstandard test vectors from a user-specified function table in the design file. These vectors are used by the simulator when modeling the part.
- · A functional simulator (SIM) tests the bgic equations in the intermediate optimized file using the user-defined test vectors.
- · A PLD program which helps the user define the architecture leatures on a device (available for PCs).

PLPL has a database file for every supported part. Each database file name is composed of the letter P and the numeric designation of the part. For example, the AmPAL22V10 database file is called P22V10.


## PLD Design Methodology: Using PLPL

Atypical PLPL design cycle contains the following steps:

- 1. Write a design file specifying the logic functions to be programmed into a PLD using the PLPL language.
- 2. Use PLC to compile the design file; the output of PLC is called an intermediate file.
- 3. If required, use the optimizer to reduce the logic equations in the intermediate file produced by PLC.
- 4. Specify a function table in the PLD design file. Use TESTV to generate JEDEC-formal test vectors from the function table.
- 5. Use JM to produce a JEDEG-standard fuse map from the equations in the intermediate file.
- 6. Use SiM to simulate the logic model represented by the intermediate file with the test vectors generated by TESTV.
- 7. If there are any errors, repeat steps (1) to (6).

  8. Load the fuse map into a PLD programmer to program the PLD.

#### PLPL PLD Design Environment



Monolithic Memories

3-7

# PLPL: Programmable Logic Programming Language Software Version V2.1

X5

documentation to tare one and the M 2 software has on package, and

\$11 PZ

PLPL supports all AmPAL devices, including the following:

16L8, 16R8/6/4\*
1EF8\*
23S8
22V10\*
20L10\*
22P10, 2GRP10/8/6/4
22XP10, 2CXRP10/8/6/4
29M16

29MA16

Devices marked with an asterisk are also supported by PALASM 2 software. PLPL will automatically be shipped with the PC version of PALASM 2 software.

PLPL is a programmable logic development package which lets the designer describe logic functions and state machines in a high-level syntax. Various programs in the PLPL package are used to process this design or source file before programming a device.

PLPL is composed of 6 separate programs;

- · A programmable logic compiler (PLC) converts the design file into logic equations and stores these in an intermediate file.
- A logic optimizer (OPTIMIZE) logically reduces the Boolean equations in the intermediate file.
- A JEDEC-standard fuse map generator (JM) converts the equations in the intermediate (or optimized) file and writes these into a fuse map file. This fuse map is used to program the device.
- A manual lest vector generator (TESTV) generates JEDECstandard test vectors from a user-specified function table in the design file. These vectors are used by the simulator when modeling the part.
- · A functional simulator (SIM) tests the bgic equations in the intermediate optimized file using the user-defined test vectors.
- · A PLD program which helps the user define the architecture leatures on a device (available for PCs).

PLPL has a database file for every supported part. Each database file name is composed of the letter P and the numeric designation of the part. For example, the AmPAL22V10 database file is called P22V10.


## PLD Design Methodology: Using PLPL

Atypical PLPL design cycle contains the following steps:

- 1. Write a design file specifying the logic functions to be programmed into a PLD using the PLPL language.
- 2. Use PLC to compile the design file; the output of PLC is called an intermediate file.
- 3. If required, use the optimizer to reduce the logic equations in the intermediate file produced by PLC.
- 4. Specify a function table in the PLD design file. Use TESTV to generate JEDEC-formal test vectors from the function table.
- 5. Use JM to produce a JEDEG-standard fuse map from the equations in the intermediate file.
- 6. Use SiM to simulate the logic model represented by the intermediate file with the test vectors generated by TESTV.
- 7. If there are any errors, repeat steps (1) to (6).

  8. Load the fuse map into a PLD programmer to program the PLD.

#### PLPL PLD Design Environment



Monolithic Memories

3-7