# İ.T.Ü Bilgisayar ve Bilişim Fakültesi Bilgisayar Mühendisliği



**Ders:** Sayısal Elektronik Devreleri

Kodu: ELE 322

Ad Soyad: Abdullah AYDEĞER

**Numara:** 040090533

Öğretim görevlisi: Devrim Y. AKSIN

Asistan: Pınar B. BAŞYURT

**Teslim Tarihi:** 15.04.2012

## İçindekiler

Giri	ş	3
Tek	nik Altyapı	3
CM	OS Transmisyon Kapısının Farklı Tasarımları	4
1.	Wn / Ln = 1um / 0.18um; Wp / Lp = 1um / 0.18um	4
2.	Wn / Ln = 1um / 0.18um; Wp / Lp = 2um / 0.18um	7
3.	Wn / Ln = 2um / 0.18um; Wp / Lp = 1um / 0.18um	7
4.	Wn / Ln = 10um / 0.18um; Wp / Lp = 20um / 0.18um	. 8
Son	uç	9
Yorı	Yorum	

## Giriş

CMOS transmisyon kapıları birer anahtar görevi görebilirler. Bu ödevde CMOS transmisyon kapısının eşdeğer direncinin analitik yolla ve LTSpice programı yardımıyla incelenecektir.

## **Teknik Altyapı**

Teorik analizde bize yardımcı olması açısından verilen parametreler aşağıdaki gibidir;


```
VDD= 1.8 \text{ V}, VTn= |\text{VTp}|= 0.4 \text{V}

Cox = 8 \text{ fF}/\mu\text{m2};

\mu\text{nCox} = 300 \,\mu\text{A/V2}; \mu\text{pCox} = 100 \,\mu\text{A/V2}
```

Wmin =  $1\mu$ m; Lmin =  $0.18 \mu$ m


Bu verilen parametrelerle simülasyon yapabilmek için ise LTSpice programı 0.18um parametreleriyle kullanılmıştır.



Şekil 1. LTSpicede CMOS transmisyon kapısı

## CMOS Transmisyon Kapısının Farklı Tasarımları

CMOS transmisyon kapısı aşağıdaki verilen boyutlarla tasarlanıp, her boyut için ayrı ayrı analizler yapılacaktır.



Şekil 2. CMOS Transmisyon kapısı (Şeklin kaynağı:

http://www.vlsi.itu.edu.tr/ituvlsi/webs/courses/undergraduate/ELE322/course-database/student-groups/2011-2012/homeworks/hw4.jpg/image\_preview)

## 1. Wn / Ln = 1um / 0.18um; Wp / Lp = 1um / 0.18um

Bu durumda Bn ve Bp hesaplanırsa;

Bn = 
$$\mu$$
n \* Cox \* wN/LN

Bn = 
$$300 \mu A/V2 * (1/0.18) = 1.6 e-3 mA/V2$$

$$Bp = \mu p * Cox * wP / LP$$

$$Bp = 100 \mu A/V2 * (1/0.18) = 0.55 e-3 mA/V2$$

CMOS transmisyon kapısının direnci Rn ve Rp dirençlerinin eşdeğer direncinden aşağıdaki formülden bulunabilir.

$$Req = (Rn*Rp) / (Rn + Rp)$$

Lojik '0' iletirken;

- → Rn = 2Vo / (Bn \*(Vdd-Vtn)^2) NMOS doymadayken
- → Rn = 2/Bn\*[2\*(Vdd Vtn) Vo] NMOS doymasızken(lineer)
- $\rightarrow$  Rp = 2Vo / (Bp (-Vo + Vtp)^2) PMOS doymadayken

Lojik '1' iletirken;

- $\rightarrow$  Rn = 2(Vdd-Vo) / (Bn\*(Vdd Vo Vtn)^2) NMOS doymadayken
- $\rightarrow$  Rp = 2(Vdd-Vo) / (Bp\*(Vdd + Vtp)^2) PMOS doymadayken
- → Rp = 2 / [Bp \* (2\*(Vdd+Vtp) (Vdd-Vo))] PMOS doymasız

Burada lojik '0' iletirken Req'ın en büyük(bu da gecikmeyi en büyük yapar) değerini alacağız. Bu değer için Vo = Vdd/2 kabulu yapılabilir. Bu durumda Vo = 0.9V alarak NMOS ve PMOS'un bulunduğu bölgeler hesaplanırsa;

PMOS'da geçitle drein aynı gerilime yani 0V'a sahip olduğundan PMOS doymadadır. NMOS'da ise Vgs=Vdd, Vds=Vdd/2 olduğundan NMOS bölgesi hesaplanırsa;

Vdd - Vtn > ? Vdd/2

1.8 - 0.4 > 0.9 => NMOS lineer bölgededir.

Bu durumda kullanılacak olan formüller

$$Rn = 2/Bn^{2}(Vdd - Vtn) - Vo$$
 ve  $Rp = 2Vo/(Bp(-Vo + Vtp)^{2})$ 

$$Rn = 2/1.6e-3*[2*(1.8-0.4) - 0.9]$$

$$Rn = 2/1.6e-3*[2.1]$$

Rn = 0.5 k

$$Rp = 2*0.9 / [0.55e-3*(-0.9+0.4)^2]$$

Rp = 1.8 / 0.13 e-3

Rp = 13.8 k

Req = (Rn\*Rp) / (Rn + Rp) denkliğinden

Req = (13.8k \* 0.5k) / (13.8k + 0.5k)

**Reg = 0.48 k** -- CMOS transmisyon kapısının direnci

Burada lojik '1' iletirken Req'ın en büyük(bu da gecikmeyi en büyük yapar) değerini alacağız. Bu değer için Vo = Vdd/2 kabulu yapılabilir. Bu durumda Vo = 0.9V alarak NMOS ve PMOS'un bulunduğu bölgeler hesaplanırsa;

NMOS'da geçitle drein aynı gerilime yani 1.8V(Vdd)'a sahip olduğundan NMOS doymadadır. PMOS'da ise |Vgs| =Vdd, Vds=Vdd/2 olduğundan PMOS bölgesi hesaplanırsa;

|Vgs |- |Vtp|>? |Vds|

Vdd - |Vtp| > ?Vdd/2

1.8 - 0.4 > 0.9 => PMOS lineer bölgededir.

Bu durumda kullanılacak olan formüller

 $Rn = 2(Vdd-Vo) / (Bn*(Vdd-Vo-Vtn)^2)$  ve Rp = 2 / [Bp\*(2\*(Vdd+Vtp) - (Vdd-Vo))]

 $Rn = 2(1.8-0.9) / [1.6e-3*(1.8-0.9-0.4)^2]$ 

Rn = 1.8/(1.6e-3 \* 0.25)

Rn = 4.5 k

Rp = 2 / [0.55e-3\*(2\*(1.8-0.4) - (1.8-0.9))]

Rp = 2/0.55e-3 \* 2.1

Rp = 1.7 k

Req = (Rn\*Rp) / (Rn + Rp) denkliğinden

Req = (4.5k \* 1.7k) / (4.5k + 1.7k)

Req = 1.22 k -- CMOS transmisyon kapısının direnci '1' iletirken(şarj evresi)

#### 2. Wn / Ln = 1um / 0.18um; Wp / Lp = 2um / 0.18um

Bu durumda Bn ve Bp hesaplanırsa;

Bn =  $\mu$ n \* Cox \* wN/LN

Bn =  $300 \mu A/V2 * (1/0.18) = 1.6 e-3 mA/V2$ 

 $Bp = \mu p * Cox * wP / LP$ 

Bp =  $100 \mu A/V2 * (1/0.18) = 1.1 e-3 mA/V2$ 

CMOS transmisyon kapısının direnci Rn ve Rp dirençlerinin eşdeğer direncinden aşağıdaki formülden bulunabilir:

$$Req = (Rn*Rp) / (Rn + Rp)$$

Bir önceki şıktaki direnç hesaplarında bu şıktakine oranla tek fark Bn ve/veya Bp değerleri olduğundan bir önceki şıkta bulduğumuz değerleri bu Bn ve/veya Bp değerleri ile <u>ters</u> orantılı olarak hesaplayabiliriz.

Bu yüzden lojik '0' iletirken;

Rn = 0.5 k --sabit

Rp = 13.8 k \* (1/2) = 6.9 k

Req = 6.9k \* 0.5k / (6.9k + 0.5k) = 0.46 k

Lojik '1' iletirken;

Rn = 4.5k --sabit

Rp = 1.7k \* (1/2) = 0.85 k

Req = 0.85\*4.5/(4.5+0.85) = 0.71 k

## 3. Wn / Ln = 2um / 0.18um; Wp / Lp = 1um / 0.18um

Bu durumda Bn ve Bp hesaplanırsa;

Bn =  $\mu$ n \* Cox \* wN/LN

Bn =  $300 \mu A/V2 * (1/0.18) = 3.2 e-3 mA/V2$ 

 $Bp = \mu p * Cox * wP / LP$ 

 $Bp = 100 \mu A/V2 * (1/0.18) = 0.55 e-3 mA/V2$ 

Benzer şekilde lojik '0' iletirken;

$$Rn = 0.5k * (1/2) = 0.25 k$$

$$Rp = 13.8k -- sabit$$

$$Req = 0.25k* 13.8k / (0.25k + 13.8k) = 0.24k$$

Lojik '1' iletirken;

$$Rn = 4.5k * (1/2) = 2.25k$$

$$Rp = 1.7k$$
 -sabit

$$Req = 2.25k * 1.7k / (2.25k + 1.7k) = 0.96 k$$

## 4. Wn / Ln = 10um / 0.18um; Wp / Lp = 20um / 0.18um

Bu durumda Bn ve Bp hesaplanırsa;

Bn = 
$$\mu$$
n \* Cox \* wN/LN

Bn = 
$$300 \mu A/V2 * (1/0.18) = 16*e-3 mA/V2$$

$$Bp = \mu p * Cox * wP / LP$$

$$Bp = 100 \mu A/V2 * (1/0.18) = 11*e-3 mA/V2$$

CMOS transmisyon kapısının direnci Rn ve Rp dirençlerinin eşdeğer direncinden aşağıdaki formülden bulunabilir:

$$Req = (Rn*Rp) / (Rn + Rp)$$

Önceki şıklara benzer şekilde lojik '0' iletirken;

$$Rn = 0.5k * (1/10) = 0.05 k$$

$$Rp = 13.8k * (1/20) = 0.69 k$$

$$Req = 0.05k * 0.69k / (0.05k + 0.69k) = 0.046k$$


Lojik '1' iletirken;


$$Rn = 4.5k *(1/10) = 0.45 k$$

$$Rp = 1.7k * (1/20) = 0.085 k$$

$$Req = 0.45 * 0.085k / (0.45k + 0.085k) = 0.071 k$$

## Sonuç





Görüldüğü üzere tranzistörlerin boyları arttırıldığında dirençleri azalmaktadır. '0' iletirken eşdeğer direnci belirlemede etkili olan NMOS olduğu için '0' iletirken PMOS'un eninin arttırılması pek de direnci değiştirmemiştir. Aynı şekilde '1' iletirken de eşdeğer direnci belirleyen PMOS'tur.

#### Yorum

Üçüncü ödevde değişik boyutlardaki n ve p MOS'larla CMOS transmisyon kapısı tasarlamamız istendi. Geçerli formülleri bulup, gerekli yerlerde uygulayıp eşdeğer direnç hesabı yapmak pek de zor değildi. Ancak teorik analizinin kolay olmasına rağmen, bu hesaplamaların LTSpice'da gerçeklemek oldukça zordu (Raporda da görülemediği üzere epeyi uğraşmama rağmen gerçekleyemedim).