

CG-FPGA15EG BOOM 软核硬件技术方案

1. 平台概述

本方案基于 FPGA 加速平台，集成 Berkeley Out-of-Order Machine (BOOM) V3 软核 CPU，采用 RISC-V 64GC 指令集架构，具备乱序执行、双发射超标量结构，适用于嵌入式软核 SoC、高性能指令级性能评测及自主指令集研究应用。

2. 软核 CPU 配置

项目	参数说明
CPU 架构	BOOM v3 (Berkeley Out-of-Order Machine Version 3)
指令集	RISC-V 64GC (RV64IMAFDC)
主频	50 MHz
执行方式	乱序执行 (Out-of-Order Execution)
发射宽度	双发射 (Dual-issue)
架构类型	超标量 (Superscalar)
浮点运算单元 (FPU)	支持，符合 IEEE 754 单精度 / 双精度浮点运算标准
SIMD 指令集支持 (初赛阶段未配备 SIMD 扩展指令)	

3. 内存配置

项目	参数说明
内存容量	2 GB
内存类	DDR4 / AXI 外设总线对

项目	参数说明
型	接

4. FPU 配置说明

BOOM v3 软核内置浮点数运算单元（FPU），支持符合 IEEE 754 标准的单精度（float）和双精度（double）浮点数计算。具备以下特性：

- 支持浮点加法、减法、乘法、除法、平方根运算
- 支持浮点乘加累加 (FMA)
- 支持浮点比较、转换（浮点↔整数）
- 符合 RISC-V F（单精度浮点）和 D（双精度浮点）扩展指令标准

注：当前初赛阶段未配备 SIMD 指令扩展，浮点向量化运算暂不支持。

5. 核心特性概述

- 乱序执行调度器：动态指令重排序，消除指令执行瓶颈
- 双发射超标量结构：单周期可发射最多两条指令，提升指令吞吐
- 寄存器重命名：消除写后读、写后写数据相关，保障乱序执行正确性
- 分支预测：支持动态分支预测，减少流水线停顿
- FPU 模块：支持 IEEE 754 单/双精度浮点操作
- MMU 支持：可选页表管理单元，支持虚拟地址映射

6. 性能评测与应用建议

- 适用于指令级乱序执行性能评测、浮点密集型算法测试、软核 CPU 架构优化

- 测试程序需考虑双发射超标量特性，合理优化指令流水
- 浮点程序可充分利用 FPU 加速，但暂不支持 SIMD 批量数据并行运算

附录

项目	参数
CPU 核心	BOOM v3 RISC-V 64GC
执行方式	乱序执行，双发射，超标量架构
主频	50 MHz
内存	2 GB DDR4
浮点运算单元 (FPU)	IEEE 754 单/双精度
SIMD 支持	暂无（初赛阶段禁用）