МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ «КПІ» ІНСТИТУТ ПРИКЛАДНОГО СИСТЕМНОГО АНАЛІЗУ КАФЕДРА СИСТЕМНОГО ПРОЕКТУВАННЯ

Розрахунково-графічна робота з курсу: «Технології комп'ютерного проектування»

Виконала: Студентка III курсу Групи ДА-42 Балан Катерина

Задание

Спроектировать цифровое устройство в виде асинхронного автомата Мура с проведением анализа результатов, получаемых после каждого этапа проектирования.

<u>Процедура структурного синтеза автоматов предусматривает следующие</u> этапы:

- Исходное задание автомата в виде совмещенной таблицы переходов-выходов;
- Минимизация количества состояний автомата;
- Кодирование состояний автомата;
- Выбор элементов памяти и формирование функций возбуждения элементов памяти (F1) и функций выходов (F2). В качестве элементов памяти необходимо использовать асинхронные R S триггеры.
- Выбор элементного базиса (ИЛИ НЕ или И НЕ) для реализации комбинационной части автомата и преобразование к нему полученных выражений для F1 и F2.

Таблица 1. – Вариант задания (группа ДА-42)

Номер	Последовательность	Последовательность
варианта	входных сигналов	выходных сигналов
задания	X2X1	Y
1	1	4

Таблина 2. – Вхолные сигналы Х₂Х₁

1 40311	ща д	. ,	лодп	DIC C	i i i i i i	IDI 7 K	Z - -1									
р							F	Іоме]	р так	та						
 Номер вариан	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1	00	11	00	11	00	11	00	01	00	01	00	10	00	10	11	10

Таблица 3. – Сигнал выхода Ү

мер]	Номе	р тан	ста						
Номер вариан	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
4	0	0	1	1	0	0	0	0	0	0	0	0	0	1	0	0

Таблица 4. – Начальное задание для проектирования

игнал							I	Номе	р так	та						
Си	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
X2	0	1	0	1	0	1	0	0	0	0	0	1	0	1	1	1
X1	0	1	0	1	0	1	0	1	0	1	0	0	0	0	1	0
Y	0	0	1	1	0	0	0	0	0	0	0	0	0	1	0	0

Определение начальных условий




Рисунок 1 – Диаграмма работы устройства

 $X2 = 0\ 0$ ns, 1 10 ns, 0 20 ns, 1 30 ns, 0 40 ns, 1 50 ns, 0 60 ns, 1 110 ns, 0 120 ns, 1 130 ns $X1 = 0\ 0$ ns, 1 10 ns, 0 20 ns, 1 30 ns, 0 40 ns, 1 50 ns, 0 60 ns, 1 70 ns, 0 80 ns, 1 90 ns, 0 100 ns, 1 140 ns, 0 150 ns

Таблица 5. – Таблица переходов автомата

	у у		X2	X1					
Q	Υ	00	01	10	11				
0	0	(0)	-	-	1				
1	0	2	-	-	(1)				
2	1	(2)	-	-	3				
3	1	4	-	-	(3)				
4	0	(4)	-	-	5				
5	0	6	-	-	(5)				
6	0	(6)	7	-	-				
7	0	8	(7)	-	-				
8	0	(8)	9	-	-				
9	0	10	(9)	-	-				
10	0	(10)	-	11	-				
11	0	12	-	(11)	-				
12	0	(12)	-	13	-				
13	1	-	-	(13)	14				
14	0	-	-	15	(14)				
15	0	0	-	(15)	-				

```
entity avtom is
                                                                                 (6,7,20,20),(8,7,20,20),
           generic (Lx: integer :=1;Ly: integer :=0;
                                                                                 (8,9,20,20),(10,9,20,20),(10,20,11,20),
                                                                                 (12,20,11,20),(12,20,13,20),(20,20,13,14),
           K: integer :=15; M: integer :=3;
           TZ: time :=2ns);
                                                                                 (20, 20, 15, 14), (0, 20, 15, 20)
                                                                               type outtab is array (0 to 15) of bit_vector(0 downto 0);
           port(
                                                                               x: in bit_vector (Lx downto 0);
           y: out bit_vector (Ly downto 0)
              );
  end avtom;
                                                                                signal st, nexst: integer:=0;
                                                                                begin
           architecture avtom of avtom is
          function vecint (vec1: bit_vector)
                                                                                process
return integer is
                                                                                begin
variable retval:integer:=0;
                                                                                     wait on x, st;
begin
                                                                                if st=Ust then null;
           for i in vec1'length-1 downto 1 loop
                                                                                else
                                                                                     nexst <= tab\_st(st, vecint(x));
                     if (vec1(i)='1') then retval:=(retval+1)*2;
                     else retval:= retval*2; end if;
                                                                                     y<=transport tab_y(st)after TZ;
                                                                                end if;
           end loop;
           if vec1(0)='1' then retval:=retval+1;
                                                                                end process;
            else null; end if;
           return retval;
                                                                                process
           end vecint;
                                                                                begin
                                                                                   wait on nexst;
   type stab is array (0 to K, 0 to M) of integer;
                                                                                st <= transport next after TZ;
 constant Ust: integer :=20;
                                                                                end process;
 constant tab_st: stab := ((0,20,20,1),(2,20,20,1),
 (2,20,20,3),(4,20,20,3),(4,20,20,5),(6,20,20,5),
                                                                                end avtom;
```




Рисунок 2 – Работа модели, построенной на исходной таблице переходов

Минимизация количества состояний автомата


Определяем эквивалентные устойчивые состояния По 1-му и 2-му условиям:

- **0**, 4, 6, 8, 10, 12
- **7**, 9
- **1**1, 15
- **1**, 5, 14
- **2**
- **1**3
- **3**

По 3-му условию:

Tio 5 mg gonomic.		
0-4 => 1-5 => 2-6 -	4-12 => +	7-9 => 8-10 => +
0-6 => +	6-8 => 7-9 => 8-10 => +	
0-8 = > +	6-10 => +	11-15 => 12-0 => +
0-10 = > +	6-12 => +	
0-12 = > +	8-10 => +	1-5 => 2-6 => -
4-6 => +	8-12 => +	1-14 => +
4-8 => +	10-12 => 11-13 => -	5-14 => +
4-10 -> +		

Определяем минимальное покрытие состояний автомата



Исходя из анализа полученного графа переписываем таблицу переходов автомата.

Таблица 6. – Таблица переходов автомата после соединения эквив. сост.

	OL D	Υ		X2	X1	
Q	OLD	T	00	01	10	11
0	0-6-12	0	(0)	7	6	1
1	1	0	2	-	-	(1)
2	2	1	(2)	-	-	3
3	3	1	4	-	-	(3)
4	4-8-10	0	(4)	7	8	5
5	5-14	0	0	-	8	(5)
6	13	1	-	-	(6)	5
7	7-9	0	4	(7)	-	-
8	11-15	0	0		(8)	-

После построения таблицы переходов проверяем ее на соответствие начальным условиям.

```
entity avtom1 is
                                                                                      (2,20,20,3),(4,20,20,3),(4,7,8,5),(0,20,8,5),
 generic (Lx: integer :=1;Ly: integer :=0;
                                                                                      (20,20,6,5),(4,7,20,20),
 K: integer :=8; M: integer :=3;
                                                                                      (0,20,8,20)
 TZ: time := 1ns);
                                                                                    type outtab is array (0 to 8) of bit_vector(0 downto 0);
                                                                                     constant tab_y : outtab :=("0","0","1","1","0","0","1","0","0");
 x: in bit_vector (Lx downto 0);
 y: out bit_vector (Ly downto 0)
                                                                                     signal st, nexst: integer:=0;
    ):
                                                                                     begin
  end avtom1;
                                                                                     process
 architecture avtom1 of avtom1 is
                                                                                     begin
 function vecint (vec1: bit_vector)
                                                                                          wait on x, st;
return integer is
                                                                                     if st=Ust then null;
variable retval:integer:=0;
begin
                                                                                          nexst<=tab_st(st,vecint(x));
 for i in vec1'length-1 downto 1 loop
                                                                                          y<=transport tab_y(st)after TZ;
  if (\text{vec1}(i)='1') then retval:=(\text{retval}+1)*2;
                                                                                     end if;
  else retval:= retval*2; end if;
                                                                                     end process;
 end loop;
 if vec1(0)='1' then retval:=retval+1;
                                                                                     process
   else null; end if;
                                                                                     begin
 return retval;
                                                                                        wait on nexst;
 end vecint:
                                                                                     st <= transport next after TZ;
   type stab is array (0 to K, 0 to M) of integer;
                                                                                     end process;
 constant Ust: integer :=16;
                                                                                     end avtom1;
 constant tab_st: stab :=((0,7,6,1),(2,20,20,1),
       x[1]
                      1
       x[0]
                      0
                      0
```

Рисунок 3 – Работа модели, построенной на таблице переходов

После объединения устойчивых состояний для дальнейшего уменьшения количества состояний в таблице объединяем внутренние состояния.

Таблица 7. – Таблица переходов автомата после объединения внутр. состояний

0

8

π st

₁r nexst

	OLD	v		X2	X1	
Q	OLD	T	00	01	10	11
0	0	0	(0)	4	6	1
1	1	0	2	-	-	(1)
2	2	1	(2)	-	-	3
3	3	1	4	-	-	(3)
4	4-7	0	(4)	(4)	5	5
5	5-8	0	0	-	(5)	(5)
6	6	1	-	-	(6)	5

После построения таблицы переходов проверяем ее на соответствие начальным условиям.

```
entity avtom1 is
                                                                                     constant tab_st: stab :=((0,4,6,1),(2,20,20,1),
 generic (Lx: integer :=1;Ly: integer :=0;
                                                                                     (2,20,20,3),(4,20,20,3),(4,4,5,5),(0,20,5,5),
 K: integer :=6; M: integer :=3;
                                                                                     (20,20,6,5)
 TZ: time := 1ns);
                                                                                   );
                                                                                   type outtab is array (0 to 6) of bit_vector(0 downto 0);
 port(
                                                                                    constant tab_y : outtab :=("0","0","1","1","0","0","1");
 x: in bit_vector (Lx downto 0);
                                                                                    signal st, nexst: integer:=0;
 y: out bit_vector (Ly downto 0)
  end avtom1;
                                                                                     process
 architecture avtom1 of avtom1 is
                                                                                    begin
 function vecint (vec1: bit_vector)
                                                                                          wait on x, st;
return integer is
                                                                                    if st=Ust then null;
variable retval:integer:=0;
                                                                                    else
begin
                                                                                          nexst<=tab_st(st,vecint(x));</pre>
 for i in vec1'length-1 downto 1 loop
                                                                                          y<=transport tab_y(st)after TZ;
  if (vec1(i)='1') then retval:=(retval+1)*2;
                                                                                    end if;
  else retval:= retval*2; end if;
                                                                                    end process;
 end loop;
 if vec1(0)='1' then retval:=retval+1;
                                                                                     process
   else null; end if;
                                                                                    begin
 return retval;
                                                                                       wait on nexst;
 end vecint;
                                                                                     st <= transport next after TZ;
   type stab is array (0 to K, 0 to M) of integer;
                                                                                    end process;
 constant Ust: integer :=20;
                                                                                    end avtom1;
```




Рисунок 3 – Работа модели, построенной на таблице переходов

Так как состояния автомата будут храниться в триггерах, они должны быть закодированы двоичным кодом. Для асинхронного автомата метод кодирования должен обеспечивать отсутствие критических соревнований триггеров регистра состояний в течении осуществления переходов автомата из одного состояния в другое. Самый простой способ кодирования – код Грея. Для осуществления кодирования нужно сделать превращения таблицы переходов автомата, так как автомат на данном этапе не отвечает требованиям, которые должны осуществляться для соседнего кодирования: существуют замкнутые контуры с непарным количеством состояний. В качестве решения было применено добавление состояний.




Таблица 8. – Таблица переходов автомата после кодирования

Q	Код	Υ		X2	X1	
Q	Грея	T	00	01	10	11
0	0000	0	(0000)	0010	1000	0001
1	0001	0	0011	-	-	(0001)
2	0011	1	(0011)	-	-	0111
3	0111	1	0110	-	-	(0111)
4	0110	0	(0110)	(0110)	0100	0100
5	0100	0	0000	-	(0100)	(0100)
6	1100	1	-	-	(1100)	0100
7	0010	0		0110		
8	1000	0			1100	

После построения таблицы переходов проверяем ее на соответствие начальным условиям.

```
library IEEE;
                                                                                              constant tab_st: stab :=(
use IEEE.STD_LOGIC_1164.all;
                                                                                              ("0000","0010","1000","0001"),
                                                                                              ("0011","1111","1111","0001"),
("0011","1111","1111","0111"),
("0110","1111","1111","0111"),
entity avt_code is
   generic (Lin: integer :=1;
                                                                                              ("0110","0110","0100","0100"),
   K: integer :=9; M: integer :=3;
                                                                                              ("0000","1111","0100","0100"),
("1111","1111","1100","0100"),
("1111","0110","1111","1111"),
("1111","1111","1110","1111")
   TZ: time :=1ns);
   x: in bit_vector (Lin downto 0);
   y: inout bit_vector(0 downto 0)
                                                                                              type outtab is array (0 to 8) of bit_vector(0 downto 0);
end avt_code;
                                                                                               constant tab_y : outtab :=("0","0","1","1","0","0","1","0","0");
architecture avt_code of avt_code is
                                                                                              signal st,nexst: bit_vector(3 downto 0):="0000";
function vecint (vec1: bit_vector)
                                                                                              begin
return integer is
                                                                                               process
variable retval:integer:=0;
begin
                                                                                               begin
   for i in vec1'length-1 downto 1 loop
                                                                                               wait on x, st;
      if (\text{vec1(i)='1'}) then retval:=(\text{retval+1})*2;
                                                                                              if st="1111" then null;
      else retval:= retval*2; end if;
   end loop;
                                                                                              nexst<=tab_st(vecint(st),vecint(x));</pre>
   if vec1(0)='1' then retval:=retval+1;
                                                                                                                                     y<= transport tab_y(vecint(st));</pre>
     else null; end if;
                                                                                              end if;
   return retval;
   end vecint;
                                                                                               end process;
                                                                                              st <= transport next after TZ;
type stab is array (0 to K, 0 to M) of bit_vector(3 downto 0);
                                                                                              end avt_code;
```




Рисунок 4 – Работа модели, построенной на таблице переходов

Функциональное проектирование

Функции возбуждения элементов памяти зависят от таблицы переходов устройства, выбранного в качестве единицы хранения — асинхронного RS-триггера.

Таблица 9. – Таблица переходов асинхронного RS-триггера.

q(n)	q(n+1)	R(n)	S(n)
0	0	*	0
0	1	0	1
1	0	1	0
1	1	0	*

Переписываем таблицу переходов автомата, чтобы указать какие сигналы должны подаваться на входы триггеров, чтобы переключать их под действием входных сигналов в соответствии с условиями работы.

Таблица 10. – Таблица переходов с учетом сигналов входных воздействий.

		X1X2																															
№	Код Грея				00	0							0	1							1	1							1	0			
312	Трем	R3	S3	R2	S2	R1	S1	R0	S0	R3	S3	R2	S2	R1	S1	R0	S0	R3	S3	R2	S2	R1	S1	R0	SO	R3	S3	R2	S2	R1	S1	R0	S0
0	0000	*	0	*	0	*	0	*	0	*	0	*	0	0	1	*	0	*	0	*	0	*	0	0	1	0	1	*	0	*	0	*	0
1	0001	*	0	*	0	0	1	0	*	-	-	-	-	-	-	-	-	*	0	*	0	*	0	0	*	-	-	-	-	1	-	-	-
2	0011	*	0	*	0	0	*	0	*	-	-	-	-	-	-	-	-	*	0	0	1	0	*	0	*	-	-	-	-	-	-	-	-
3	0111	*	0	0	*	0	*	1	0	-	-	-	-	-	-	-	-	*	0	0	*	0	*	0	*	1	-	-	-	ı	-	-	-
4	0110	*	0	0	*	0	*	*	0	*	0	0	*	0	*	*	0	*	0	0	*	1	0	*	0	*	0	0	*	1	0	*	0
5	0100	*	0	1	0	*	0	*	0	-	-	-	-	-	-	-	-	*	0	0	*	*	0	*	0	*	0	0	*	*	0	*	0
6	1100	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	1	0	0	*	*	0	*	0	0	*	0	*	*	0	*	0
7	0010	-	-	-	-	-	-	-	-	*	0	0	1	0	*	*	0	-	-	-	-	-	-	-	-	-	-	-	-	ı	-	-	-
8	1000	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0	*	0	1	*	0	*	0

Чтобы однозначно определить и минимизировать функции возбуждения элементов памяти и выхода Y, строим карты Карно.

Таблица 11. – Карта Карно для R3

$$R3 = x_1$$

q0x2x1 q3q2q1	000	001	011	010	110	111	101	100
000	*	*	*	0	-	*	-	*
001	-	*	-	-	-	*	-	*
011	*	*	*	*	-	*	-	*
010	*	1	*	*	-	-	-	1
110	-	-	1	0	-	-	-	-
111	-	-	-	-	-	-	-	-
101	-	1	-	-	-	-	-	1
100	-	-	-	0	-	-	-	-

q0x2x1	000	001	011	010	110	111	101	100
q3q2q1								
000	0	0	0	1	-	0	1	0
001	-	0	ī	-	-	0	1	0
011	0	0	0	0	-	0	-	0
010	0	-	0	0	-	-	-	-
110	-	-	0	*	-	-	-	_
111	-	1	ı	-	-	-	1	-
101	-	-	-	-	-	-	-	_
100	-	-	-	*	-	-	-	_

$$S3 = \overline{Q_2} x_2 \overline{x_1}$$

Таблица 12. – Карта Карно для R2

q0x2x1 q3q2q1	000	001	011	010	110	111	101	100
000	*	*	*	*	-	*	-	*
001	-	0	-	-	-	0	-	*
011	0	0	0	0	-	0	-	0
010	1	1	0	0	-	-	-	-
110	-	-	0	0	-	-	-	-
111	-	1	Ī	1	-	-	-	-
101	-	-	Ī	-	-	-	-	_
100	-	-	-	0	-	-	-	-

$$R2 = \overline{Q_1}\overline{x_2}$$

Таблица 13. – Карта Карно для S2

q0x2x1 q3q2q1	000	001	011	010	110	111	101	100
000	0	0	0	0	-	0	-	0
001	-	1	-	-	-	1	-	0
011	*	*	*	*	-	*	-	*
010	0	-	*	*	-	1	Ī	-
110	-	-	*	*	-	-	-	-
111	-	-	-	-	-	-	-	-
101	-	-	-	-	-	-	-	_
100	-	-	-	1	-	-	-	-

$$S2 = Q_3 + Q_0 x_1$$

Таблица 14. – Карта Карно для R1

q0x2x1 q3q2q1	000	001	011	010	110	111	101	100
000	*	0	*	*	-	*	-	0
001	-	0	-	-	-	0	-	0
011	0	0	1	1	-	0	-	0
010	*	-	*	*	-	ı	-	-
110	-	-	*	*	-	-	-	_
111	-	-	-	-	-	-	-	-
101	-	-	-	-	-	1	-	-
100	-	-	-	*	-	-	-	-

$$R1 = \overline{Q_0}x_2$$

Таблица 15. – Карта Карно для S1

q0x2x1 q3q2q1	000	001	011	010	110	111	101	100
000	0	1	0	0	-	0	-	1
001	-	*	-	-	-	*	-	*
011	*	*	0	0	-	*	-	*
010	0	-	0	0	-	-	-	-
110	-	-	0	0	-	-	-	-
111	-	-	-	-	-	-	-	-
101	-	-	-	-	-	-	-	-
100	-	-	-	0	-	-	-	-

$$S1 = \overline{x_2}x_1 + Q_0\overline{x_2}$$

Таблица 16. – Карта Карно для R0

q0x2x1 q3q2q1	000	001	011	010	110	111	101	100
000	*	*	0	*	-	0	-	0
001	-	*	-	-	-	0	-	0
011	*	*	*	*	-	0	-	1
010	*	-	*	*	-	1	-	-
110	-	-	*	*	-	-	-	-
111	-	-	ı	-	-	1	-	-
101	-	1	ı	-	-	1	-	-
100	-	-	-	*	-	-	-	-

$$R0 = \overline{x_2}Q_2$$

Таблица 17. – Карта Карно для S0

q0x1x0 q3q2q1	000	001	011	010	110	111	101	100
000	0	0	1	0	-	*	-	*
001	-	0	-	-	-	*	-	*
011	0	0	0	0	-	*	ı	0
010	0	-	0	0	ı	ı	ı	-
110	-	-	0	0	-	-	-	_
111	-	-	ı	-	-	1	ı	-
101	-	-	-	-	-	-	-	_
100	-	-	-	0	-	-	-	-

$$S0 = \overline{Q_2} x_2 x_1$$


Таблица 18. – Карта Карно для Ү

q1q0	00	01	11	10
q3q2	00	01	11	10
00	0	0	1	0
01	0	-	1	0
11	1	-	-	-
10	0	-	-	-

$$Y = Q_3Q_2 + Q_1Q_0$$

После построения функций возбуждения проверяем их на соответствие входным условиям.

```
library IEEE;
                                                                                                      --s2 \le Q(3) or (not Q(3) and Q(1) and x(0));
use IEEE.Std_Logic_1164.all;
                                                                                                      --s2 \le Q(3) or (not Q(3) and Q(1) and Q(0) and
entity asavt_vozb is
                                                                                           x(0)) or ( not Q(3) and Q(1) and not Q(0)) after 0ns;
generic (Lx: integer :=1;Ly: integer :=0;
                                                                                                      r1 \le (\text{not } Q(0)) \text{ and } x(1) \text{ after 0ns};
Lst: integer :=3);
                                                                                                      s1 \le (Q(0) \text{ and } (\text{not } x(1))) \text{ or } ((\text{not } x(1)) \text{ and } x(0))
port(
                                                                                           after Ons;
x: in std_logic_vector (Lx downto 0);
                                                                                                      r0 \le (\text{not } x(1)) \text{ and } Q(2) \text{ after 0ns};
y: out STD_LOGIC_vector (Ly downto 0)
                                                                                                      s0 \le (\text{not } Q(2)) \text{ and } x(1) \text{ and } x(0) \text{ after 0ns};
);
                                                                                           end process;
end asavt vozb;
                                                                                           v(0) \le (Q(1) \text{ and } Q(0)) \text{ or } (Q(3) \text{ and } Q(2));
architecture avt_vozb of asavt_vozb is
signal r3,s3,r2,s2,r1,s1,r0,s0:STD_LOGIC;
                                                                                           process
signal Q:STD_LOGIC_vector(Lst downto 0):= "0000";
                                                                                           begin
                                                                                           wait on r0,s0,r1,s1,r2,s2,r3,s3;
begin
process
                                                                                           Q(0) \le s0 \text{ or } (not(r0) \text{ and } Q(0));
                                                                                           Q(1) \le s1 \text{ or } (not(r1) \text{ and } Q(1));
begin
wait on x,Q;
                                                                                           Q(2) <= s2 \text{ or } (not(r2) \text{ and } Q(2));
           r3 \le x(0) after 0ns;
                                                                                           Q(3) \le s3 \text{ or } (not(r3) \text{ and } Q(3));
           s3 \le (\text{not } Q(2)) \text{ and } x(1) \text{ and } (\text{not } x(0)) \text{ after } 0 \text{ns};
                                                                                           end process;
           r2 \le (\text{not } Q(1)) \text{ and } (\text{not } x(1)) \text{ after } 0 \text{ns};
                                                                                           end avt_vozb;
           s2 \le Q(3) or (Q(1) and x(0));
```



Реализация комбинационной части автомата

На завершающем этапе проектирования можно преобразовать уравнения функций F1 и F2 к нужному элементному базису , взять триггеры с дополнительными входами начальной установки и задать элементам задержки сигналов. На основании этой информации несложно начертить структурную схему автомата, состоящую из перечисленных компонентов, и построить структурную модель. При этом, модель триггера может быть также представлена вентильной структурой. Тогда модель автомата будет соответствовать вентильному (логическому) уровню представления схемы. Если для описания триггера использовать функциональную модель, то получим функциональнологическую модель автомата.

Выбираем ИЛИ-НЕ (nor) базис для реализации автомата

Переход к базису или-нет

$$R_{3} = X_{1}$$
 $S_{3} = \overline{Q_{2}} X_{2} \overline{X_{1}} = hor(\overline{Q_{2}}, \overline{X_{2}}, X_{1})$
 $R_{2} = \overline{Q_{1}} \overline{X_{2}} = nor(\overline{Q_{1}}, X_{2})$
 $S_{2} = \overline{Q_{3}} + \overline{Q_{1}} X_{1} = nor(\overline{Q_{3}}, nor(\overline{Q_{1}}, \overline{X_{4}}))$
 $R_{1} = \overline{Q_{0}} X_{2} = nor(\overline{Q_{0}}, \overline{X_{2}})$
 $S_{2} = \overline{X_{2}} X_{1} + \overline{Q_{0}} \overline{X_{2}} = nor(nor(\overline{X_{2}}, \overline{X_{1}}), nor(\overline{Q_{0}}, \overline{X_{2}}))$
 $R_{0} = \overline{X_{2}} \overline{X_{2}} + \overline{Q_{0}} = nor(\overline{Q_{2}}, \overline{X_{2}}, \overline{X_{1}})$
 $S_{0} = \overline{Q_{2}} X_{2} X_{3} = hor(\overline{Q_{2}}, \overline{X_{2}}, \overline{X_{1}})$
 $S_{0} = \overline{Q_{2}} X_{2} X_{3} = hor(\overline{Q_{2}}, \overline{X_{2}}, \overline{X_{1}})$
 $S_{0} = \overline{Q_{3}} \overline{Q_{2}} + \overline{Q_{3}} \overline{Q_{0}} = nor(nor(\overline{Q_{3}}, \overline{Q_{2}}), uor(\overline{Q_{1}}, \overline{Q_{0}}))$

Проверка модели:





Рисунок 6


```
library IEEE;
                                                                                                                                                                                                                                                   s3 \le not (Q(2) \text{ or not } x(1) \text{ or } x(0)) \text{ after } 0ns;
use IEEE.Std_Logic_1164.all;
                                                                                                                                                                                                                                                   r2 \le not(Q(1) \text{ or } x(1)) \text{ after } 0ns;
                                                                                                                                                                                                                                                   s2 \le (Q(3) \text{ or not (not } Q(1) \text{ or not } x(0))) \text{ after 0ns;}
entity asavt_vozb is
generic (Lx: integer :=1;Ly: integer :=0; -- длина векторов вх. и вых.
                                                                                                                                                                                                                                                   r1 \le not (Q(0) \text{ or not } x(1)) after 0ns; --функции возбуждения
переменных
                                                                                                                                                                                                                       RS- триггеров
                                                                                                                                                                                                                                                   s1 \le (\text{not } (x(1) \text{ or not } x(0)) \text{ or not } (\text{not } Q(0) \text{ or } x(1))) \text{ after } 0 \text{ns};
Lst: integer :=3); -- длина вектора состояний
port(
                                                                                                                                                                                                                                                   r0 \le not(x(1) \text{ or not } Q(2)) \text{ after 0ns};
x: in std_logic_vector (Lx downto 0);
                                                                                                                                                                                                                                                   s0 \le not(Q(2) \text{ or not } x(1) \text{ or not } x(0)) \text{ after 0ns};
y: out STD_LOGIC_vector (Ly downto 0)
                                                                                                                                                                                                                       end process:
                                                                                                                                                                                                                       y(0) \le (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1) = (1 - 1)
end asavt_vozb;
                                                                                                                                                                                                                       комбинацонная схема F2
architecture avt_vozb of asavt_vozb is
signal r3,s3,r2,s2,r1,s1,r0,s0:STD_LOGIC; -- вместо nexst
                                                                                                                                                                                                                       process --регистр состояний на асинхронных RS- триггерах
signal Q:STD_LOGIC_vector(Lst downto 0):= "0000"; -- вместо st с
                                                                                                                                                                                                                       begin
установкой в начальное состояние
                                                                                                                                                                                                                       wait on r0,s0,r1,s1,r2,s2,r3,s3;
-- Явное описание запрещенного перехода отсутствует
                                                                                                                                                                                                                       Q(0) \le 0 or (not(r0) and Q(0)); -- уравнение асинхронного RS-триггера
-- Задавать временные диаграммы нужно правильно.
                                                                                                                                                                                                                       Q(1) \le s1 \text{ or } (not(r1) \text{ and } Q(1));
begin
                                                                                                                                                                                                                       Q(2) \le s2 \text{ or } (not(r2) \text{ and } Q(2));
process
                                                                                                                                                                                                                       Q(3) \le s3 \text{ or } (not(r3) \text{ and } Q(3));
begin -- комбинацонная схема F1
                                                                                                                                                                                                                       end process;
wait on x,Q;
                                                                                                                                                                                                                       end avt_vozb;
                           r3 \le x(0) after 0ns;
```


Реализуем нужные элементы:

```
library IEEE;
                                                       library IEEE;
use IEEE.STD_LOGIC_1164.all;
                                                       use IEEE.STD_LOGIC_1164.all;
entity nor2 is
                                                       entity nor3 is
       port(
                                                               port(
              in0: in STD LOGIC;
                                                                      in0: in STD LOGIC;
              in1: in STD LOGIC;
                                                                      in1 : in STD_LOGIC;
              out0: out STD_LOGIC
                                                                      in2 : in STD_LOGIC;
          );
                                                                      out0: out STD_LOGIC
end nor2:
                                                                  );
architecture nor2 of nor2 is
                                                       end nor3:
begin
                                                       architecture nor3 of nor3 is
       out0 <= transport(not(in0 or in1)) after
                                                       begin
                                                              out0 <= transport(not(in0 or in1 or in2))
2ns:
end nor2;
                                                       after 2ns;
                                                       end nor3;
```



Исходя из проделанной работы получаем схему автомата:





Максимальною ϵ затримка у 14ns. Отже мінімальна припустима довжина такту дорівнює 14ns, а максимальна припустима частота, за якої може функціонувати пристрій дорівнює $1/14*10^{-9} = 71.4 \ \mathrm{M}\Gamma$ ц.

Висновок

В данной расчетно-графической работе я получила навык построения асинхронного автомата Мура. В процессе построения были выполнены минимизация количества состояний автомата, кодирование его состояний и получение формул F_1 и F_2 .

На каждом этапе построения выполнялись проверки правильности расчетов. По результатам, полученным на всех этапах, можем сказать, что построение автомата проходило без ошибок.