

Fachbereich VI

Technische Informatik - Embedded Systems

Programmierbare Logik

- Aufgabensammlung und Laborübungen -

Autor: Prof. Dr.-Ing. Peter Gregorius

01. Oktober 2016 - unvollständige und nicht korrigierte Version

Vorwort und Erläuterungen

Vorwort

Dieses Skriptum stellt einen Teil der Unterlagen für die Vorlesung **Programmierbare** Logik (EDA) dar. Zusätzlich werden Kopien der Folien aus der Vorlesung und fallweise auch von ausgewählten Publikationen zur Verfügung gestellt. Das Skriptum dient partiell als Referenz für die in der Vorlesung behandelten Themenbereiche, deckt aber nicht alle relevanten Themengebiete ab. Es hat sich im Sprachgebrauch etabliert, die englischen Fachbegriffe zu verwenden. Teilweise macht eine deutsche Übersetzung nicht Sinn oder ist nicht möglich. Sind deutsche Fachbegriffe vorhanden, so werden diese verwendet. Der englische Terminologie wird meist in Klammern ergänzt. Das vorliegende Aufgabensammlung und Laborübungen basieren auf Fachliteratur und teilweise auf im Internet verfügbaren Unterlagen. Es ist nicht möglich alle Quellen im Detail zu benennen. An dieser Stelle sei den Kollegen, Autoren und Helfer gedankt, die benannt oder unbenannt zum gelingen dieses Skriptes beigetragen haben.

Anregungen und Korrekturen sind willkommen.

Peter Gregorius

Lehrinhalt und Lernziele

Die vorliegende Aufgabensammlung mit Laborübungen ergänzt die Vorlesung Programmierbare Logik (EDA). Empfohlene Voraussetzungen für diese Vorlesung und die dazugehörigen Laborübungen sind die Kenntnisse der Informatik, der Rechnerarchitektur, und der Digitaltechnik (und nicht zuletzt Ihr Interesse an der Thematik).

Aufbau der Aufgabensammlung und Laborübung

Das Skriptum wiederholt Inhalte der Vorlesungen "Grundlagen Digitaler System", "Informatik I-III", "Rechnerarchitektur" sowie der "Digitaltechnik". Ergänzt wird dieses Fachwissen um die Thematik der Programmierbaren Logik und den hardwarenahen Hochsprachen Verilog HDL bzw. VHDL. Jedes Kapitel bietet vertiefende Übungsaufgaben, die im Selbststudium zur Vor- und Nachbereitung der Laborübungen selbstständig bearbeitet werden müssen. Aufgabenstellungen markiert mit dem Symbol sind grundsätzlich zum jeweiligen Labortermin vorzubereiten und nachzuweisen. Nach der Lehrveranstaltung sollten Sie in der Lage sein, einfache digitale Funktionen mit VHDL beschreiben zu können und das Verhalten zu simulieren.

Testat: Zum Ende der Vorlesung. Alle Laborübungen sind fehlerfrei zu bearbeiten und mittels Laborbericht zu dokumentieren. Exemplarisch müssen 2 Laborübungen auf der Hardware in ihrer Funktion und Richtigkeit nachgewiesen werden. Die Auswahl hierzu erfolgt durch den Dozenten.

Die Laborübungen basieren teilweise auf den von Alter vorgegebenen Laboratory Exercises (ftp://ftp.altera.com/up/pub/Altera_Material/9.0/) Beispielen. Ergänzt werden die Übungen um einfache Rechenaufgaben zur Wiederholung der Grundlagen "Digitaltechnik", der "Rechnerarchitektur" sowie des "Electronic Design Automation".

Skripte, Bücher etc.

Prof. Dr.-Ing. Peter Gregorius: Folien und Skript

- 1. Louis Scheffer, Luciano Lavagno, Grant Martin, "EDA for IC System Design, Verification, and Testing"; CRC Press, ISBN: 9780849379239, Publication Date: March 23, 2006
- 2. Louis Scheffer, Luciano Lavagno, Grant Martin, "EDA for IC Implementation, Circuit Design, and Process Technology "; CRC Press, ISBN: 9780849379246 Publication Date: March 23, 2006
- 3. John E. Ayers, "Digital Integrated Circuits: Analysis and Design"; CRC Press, ISBN: 9781420069877, Publication Date: October 05, 2009
- 4. Jörg Ritter, Paul Molitor, VHDL: Eine Einführung"; Pearson Studium, ISBN: 978-3-8273-7047-1,288 Seiten, Erscheinungstermin: 4/2004
- 5. A. Hertwig, R. Brück, "Entwurf digitaler Systeme"; Hanser Verlag München, Wien 2000
- 6. G. Lehmann, B. Wunder, M. "Selz, Schaltungsdesign mit VHDL"; Franzis-Verlag Poing, 1994
- 7. Reichardt, Schwarz: VHDL-Synthese, ISBN 3-486-27384-1
- 8. Herbert Bernstein: Hochintehrierte Digitalschaltungen und Mikroprozessoren, ISBN 3-7905-0272-3
- 9. Klaus Beuth: Digitaltechnik (Vogel Buchverlag Würzburg)
- Jürgen Reichardt: Lehrbuch Digitaltechnik (Oldenbourg Verlag München)
- 11. Johannes Borgmeyer: Grundlagen der Digitaltechnik (Carl Hanser Verlag München/Wien)
- 12. Roland Woitowitz, Klaus Urbanski: Digitaltechnik (Springer Verlag Berlin)

Links im Netz

Im Netz finden sich zahlreiche Links zu VHDL. Hier nur eine kleine Auswahl:

- http://tams.informatik.uni-hamburg.de/research/vlsi/vhdl
- http://www.vhdl.org
- http://www.vhdl-online.de
- http://en.wikipedia.org/wiki/VHDL
- http://de.wikipedia.org/wiki/Very_High_Speed_Integrated_Circuit_ Hardware_Description_Language
- http://www.asic-world.com/vhdl
- http://www.labbookpages.co.uk
- http://www.fpga4fun.com

Empfohlene Hilfsmittel und Software:

- http://www.alterawiki.com/wiki/Main_Page
- http://www.linear.com
- http://www.octave.org
- http://www.scilab.org
- http://bwrc.eecs.berkeley.edu/classes/icbook/spice/
- http://www.cadence.com/products/orcad/pages/downloads.aspx#pspice
- http://www.gpleda.org/index.html

Hinweis

Die Informationen in diesem Dokument werden ohne Rücksicht auf einen eventuellen Patentschutz veröffentlicht. Die erwähnten Soft- und Hardware-Bezeichnungen können auch dann eingetragene Warenzeichen sein, wenn darauf nicht besonders hingewiesen wird. Sie gehören den jeweiligen Warenzeicheninhabern und unterliegen gesetzlichen Bestimmungen. Verwendet werden u. a. folgende geschützte Bezeichnungen: ActivePerl, Copernic Desktop Search, Google, Wikipedia, Microsoft Word, Office, Excel, Windows, Project, Adobe Acrobat, Adobe Reader, Adobe Photoshop, CorelDRAW, Corel PhotoPaint, Corel Paint Shop Pro, TeXaide.

1. Übersicht zu den Übungen

1.1. Übungsaufgaben (3)

Lernziel: Die Aufgabensammlung bietet zum einem die Möglichkeit Grundlagenwissen aufzufrischen und zum anderem die Vertiefung des Fachwisssens und der Methodenkompetenz im Entwurf Programmierbarer Logik. Dazu gehört der Umgang mit dem Simulator ModelSim und die generelle Vorgehensweise zur Beschreibung einfacher Kombinatorik mit VHDL oder Verilog HDL. Neben der Beschreibung der Funktionalität wird auch das Konzept der Testumgebung (Test Bench) dargestellt. Zu jeder Funktion muss eine entsprechende Verifikation der Funktionalität durchgeführt werden. Zur Vorbereitung der Laborübung ist das Dokument ModelSim_ GUI_Introduction durchzuarbeiten. Zur eigenständigen Einarbeitung kann eine Testversion unter http://www.mentor.com/products/fv/modelsim/ heruntergeladen werden.

Nr.	Link	Inhalt
K-1	3.1.1	Minimierung I - DMF und KMF
K-2	3.1.2	Minimierung II - Boolesche Gesetze
K-3	3.1.3	Minimierung III - Mehrheitsentscheider
K-4	3.1.4	Kombinatorik mit einem Ausgangssignal
K-5	3.1.5	Kombinatorik mit zwei Ausgangssignalen
K-6	3.1.6	5-zu-1-Multiplexer
K-7	3.1.7	Multiplexer als Basis I
K-8	3.1.8	Multiplexer als Basis II
K-9	3.1.9	Multiplexer als Basis III
K-10	3.1.10	7-Segmentanzeige
S-1	3.2.1	Master/Slave Flip-Flops
S-2	3.2.3	Synchroner mod(10)-Zähler
S-3	3.2.4	Bit-Sequenzerkennung mit Mealy-Automat
S-4	3.2.5	Zweistelliger Gray-Code-Zähler
S-5	3.2.6	Realisierung eines einfachen asynchronen Zählers
S-6	3.2.6	Impulsfolgeerkennung mit Zustandsautomat

Tabelle 1.1.: Übersicht zu den Übungsaufgaben

1.2. Laborübung (4)

Die Laborübungen sind in mehreren Teilaufgaben unterteilt. Des weiteren wird vermittelt, wie einfache Ein- und Ausgabegeräte (hier Schalter und LEDS und Anzeigen) mit dem FPGA Chip verbunden werden.

Lernziel: In den ersten Laboraufgaben werden Basisfunktionen wie Register, Entprellschaltungen und Decoder entwickelt. Diese Basisfunktionen werden in den darauffolgenden Laborübungen wieder verwendet.

Nr.	Link	Inhalt
		Basiskomponenten
L-2	4.2	Erkennung einer Bit-Sequenz
L-3	4.3	Takte, Zähler und Zeitgeber
L-4	4.4	Booth-Algorithmus mit Datenpfad und Steuerwerk

2. Altera Entwicklungsumgebung

2.1. Einführung

Altera (www.altera.com)ist einer der führenden FPGA-Hersteller und bietet eine Vielzahl von programmierbaren Logikbausteinen für die Entwicklung von Embedded Systems. Die wichtigsten FPGA-Familien von Altera im Überblick:

- Stratix Series
- Arria Series
- The Cyclone
- MAX 10 Series

Detaillierte Informationen zu den Leistungsfähigkeiten der FPGA-Familien finden sich unter https://www.altera.com/products/fpga/overview.html. Für die Labor-übungen findet ein FPGA der Altera Cyclone-Familie Anwendung.




Abbildung 2.1.: Die Altera Cyclone-FPGAs (Quelle: www.altera.com).

Der Aufbau von FPGAs (Field Programmable Gate Array) beruht in erster Linie auf programmierbare *Look-Up* Tabellen (LUT), in denen die Wahrheitstabelle einer kombinatorischen Funktion in Speichern hinterlegt werden. Die Auswahl der richtigen Ergebnisfunktion geschieht über Multiplexer, die mit den Steuerbits, hier den Eingangsvaria-

blen einer kombinatorischen Funktion, den Speicherinhalt auf den Ausgang schalten. Ein FPGA besteht aus vielen kleinen Funktionsblöcken. Diese einzelnen Blöcke können über ein Netzwerk von Verbindungen miteinander verknüpft werden. Durch diese Verknüpfungen entsteht dann eine personalisierte Schaltung, das fertige Endprodukt. Neben logischen Funktionen stehen auch noch Register und Flip-Flops auf den Chips zur Verfügung.




Abbildung 2.2.: Cyclone VI FPGAs Blockschaltbild (Quelle: www.altera.com).

Neben der Kernfunktionalität des FPGAs sind zusätzliche Logikfunktionen, Speicher und verschieden Leistungsfähige I/O-Anschlüsse (I/O: Input/Putput) vorgesehen. Komplexität und Leistungsumfang der Zusatzfunktionen variieren mit den FPGA-Familien. Sehr hilfreiche Informationen zu FPGAs finden sich im Internet. Hier eine Auswahl:

- http://www.fpga4fun.com/FPGAinfo1.html
- http://www.fpga4fun.com/FPGAinfo2.html

2.2. Hardware Entwicklungsboard

Altera bietet, meist in Kooperation mit entsprechenden PCB-Herstellern, Entwicklungs- und DEMO-Boards. Dies ermöglicht eine schnelle Entwicklung von Prototypen. Für die Laborübungen zu den Vorlesungen "Digitaltechnik" und "Electronic Design Automation" wird das Entwicklungsboard DE2-115 verwendet.

In Abbildung 2.4 ist das Blockschaltbild des Entwicklungsboard DE2-115 dargestellt. Eine Vielzahl von Schnittstellen, Schaltern, Anzeigeelementen und Speichern ermögli-




Abbildung 2.3.: Das DE2-115 Entwicklungsboard von www.terasic.com.

chen umfangreiche Entwicklungen. Eine vollständige Dokumentation des DE2-115 Entwicklungsboard findet sich unter ftp://ftp.altera.com/up/pub/Altera_Material/Boards/DE2-115/DE2_115_User_Manual.pdf.




Abbildung 2.4.: Blockschaltbild DE2-115.

3. Aufgabensammlung


3.1. Kombinatorische Logik


3.1.1. Minimierung I - DMF und KMF

Gegeben ist die Wahrheitstabelle rechts.

- a) Entwickeln Sie ein Blockschaltbild zur Umsetzung der Funktion. Zu verwenden ist reine Kombinatorik! Zur Hilfestellung nutzen Sie die gegebene Wahrheitstabelle und/oder das Karnaugh-Diagramm.
- b) Geben Sie für den Ausgang f eine Boolesche Funktion an.
- c) Entwickeln Sie in VHDL ein **Verhaltensmodell** zur Umsetzung der Funktion.
- d) Entwickeln Sie eine Testumgebung für die Funktion in VHDL.

$(i)_{10}$	X	У	z	v	f
0	0	0	0	0	0
1	0	0	0	1	0
2	$\begin{vmatrix} 0 \\ 0 \end{vmatrix}$	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	$\begin{bmatrix} 0 \\ 0 \end{bmatrix}$	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	1
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1





```
ENTITY COMB_logic_4 IS
  PORT(
           x: IN std_logic;
           y: IN std_logic;
3
           z: IN std_logic;
5
           v: IN std_logic;
           f: OUT std_logic);
  END COMB_logic_4;
7
  ARCHITECTURE behave OF COMB_logic_4 IS
9
       BEGIN
11
13
       END behave;
15
```

3.1.2. Minimierung II - Boolesche Gesetze

Gegeben ist das Karnaugh-Diagramm:

$f_{KD}(x, y, z,$	v):		v	у ————————————————————————————————————
_	0	1	5 0	1
_ z	1	3 0	₇ 1	6 0
\mathbf{x}	0	1	0	1
	₈ 1	9 0	1 1 13	0

- a) Bestimmen Sie die DNF!
- b) Beweisen Sie durch geeignete Umformung, dass $f_{KD}(x, y, z, v) = x \not\leftrightarrow y \not\leftrightarrow z \not\leftrightarrow v$ für das obige Karnaugh-Diagramm gilt.
- c) Zeichnen Sie die Minimalform für die Funktion auf Gatter-Ebene (zulässige Gatter: INV, NAND, NOR, AND OR)! Geben Sie das VHDL-Verhaltensmodell an.

$(i)_{10}$	x	у	Z	v	f
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	
7	0	1	1	1	
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0	1	
14	1	1	1	0	
15	1	1	1	1	

```
ENTITY COMB_logic_4 IS
   PORT(
           x: IN std_logic;
           y: IN std_logic;
3
           z: IN std_logic;
5
           v: IN std_logic;
           f: OUT std_logic);
7
  END COMB_logic_4;
   ARCHITECTURE behave OF COMB_logic_4 IS
9
       BEGIN
11
13
       END behave;
15
```


3.1.3. Minimierung III - Mehrheitsentscheider

Es ist ein 2-von-3 Mehrheitsentscheider zu entwickeln. Der Mehrheitsentscheider hat 3 Eingänge. Am Ausgang f wird der mehrheitliche Logikpegel - hier die 1_b - angezeigt.

- a) Entwickeln Sie ein Blockschaltbild zur Umsetzung des 2-von-3 Mehrheitsentscheider. Zur Hilfestellung nutzen Sie die gegebene Wahrheitstabelle und/oder das Karnaugh-Diagramm. Hinweis: Entwickeln Sie nach der 1_b!
- b) Geben Sie für den Ausgang r eine Boolesche Funktion an.
- c) Entwickeln Sie in VHDL ein Verhaltensmodell zur Umsetzung des 2-von-3 Mehrheitsentscheider. Nutzen Sie den Lückentext (Programmrumpf).

Hinweis: Der 2-von-3 Mehrheitsentscheider zeigt am Ausgang immer den Wert der zweimal auftritt an!

$(i)_{10}$	X	у	$\mid z \mid$	f
0	0	0	0	
1	0	0	1	
2	0	1	0	
3	0	1	1	
4	1	0	0	
5	1	0	1	
6	1	1	0	
7	1	1	1	



```
ENTITY COMB_logic_3 IS
   PORT(
           x: IN std_logic;
3
           y: IN std_logic;
           z: IN std_logic;
           f: OUT std_logic);
5
   END COMB_logic_3;
7
   ARCHITECTURE behave OF COMB_logic_3 IS
9
       BEGIN
11
13
       END behave;
```

3.1.4. Kombinatorik mit einem Ausgangssignal

Minimieren Sie die Schaltung mittels den Verfahren nach Karnaugh, Veitch und Quine-McCluskey. Für die Minimierung ist eine minimale Realisierung auf Gatter-Ebene anzugeben. Erlaubt sind die Gatter AND, NAND, NOR, OR, XOR und XNOR mit jeweils zwei Eingängen. Simulieren Sie ihre Lösung mit ModelSim unter Verwendung der Grundgatter (siehe Anhang B.1). Beschreiben Sie die Schaltung in VHDL als Verhaltensmodell und Strukturmodell.

$$f(x, y, z, v) = m_0 \lor m_2 \lor m_3 \lor m_4 \lor m_8 \lor m_{10} \lor m_{11} \lor m_{14} \lor m_{15}$$

$$(3.1)$$

$(i)_{10}$	x	y	z	$v \mid$	f Karnaugh-Diagramm für f :
0	0	0	0	0	у
1	0	0	0	1	f_{KD} :
2	0	0	1	0	V
3	0	0	1	1	0 1 5 4
4	0	1	0	0	_ Z 2 3 7 6
5	0	1	0	1	
6	0	1	1	0	A -
7	0	1	1	1	<u> 8 9 13 12 </u>
8	1	0	0	0	Veitch-Diagramm für f :
					<u>y</u>
Ω	1 1	Ω	()		
9	1	0	0	1	f_{VD} :
9 10	$\begin{vmatrix} 1 \\ 1 \end{vmatrix}$	0	0	$\begin{bmatrix} 1 \\ 0 \end{bmatrix}$	f_{VD} :
					f_{VD} : $\begin{array}{c ccccccccccccccccccccccccccccccccccc$
10	1	0	1	0	$egin{array}{c cccc} V & V \\ \hline & & & & \\ \hline & & & & \\ \hline & & & & \\ \hline & & & &$
10 11	1 1	0	1 1	0 1	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
10 11 12	1 1 1	0 0 1	1 1 0	0 1 0	$egin{array}{c cccc} V & V \\ \hline & & & & \\ \hline & & & & \\ \hline & & & & \\ \hline & & & &$

Die internen Signale der kombinatorischen Schaltung müssen benannt werden, damit Sie das Strukturmodell, basierend auf der Bibliothek, aufbauen können. Vergleichen Sie in der Simulation das VHDL-Verhaltensmodell mit dem Strukturmodell.

```
ENTITY COMB_logic_4 IS
          x: IN std_logic;
  PORT(
           y: IN std_logic;
           z: IN std_logic;
4
           v: IN std_logic;
6
           f: OUT std_logic);
  END COMB_logic_4;
8
   ARCHITECTURE behave OF COMB_logic_4 IS
       BEGIN
10
12
14
       END behave;
```

• Programmrumpf für das Strukturmodell

```
ENTITY COMB_logic_4 IS
  PORT(
         x: IN std_logic;
           y: IN std_logic;
3
           z: IN std_logic;
5
           v: IN std_logic;
           f: OUT std_logic);
  END COMB_logic_4;
7
  ARCHITECTURE struct OF COMB_logic_4 is
9
      COMPONENT _____ is
11
      PORT(
               x,y:IN std_logic;
               f: OUT std_logic
13
      END COMPONENT;
15
      COMPONENT _____ is
17
       PORT(
               x,y: IN std_logic;
               f: OUT std_logic
19
      END COMPONENT;
21
      COMPONENT _____ is
23
      PORT( x,y:IN std_logic;
               f: OUT std_logic
25
      END COMPONENT;
27
      SIGNAL _____: std_logic;
29
  BEGIN
33
35
37
  END struct;
```


3.1.5. Kombinatorik mit zwei Ausgangssignalen

Gegeben ist folgende Wahrheitstabelle für drei Eingangsvariablen (x,y,z):


$(i)_{10}$	X	у	z	f(x,y,z)	g(x,y,z)
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	0	0
5	1	0	1	1	0
6	1	1	0	0	1
7	1	1	1	1	0

Entwickeln Sie ein Blockschaltbild zur Umsetzung der Wahrheitstabelle. Zu verwenden ist reine Kombinatorik! Zur Minimierung verwenden Sie die Verfahren nach Karnaugh, Veitch und Quine-McCluskey.

Karnaugh-Diagramm für f:



Veitch-Diagramm für f:



Gesucht wird die Lösung mit der geringsten Anzahl von Gattern! Zeigen Sie die Äquivalenz der Lösungen nach Karnaugh, Veitch und Quine-McCluskey. Entwickeln Sie in VHDL sowohl ein **Verhaltensmodell** als auch ein **Strukturmodell**. Nutzen Sie den Lückentext und die gegebene Bibliothek (siehe Anhang B.1) der Grundgatte.

```
ENTITY COMB_logic_3 IS

PORT( x,y,z: IN std_logic;
    f,g: OUT std_logic);

END COMB_logic_3;

ARCHITECTURE behave OF COMB_logic_3 IS

BEGIN

BEGIN

END behave;
```

• Programmrumpf für das Strukturmodell

```
ENTITY COMB_logic_3 IS
  PORT(
         x: IN std_logic;
           y: IN std_logic;
           z: IN std_logic;
4
           f: OUT std_logic;
           g: OUT std_logic);
6
  END COMB_logic_3;
8
  ARCHITECTURE struct OF COMB_logic_3 is
10
      COMPONENT _____ is
12
      PORT(
              x,y:IN std_logic;
               f: OUT std_logic);
      END COMPONENT;
14
      COMPONENT _____ is
16
              x,y:IN std_logic;
      PORT(
               f: OUT std_logic);
18
       END COMPONENT;
20
      COMPONENT _____ is
               x,y:IN std_logic;
      PORT(
22
               f: OUT std_logic);
       END COMPONENT;
24
      SIGNAL _____: std_logic;
26
  BEGIN
28
30
32
34
  END struct;
```

	Boolesche Funktionen
f =	
g =	

3.1.6. 5-zu-1 Multiplexer

Gegeben ist ein 2-zu-1 Multiplexer (siehe Anhang B.1). Mit dem Auswahleingang s wird entweder das Signal am Eingang x oder das Signal am Eingang y auf den Ausgang f geschaltet.




Abbildung 3.1.: Multiplexer.

Wahrheitstabelle:

$$\begin{array}{c|c|c|c}
(i)_{10} & s & f \\
\hline
0 & 0 & x \\
1 & 1 & v
\end{array}$$

Boole'sche Funktion:

$$f(x, y, s) = (\neg s \land x) \lor (s \land y)$$

Beschreiben Sie den 5-zu-1 Multiplexer auf Basis des gegebenen 2-zu-1 Multiplexers als VHDL-Strukturmodell.

Wahrheitstabelle:

$(i)_{10}$	s_2	s_1	s_0	\int
0	0	0	0	u
1	0	0	1	v
2	0	1	0	w
3	0	1	1	x
4	1	0	0	у
5	1	0	1	у
6	1	1	0	у
7	1	1	1	у





Abbildung 3.2.: 5-zu-1 Multiplexer.

3.1.7. Multiplexer als Basis I

Gegeben ist folgendes Schaltbild:



Bestimmen Sie die Funktion für f = f(x, y, z, v) und g = f(x, y, z, v). Finden Sie die disjunktive Minimalform (DMF). Realisieren sie die Schaltung mit der geringst möglich Zahl an 2-zu-1-Multiplexern. Beschreiben Sie die Funktion mit VHDL unter Verwendung des 2-zu-1-Multiplexers als Basiskomponente (siehe gegebene VHDL-Beschreibung MUX_2to1 Anhang B.1). Nutzen Sie den Lückentext. Simulieren Sie die Schaltung mit ModelSim.

Tragen Sie die Boolschen Funktionen in die Tabelle ein.

	Boolesche Funktionen
f =	
g =	

• Beschreibung der Kombinatorik mit MUX als Basis in VHDL

```
ENTITY COMB_MUXB_2 IS
 PORT(
       3
       5
       7
9
 END COMB_MUXB_2;
 ARCHITECTURE struc OF COMB_MUXB_2 IS
 COMPONENT .....
13
   PORT (....;
       15
 END COMPONENT;
17
 SIGNAL ......
  -SIGNAL bit_zero : std_logic:= '0';
19
  -SIGNAL bit_one : std_logic:= '1';
 SIGNAL tempg, tempf : std_logic;
21
 BEGIN
23
    25
    27
29
31
 END struc;
```


3.1.8. Multiplexer als Basis II

Gegeben ist folgende Strukturbeschreibung einer kombinatorischen Schaltung, basierend auf 2-zu-1-Multiplexer (B.1):

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
  ENTITY COMB_MUXB_2 IS
                IN std_logic:='U';
   PORT(
           x:
                IN std_logic:='U';
6
           у:
               IN std_logic:='U';
           z:
8
               IN std_logic:='U';
           bit_zero: IN std_logic:= '0';
           bit_one: IN std_logic:= '1';
10
               OUT std_logic;
               OUT std_logic);
12
           g:
   END COMB_MUXB_2;
14
   ARCHITECTURE struc OF COMB_MUXB_2 IS
16
   COMPONENT MUX_2to1
18
     PORT (x,y,s : IN std_logic;
                  : OUT std_logic);
   END COMPONENT;
20
  SIGNAL e1,e2,e3,nx : std_logic;
22
    -SIGNAL bit_zero : std_logic:=
    -SIGNAL bit one : std logic:= '1';
24
   SIGNAL tempg, tempf : std_logic;
26
   BEGIN
           nx \le NOT x;
28
           IMX1 : MUX_2to1 PORT MAP (bit_zero,y,x,e1);
           IMX2 : MUX_2to1 PORT MAP (z,bit_one,e1,tempg);
30
           IMX3 : MUX_2to1 PORT MAP (v,bit_one,z,e2);
           IMX4 : MUX_2to1 PORT MAP (bit_zero, e2, nx, e3);
32
           IMX5 : MUX_2to1 PORT MAP (e3,bit_one,e1,tempf);
34
           g \le tempg;
           f \le tempf;
  END struc;
36
```

Wahrheitstabelle und Schaltsymbol für den 2-zu-1-Multiplexer:

$$\begin{array}{c|c|c|c}
i_{10} & s & f \\
\hline
0 & 0 & x \\
1 & 1 & y
\end{array}$$



- a) Entwickeln Sie das Blockschaltbild mit Multiplexern zur gegebenen VHDL-Beschreibung. Bestimmen Sie die Funktion für f=f(x,y,z,v) und g=f(x,y,z,v).
- b) Finden Sie die disjunktive Minimalform (DMF).
- c) Realisieren sie die Schaltung mit der geringst möglich Zahl an Gattern. Erlaubt sind nur Gatter mit 2 Eingängen.
- d) Beschreiben Sie die Funktion als VHDL-Strukturmodell unter Verwendung der in VHDL gegebenen Bibliothekselemente im **Anhang** (B). Nutzen Sie den Lückentext.
 - Wahrheitstabelle und Karnaugh-Diagramme [siehe Aufgabenteil b) und c)]

$(i)_{10}$	$\mid x \mid$	y	z	$oldsymbol{v}$	f(x, y, z, v)	g(x, y, z, v)			
0	0	0	0	0			f(x,y,z,v):	У	\dashv
1	0	0	0	1			I(X, Y, Z, V).	V	
2	0	0	1	0					
3	0	0	1	1			0	1 5 4	_
4	0	1	0	0			$-$ z $\frac{1}{2}$	3 7 6	
5	0	1	0	1				11 15 14	
6	0	1	1	0			X 10 10	11 13 14	٦
7	0	1	1	1			8	9 13 12 y	
8	1	0	0	0			g(x,y,z,v):		-
9	1	_		-1			0(70 / / /	V	
5	1	0	0	1					
10	1	$\begin{bmatrix} 0 \\ 0 \end{bmatrix}$	$\begin{vmatrix} 0 \\ 1 \end{vmatrix}$	$\begin{bmatrix} 1 \\ 0 \end{bmatrix}$					
								1 5 4	
10	1	0	1	0				1 5 4	
10 11	1 1	0 0	1 1	0 1			_ Z		
10 11 12	1 1 1	0 0 1	1 1 0	0 1 0			- z	3 7 6	


• Programmrumpf für das Strukturmodell:

```
ENTITY COMB_logic_4 IS
2 | PORT( x,y,z,v: IN std_logic;
          f,g: OUT std_logic
  );
4
  END COMB_logic_4;
6
  ARCHITECTURE struct OF COMB_logic_4 is
8
      COMPONENT _____ is
      PORT( x,y:IN std_logic;
10
               f: OUT std_logic);
12
      END COMPONENT;
      COMPONENT _____ is
14
      PORT(
              x,y: IN std_logic;
               f: OUT std_logic);
16
      END COMPONENT;
18
      COMPONENT _____ is
      PORT( x,y:IN std_logic;
20
               f: OUT std_logic);
      END COMPONENT;
22
      SIGNAL _____: std_logic;
24
26
  BEGIN
28
30
32
34
  END struct;
36
```

	Boolesche Funktionen
f =	
g =	


3.1.9. Multiplexer als Basis III

Gegeben ist folgenden Schaltungsanordnung:



Die Schaltung links besteht aus zwei 4zu-1-Multiplexer. Die Multiplexerfunktion ist gegeben als:


i_{10}	S_1	S_0	$\mid m \mid$
0	0	0	n_0
1	0	1	n_1
2	1	0	n_2
3	1	1	n_3





- a) Füllen Sie die Wahrheitstabelle für die gegebene Schaltung aus. Welche Funktion wird mit der Multiplexeranordnung realisiert?
- b) Die Multiplexer sollen ersetzt werden. Gesucht wird eine kombinatorische Ersatzschaltung mit der geringsten Anzahl von Gattern! Erlaubt sind nur Gatter mit maximal 2 Eingängen (NOT, AND, NAND, OR, NOR, XOR, XNOR). Zeigen Sie die Äquivalenz der Lösung.
- c) Entwickeln Sie in VHDL ein Strukturmodell zur Umsetzung. Nutzen Sie den Lückentext und die gegebene Bibliothek der Grundgatter im Anhang (B.1).
- d) Ergänzen Sie das Impulsdiagramm.

Gegeben ist folgende Wahrheitstabelle für drei Eingangsvariablen (c,x,y):

(i)10	c	$\mid y \mid$	x	f(c, y, x) g(c, y, x)
	0	0	0	0	
	1	0	0	1	
	2	0	1	0	
	3	0	1	1	
	4	1	0	0	
	5	1	0	1	
	6	1	1	0	
	7	1	1	1	







Tragen Sie die Boolschen Funktionen in die Tabelle ein.

	Boolesche Funktionen
f =	
g =	

• Programmrumpf für das Strukturmodell:

```
ENTITY COMB_logic_4 IS
2 | PORT( x,y,z,v: IN std_logic;
          f,g: OUT std_logic
  );
4
  END COMB_logic_4;
6
  ARCHITECTURE struct OF COMB_logic_4 is
8
      COMPONENT _____ is
      PORT( x,y:IN std_logic;
10
               f: OUT std_logic);
12
      END COMPONENT;
      COMPONENT _____ is
14
      PORT(
              x,y: IN std_logic;
               f: OUT std_logic);
16
      END COMPONENT;
18
      COMPONENT _____ is
      PORT( x,y:IN std_logic;
20
               f: OUT std_logic);
      END COMPONENT;
22
      SIGNAL _____: std_logic;
24
26
  BEGIN
28
30
32
34
  END struct;
36
```

3.1.10. 7-Segementanzeige

Die Siebensegmentanzeige eignet sich auch zur Darstellung von Sedezimal-Code oder BCD-Codes.




Abbildung 3.3.: Siebensegmentanzeige für BCD-Code.

Abbildung 3.3 zeigt ein 7-Segment-Modul, welches über ein 4-Bit Datenwort mit den Bits b_0, b_1, b_2 und b_3 angesteuert werden kann. Die Wahrheitstabelle auf der folgenden Seite zeigt die Codierung für eine BCD-Darstellung.

- 1. Entwickeln Sie einen kompletten Decoder zur Ansteuerung einer Siebensegmentanzeige zur Darstellung von Hexadezimalzeichen bzw. BCD-Codierung. Geben Sie die Schaltung auf Gatter-Ebene an. Vergleichen Sie die DMF. Finden Sie Möglichkeiten zur weiteren Vereinfachung.
- 2. Entwickeln Sie eine VHDL-Testumgebung und simulieren Sie den Sedezimal-Decoder mit ModelSim. Schreiben Sie dazu ein VHDL-Verhaltensmodell und ein VHDL-Strukturmodell.
- 3. Entwickeln Sie eine VHDL-Testumgebung und simulieren Sie den BCD-Decoder mit ModelSim. Schreiben Sie dazu ein VHDL-Verhaltensmodell und ein VHDL-Strukturmodell.

Hinweis: Der Sedezimal-Code beinhaltet inherent den BCD-Code. Es bietet sich an, einen umschaltbaren Decoder zu entwickeln, der sowohl Sedezimal als auch BCD-Code anzeigen kann. Zur Umsetzung der Aufgabenstellung lesen Sie bitte das *User Manual* ftp://ftp.altera.com/up/pub/Altera_Material/Boards/DE2-115/DE2_115_User_Manual.pdf durch. Achten Sie darauf (siehe Wahrheitstabelle), dass die Segemente der Anzeige low-aktiv sind.

Das Signal LTN steuert die Funktion des Decoders. Ist $LNT=0_2$, so ist der Decoder inaktiv. Das Signal BLN erlaubt einen Funktionstest der Segmente. Mit $BLN=1_2$ werden alle Segmente aktiv geschaltet, ohne das die Steuerbits b_3,\ldots,b_0 aktiv sind.


▶ Sedezimal-Code


	Eingänge							Segmente						f g b
$(i)_{10}$	LTN	BLN	b_3	b_2	b_1	b_0	a	b	c	d	e	f	g	e c
0	1	0	0	0	0	0	0	0	0	0	0	0	1	8
1	1	0	0	0	0	1	1	0	0	1	1	1	1	
2	1	0	0	0	1	0	0	0	1	0	0	1	0	5
3	1	0	0	0	1	1	0	0	0	0	1	1	0	3
4	1	0	0	1	0	0	1	0	0	1	1	0	0	4
5	1	0	0	1	0	1	0	1	0	0	1	0	0	5
6	1	0	0	1	1	0	0	1	0	0	0	0	0	6
7	1	0	0	1	1	1	0	0	0	1	1	1	1	3
8	1	0	1	0	0	0	0	0	0	0	0	0	0	8
9	1	0	1	0	0	1	0	0	0	0	1	0	0	9
10	1	0	1	0	1	0	0	0	0	1	0	0	0	R
11	1	0	1	0	1	1	1	1	0	0	0	0	0	6
12	1	0	1	1	0	0	0	1	1	0	0	0	1	
13	1	0	1	1	0	1	1	0	0	0	0	1	0	8
14	1	0	1	1	1	0	0	1	1	0	0	0	0	E
15	1	0	1	1	1	1	0	1	1	1	0	0	0	6
16	0	1	X	X	X	x	0	0	0	0	0	0	0	8
17	0	0	X	X	X	X	$\parallel 1$	1	1	1	1	1	1	8


Tragen Sie die Boolschen Funktionen für jedes Segment in die Tabelle ein.


	Boolesche Funktionen Sedezimal-Decoder
a =	
b =	
c =	
d =	
e =	
f =	
g =	


► Sedezimal-Code


















▶ BCD-Code


	Eingänge							Segmente						f g b
$(i)_{10}$	LTN	BLN	b_3	b_2	b_1	b_0	a	b	c	d	e	f	g	e _ c
0	1	0	0	0	0	0	0	0	0	0	0	0	1	-
1	1	0	0	0	0	1	1	0	0	1	1	1	1	
2	1	0	0	0	1	0	0	0	1	0	0	1	0	5
3	1	0	0	0	1	1	0	0	0	0	1	1	0	3
4	1	0	0	1	0	0	1	0	0	1	1	0	0	9
5	1	0	0	1	0	1	0	1	0	0	1	0	0	5
6	1	0	0	1	1	0	0	1	0	0	0	0	0	6
7	1	0	0	1	1	1	0	0	0	1	1	1	1	3
8	1	0	1	0	0	0	0	0	0	0	0	0	0	8
9	1	0	1	0	0	1	0	0	0	0	1	0	0	9
10	1	0	1	0	1	0	1	1	1	1	1	1	1	8
11	1	0	1	0	1	1	1	1	1	1	1	1	1	8
12	1	0	1	1	0	0	1	1	1	1	1	1	1	8
13	1	0	1	1	0	1	1	1	1	1	1	1	1	B
14	1	0	1	1	1	0	1	1	1	1	1	1	1	B
15	1	0	1	1	1	1	1	1	1	1	1	1	1	8
16	0	1	X	х	X	X	0	0	0	0	0	0	0	8
17	0	0	X	X	X	X	1	1	1	1	1	1	1	8


Tragen Sie die Boolschen Funktionen für jedes Segment in die Tabelle ein.


	Boolesche Funktionen BCD-Decoder
a =	
b =	
c =	
d =	
e =	
f =	
g =	


► BCD-Code

















3.2. Sequentielle Logik

3.2.1. Master/Slave Flip-Flops

Entwickeln Sie nachfolgend aufgelistete Flip-Flops in VHDL. Überprüfen Sie die Funktion mittels Simulation mit ModelSim.

- Master-Slave JK-FF
- Master-Slave D-FF




Abbildung 3.4.: MS D-FF mit asynchronen und synchronen Reset-Eingang (CLR,CRS)

Alle Flip-Flops verfügen über einen Rücksetzeingang (CLR). Für alle Typen von Flip-Flops gilt zudem, dass der Rücksetzeingang sowohl synchron als asynchron realisiert werden sollen.

3.2.2. Synchroner mod(10)-Zähler

Gegeben ist folgender VHDL-Code zur Beschreibung eines vierstelligen Zählers in Form einer Zwei-Prozessbeschreibung. Der Zähler kann in jedem Zustand zurückgesetzt werden. Folgendes Verhalten weist der Zähler auf:

- $CLR = 0 \rightarrow Z\ddot{a}hler Y = \{3, 4, 5, 6, 7, 8, 9, A, B, C\}_{16}$
- $CLR = 1 \rightarrow Z\ddot{a}hler \underline{Y} = \{3\}_{16}$
- a) Entwickeln Sie das Zustandsdiagramm. Erstellen Sie die Zustandstabelle und die Kodierung der Zustände.
- b) In welcher Codierung wird gezählt?
- c) Entwickeln Sie eine Realisierung mit **geringster Anzahl** an Gattern (nur Gatter mit 2 Eingängen) unter Verwendung von MS D-FF.
- d) Vervollständigen Sie das Blockschaltbild. Achten Sie darauf, dass die richtigen Signale als Ausgang definiert werden (Hinweis: Reset-Bedingung)!

Anmerkung: Alle redundanten Bitkombinationen werden in den Zustand $S_0 = (3)_{16}$ überführt.


```
ENTITY CountMod10_Exzess IS
  PORT ( CLK, CLR: IN std_logic;
           y: OUT std_logic_vector(3 DOWNTO 0) );
  END CountMod10_Exzess;
                           Verhaltensmodell —
  ARCHITECTURE SEQUENCE OF CountMod10_Exzess IS
   TYPE
           STATE IS (S0,S1,S2,S3,s4,S5,S6,S7,S8,S9);
   SIGNAL ACT_STATE , NEXT_STATE : STATE ;
   SIGNAL y_temp : std_logic_vector(3 DOWNTO 0) := "UUUU";
                      — Zustandsaktualisierung –
10
   BEGIN
      S_SPEICHER: PROCESS (CLK, CLR)
12
       BEGIN
14
       IF CLR='1' THEN ACT_STATE <= SO AFTER 5ns;
           ELSIF CLK='1' AND CLK'event THEN
                ACT_STATE <= NEXT_STATE AFTER 5ns;
16
           END IF:
       END PROCESS S_SPEICHER;
18
                        — Kombinatorik –
   UE SN:
           PROCESS (CLR, ACT_STATE)
20
           BEGIN
            NEXT_STATE <= ACT_STATE AFTER 5ns;</pre>
22
           CASE ACT_STATE is
                  S0 \implies y_{temp} <= "0011";
           WHEN
24
                    IF CLR= '0'
                        THEN NEXT_STATE <= S1 AFTER 5ns;
26
                         ELSE NEXT_STATE <= SO AFTER 5ns;
                    END IF;
28
           WHEN S1 \Rightarrow y_temp <= "0100";
                    IF CLR= '0'
30
                        THEN NEXT_STATE <= S2 AFTER 5ns;
                         ELSE NEXT_STATE <= SO AFTER 5ns;
32
                    END IF:
34
           WHEN
                  S2 \implies y_{temp} <= "0101";
                    IF CLR= '0'
                        THEN NEXT_STATE <= S3 AFTER 5ns;
36
                        ELSE NEXT_STATE <= SO AFTER 5ns;
                    END IF:
38
                  S3 \implies y_{temp} <= "0110";
           WHEN
                    IF CLR = '0'
40
                        THEN NEXT_STATE <= S4 AFTER 5ns;
                        ELSE NEXT_STATE <= SO AFTER 5ns;
42
                    END IF;
           WHEN S4 \Rightarrow y_temp <= "0111";
44
```

```
IF CLR= '0'
                          THEN NEXT_STATE <= S5 AFTER 5ns;
46
                          ELSE NEXT_STATE <= SO AFTER 5ns;
                     END IF;
48
            WHEN S5 \Rightarrow y_temp <= "1000";
                     IF CLR= '0'
50
                         THEN NEXT_STATE <= S6 AFTER 5ns;
                          ELSE NEXT_STATE <= SO AFTER 5ns;
52
                     END IF;
                   S6 \implies y_{temp} <= "1001";
            WHEN
54
                     IF CLR= '0'
56
                         THEN NEXT_STATE <= S7 AFTER 5ns;
                          ELSE NEXT_STATE <= SO AFTER 5ns;
                     END IF;
58
                   S7 \implies y_{temp} <= "1010";
            WHEN
                     IF CLR = '0'
60
                         THEN NEXT_STATE <= S8 AFTER 5ns;
                          ELSE NEXT_STATE <= SO AFTER 5ns;
62
                     END IF:
            WHEN
                  S8 \implies y_{temp} <= "1011";
64
                     IF CLR= '0'
                         THEN NEXT_STATE <= S9 AFTER 5ns;
66
                          ELSE NEXT_STATE <= SO AFTER 5ns;
                     END IF;
68
            WHEN S9 \Rightarrow y_temp <= "1100";
                     IF CLR = '0'
70
                         THEN NEXT_STATE <= SO AFTER 5ns;
72
                          ELSE NEXT_STATE <= SO AFTER 5ns;
                     END IF;
            END CASE;
74
            y \le y_{temp} AFTER 5ns;
       END PROCESS UE_SN;
76
   END SEQUENCE;
```


$\bullet \ \ Zust and s folget abelle$

	:	Zusta	and \underline{S}	<u> </u>	:	Zusta	nd \underline{S}^{\dagger}	-	D-FF 3	D-FF 2	D-FF 1	D-FF 0
i_{10}	Q_3	Q_2	Q_1	Q_0	Q_3^+	Q_2^+	Q_1^+	Q_0^+	D_3	D_2	D_1	D_0
0	0	0	0	0								
1	0	0	0	1								
2	0	0	1	0								
3	0	0	1	1								
4	0	1	0	0								
5	0	1	0	1								
6	0	1	1	0								
7	0	1	1	1								
8	1	0	0	0								
9	1	0	0	1								
10	1	0	1	0								
11	1	0	1	1								
12	1	1	0	0								
13	1	1	0	1								
14	1	1	1	0								
15	1	1	1	1								

• Karnaughdiagramme



• Blockschaltbild



3.2.3. Bit-Sequenzerkennung mit Mealy-Automat

In Abbildung 3.5 ist das Blockschaltbild zu einem Mealy-Automaten dargestellt. Der Ausgangsvektor \underline{Y} wird bestimmt durch den Eingangsvektor \underline{X} und dem Zustandsvektor \underline{S} .




Abbildung 3.5.: Mealy Automat.

Es wird ein Schaltwerk entworfen, mit dem bei einer binäre Eingangsfolge $x[nT_s]$ die Sequenz (100)₂ detektiert wird. Am Ausgang des Mealy-Automaten soll dies durch eine $Y=1_b$ angezeigt werden. Ansonsten soll am Ausgang $Y=0_b$ anzeigen. In der Abbildung unten ist das Zustandsdiagramm des 010-Schaltwerks dargestellt.




Abbildung 3.6.: Zustandsdiagramm zur Erkennung einer Bit-Sequenz.

Hinweis: In den Knoten werden die Zustände dargestellt (S_n) . Auf den Kanten wird die für den Zustandsübergang erforderliche Eingabe und Ausgabe dargestellt (X/Y).

- Erstellen Sie die Zustandstabelle und die Kodierung der Zustände.
- Entwickeln Sie eine Realisierung mit JK-FF.

Nutzen Sie zur Lösung der Aufgabenstellung die gegebenen Diagramme.

Hinweis: Zustandsfolgetabelle des JK-FF

$(i)_{10}$	C	J	K	Q	Q^+
0	$0 \rightarrow 1$	0	X	0	0
1	$0 \rightarrow 1$	1	X	0	1
2	$0 \to 1$	X	1	1	0
3	$0 \rightarrow 1$	Χ	0	1	1

• Erstellen der Ansteuerungstabelle für die JK-FF:

	Eingang	Zustand \underline{S}		Z ustand \underline{S}^+		JK-FF 1		JK-FF 0		Ausgang
i_{10}	<u>X</u>	Q_1	Q_0	Q_1^+	Q_0^+	J_1	K_1	J_0	K_0	<u>Y</u>
0	0									
1	1									
2	0									
3	1									
4	0									
5	1									
6	0									
7	1									

• Übergangsfunktionen $f(\underline{X},\underline{S})$: Dazu werden spaltenweise die Karnaugh-Diagramme für J_0, K_0, J_1 und K_1 aufgestellt.

$$J_{0} = f(Q_{0}, Q_{1}, X) : \frac{Q_{0}}{X}$$

$$Q_{1} \downarrow 0 \qquad 1 \qquad 5 \qquad 4$$

$$Q_{1} \downarrow 0 \qquad 1 \qquad 5 \qquad 4$$

$$Q_{1} \downarrow 0 \qquad 1 \qquad 5 \qquad 4$$

$$J_{0} = I_{0} = I_{0$$

$$J_1 =$$

$$K_1 =$$

3.2.4. Zweistelliger Gray-Code-Zähler

Es ist ein zweistelliger Gray-Code-Zähler zu entwickeln. Die Realisierung erfolgt als Medvedev-Automat. Die Zählrichtung ist umschaltbar, der Zähler kann zu jedem Zustand zurückgesetzt werden. Folgendes Verhalten soll der Zähler aufweisen:

- x = 0, $CLR = 0 \rightarrow Z\ddot{a}hler \underline{Y} = \{00, 01, 11, 10\}_2$
- x = 1, $CLR = 0 \rightarrow Z\ddot{a}hler \underline{Y} = \{00, 10, 11, 01\}_2$
- x = n.d., $CLR = 1 \rightarrow Z\ddot{a}hler \underline{Y} = \{00\}_2$


Die Zustände des Schaltwerks werden durch zwei Master-Slave-D-FFs realisiert.

a) Vervollständigen Sie das Zustandsdiagramm. Erstellen Sie die Zustandstabelle und die Kodierung der Zustände.







- b) Entwickeln Sie eine Realisierung mit geringster Anzahl an Gattern (nur Gatter mit 2 Eingängen) unter Verwendung von MS D-FF.
- c) Beschreiben Sie den Automaten in VHDL als verhaltenssteuernden (Zustandsdiagramm) Drei-Prozess-Entwurf. Nutzen Sie bitte den Lückentext. Alle Zustandsänderungen und Signalwechsel erfolgen nach 20 ns! Achten Sie darauf, dass die Signale CLR und CLK inkludiert sind.
- d) Vervollständigen Sie das Impulsdiagramm.



			Zustand \underline{S}		Zusta	and \underline{S}^+	D-FF 1	D-FF 0	Aus	gänge
i_{10}	CLR	x	Q_1	Q_0	Q_1^+	Q_0^+	D_1	D_0	y_1	y_0
0	0	0								
1	0	0								
2	0	0								
3	0	0								
4	0	1								
5	0	1								
6	0	1								
7	0	1								
8	1	0								
9	1	0								
10	1	0								
11	1	0								
12	1	1								
13	1	1								
14	1	1								
15	1	1								





• VHDL-Beschreibung des MS DFF

```
LIBRARY IEEE;
2 USE IEEE.STD_LOGIC_1164. all ;
   USE ieee.std_logic_unsigned. all ;
  USE ieee.numeric_std.ALL;
  ENTITY DFFA IS
               CLK, CLR, D : IN STD_LOGIC;
       PORT(
               Qp, Qn : OUT STD_LOGIC ) ;
8
   END DFFA;
10
   ARCHITECTURE DFFA_arc OF DFFA IS
  SIGNAL Qi : STD_LOGIC := 'U';
   SIGNAL Qo : STD_LOGIC := 'U'; 1
  BEGIN
14
           DFFA: PROCESS (D, CLK, CLR) IS
           BEGIN
16
               IF (CLR = '1') THEN
                        Qi <= '0':
18
                        Qo <= '0';
                    ELSIF (rising_edge (CLK) ) THEN Qi <= D;
20
                    ELSIF (falling_edge (CLK) ) THEN Qo <= Qi;
               END IF ;
22
           END PROCESS DFFA;
24
       Qp \ll Qo;
       Qn \le NOT Qo;
26
  END DFFA_arc;
```

3.2.5. Realisierung eines einfachen asynchronen Zählers

Es wird ein asynchroner Zähler zur Darstellung eines definierten Zahlenbereiches benötigt. Der Zahlenbereich bildet sich gemäß des Stellenwertsystems, bei negativer Basis, wie folgt ab:

$$N_b = \sum_{i=0}^{n-1} d_i \cdot (-b)^i$$

$$= \sum_{i=\text{gerade}} d_i \cdot (b)^i - \sum_{i=\text{ungerade}} d_i \cdot (b)^i$$
(3.2)

Für den Zähler gelte:

 d_i : ganzzahliger Koeffizient (Ziffer), $d_i \in \{0,1\}$

b: ganzzahlige Basis, $b \in \mathbb{Z}, b \leq -2$

n: Stellenzahl, n=5

Somit folgt:

$$N_{(-2)} = d_4 \cdot 2^4 - d_3 \cdot 2^3 + d_2 \cdot 2^2 - d_1 \cdot 2^1 + d_0 \cdot 2^0$$
(3.3)

Aufgabenstellung:

- a) Bestimmen Sie den kleinsten Zahlenwert $N_{min,10}$ und den maximalen Zahlenwert $N_{max,10}$. Füllen Sie die gegebene Wahrheitstabellen für N_{10} aus.
- b) Ordnen Sie die Codierung bemäß der gegebenen Tabelle neu.
- c) Entwickeln Sie eine asynchrone Zählerschaltung basierend auf MS D-FF. Geben Sie das Blockschaltbild an.
- d) Beschreiben Sie den Zähler in VHDL als Strukturmodell gemäß des in c) entwickelten Blockschaltbildes. Nutzen Sie bitte den Lückentext. Die VHDL-Beschreibung für das MS D-FF ist gegeben.

	16 ₁₀	-8_{10}	4_{10}	-2_{10}	110	
i_{10}	d_4	d_3	d_2	d_1	d_0	N_{10}
0	0	0	0	0	0	
1	0	0	0	0	1	
2	0	0	0	1	0	
3	0	0	0	1	1	
4	0	0	1	0	0	
5	0	0	1	0	1	
6	0	0	1	1	0	
7	0	0	1	1	1	
8	0	1	0	0	0	
9	0	1	0	0	1	
10	0	1	0	1	0	
11	0	1	0	1	1	
12	0	1	1	0	0	
13	0	1	1	0	1	
14	0	1	1	1	0	
15	0	1	1	1	1	
16	1	0	0	0	0	
17	1	0	0	0	1	
18	1	0	0	1	0	
19	1	0	0	1	1	
20	1	0	1	0	0	
21	1	0	1	0	1	
22	1	0	1	1	0	
23	1	0	1	1	1	
24	1	1	0	0	0	
25	1	1	0	0	1	
26	1	1	0	1	0	
27	1	1	0	1	1	
28	1	1	1	0	0	
29	1	1	1	0	1	
30	1	1	1	1	0	
31	1	1	1	1	1	

	16_{10}	-8_{10}	4_{10}	-2_{10}	1_{10}		
i_{10}	d_4	d_3	d_2	d_1	d_0	N_{10}	N_{16}
0						$N_{min} = $	
1							
2							
2 3							
4							
4 5 6							
6							
7							
8							
9							
10							
11							
12							
13							
14							
15							
16							
17							
18							
19							
20							
21							
22							
23							
24							
25							
26							
27							
28							
29							
30							
31						$N_{max} = 1$	

• VHDL-Beschreibung des MS DFF

```
LIBRARY IEEE;
2 USE IEEE.STD_LOGIC_1164. all ;
   USE ieee.std_logic_unsigned. all ;
  USE ieee.numeric_std.ALL;
  ENTITY DFFA IS
               CLK, CLR, D : IN STD_LOGIC;
       PORT(
               Qp, Qn : OUT STD_LOGIC ) ;
8
   END DFFA;
10
   ARCHITECTURE DFFA_arc OF DFFA IS
  SIGNAL Qi : STD_LOGIC := 'U';
   SIGNAL Qo : STD_LOGIC := 'U'; 1
  BEGIN
14
           DFFA: PROCESS (D, CLK, CLR) IS
           BEGIN
16
               IF (CLR = '1') THEN
                        Qi <= '0':
18
                        Qo <= '0';
                    ELSIF (rising_edge (CLK) ) THEN Qi <= D;
20
                    ELSIF (falling_edge (CLK) ) THEN Qo <= Qi;
               END IF ;
22
           END PROCESS DFFA;
24
       Qp \ll Qo;
       Qn \le NOT Qo;
26
  END DFFA_arc;
```

• Lückentext für den Zähler

```
LIBRARY IEEE;
 USE IEEE.STD_LOGIC_1164.ALL;
 ENTITY CountMod32 IS
      CLK, CLR : IN std_logic;
      a: OUT std_logic_vector(4 DOWNIO 0) ;
6
 END CountMod32;
8
 ARCHITECTURE RTL OF CountMod32 IS
 COMPONENT DFFA
    PORT(
         CLK, CLR, D : IN std_logic;
12
         Qp,Qn : OUT std_logic );
 END COMPONENT;
14
 SIGNAL z1 : std_logic_vector(4 DOWNIO 0) := "00000";
 SIGNAL z2 : std_logic_vector(4 DOWNIO 0) := "000000";
 BEGIN
      q0 : DFFA
18
      PORT MAP (........
      .....);
20
      q1 : DFFA
      PORT MAP (.......
22
      .....;
      q2 : DFFA
24
      PORT MAP (.......
      .....);
26
      q3 : DFFA
      PORT MAP (......
28
      .....);
30
      q4 : DFFA
      PORT MAP (......
      .....);
32
    z2 \ll NOT z1;
    \mathtt{a}(4) <= \ldots ;
34
    \mathtt{a}(3) <= \ldots ;
    \mathtt{a}(2) <= \ldots ;
36
    \mathtt{a}(1) <= \ldots \ldots ;
         .
38
    a(0) <=
 END rtl;
```

3.2.6. Impulsfolgeerkennung mit Zustandsautomat

Eine wichtige Anwendung von Automaten ist die Impulsfolgeerkennung zur Codierung und Decodierung von Datenströmen. Folgende Funktionalität wird erwartet:

- Zur Identifikation eines gültigen Protokollabschnitts soll ein 2-Bit-Eingangssignal \underline{X} hier ein Spaltenvektor in der Reihenfolge (01), (11), (10) mit $(x_1 \ x_0)$ empfangen werden. Jede korrekt erkannte Bitfolge wird am Ausgang mit y=1 quittiert. Das Ausgangssignal ist eine Taktperiode lang gültig!
- Führende (01)-Kombinationen sollen überlesen werden. So soll z.B. die Impulsfolge (01), (01), (01), (11), (10) nach Empfang des letzten Signalvektors als gültig quittiert werden.
- Das Einlesen der Eingangsimpulsfolge soll durch Deaktivierung eines ENABLE-Signals unterbrochen werden.

Aufgabenstellung:

• Füllen Sie nachfolgende Tabelle mit einer Beschreibung der Funktion des jeweiligen Zustands aus. [10 Pkt.]

Zustand	Bedeutung
S_0	
S_1	
S_2	
$\overline{S_3}$	

- Entwickeln Sie ein Zustandsdiagramm des geeigneten Automatentypen (Hinweis: Ausgang y muss für eine Taktperiode gültig sein!).
- Beschreiben Sie die Funktion als 2-Prozess Automaten in VHDL. Alle Signaländerungen erfolgen nach 5ns. Nutzen Sie dafür den gegebenen Lückentext und

• Programmrumpf für das Verhaltensmodell:

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
3
  ENTITY SequenceDet IS
5
       7
        END SequenceDet;
                Verhaltensmodell -
9
  ARCHITECTURE SEQUENCE OF SequenceDet IS
11
  TYPE
        SIGNAL
         — Zustandsaktualisierung -
13
    BEGIN
    S_SPEICHER: PROCESS ......
15
       BEGIN
17
          19
          21
          END PROCESS S_SPEICHER;
23
                - Kombinatorik —
25
    UE_SN: PROCESS
               BEGIN
27
29
          CASE state is
             WHEN SO \Longrightarrow
31
             WHEN
33
                 S1 =>
             WHEN
35
                 S2 =>
             WHEN
37
                 S3 =>
39
          END CASE;
    END PROCESS UE_SN;
  END SEQUENCE;
41
```

4. Laboraufgaben

Hinweis: Legen Sie für jede Laborübung ein neues Quartus II Projekt an. Achten Sie darauf, dass der richtige FPGA-Typ als Zielbaustein ausgewählt ist (Cyclone IV EP4CE115F29C8).

4.1. Basiskomponenten

4.1.1. Einfaches Register

In Abbildung 4.1 ist ein einfaches 1-Bit-Register dargestellt. Die zusätzliche Kombinatorik erlaubt die Funktion des 1-Bit-Registers zu steuern. Der High-Aktive Ladeeingang LD gibt den Dateneingang D_0 frei. Mit der steigenden Flanke des Taktes CKL wird das Datenbit in das MS-D-FF übernommen. Der High-Aktive und asynchrone Rücksetzeingang erzeugt am Ausgang des Registers eine $Q_p = 0_b$.




Abbildung 4.1.: Schaltbild (links) und Symbol (rechts) eines 1-Bit-Registers

- ► Entwickeln Sie ein Verhaltensmodell in VHDL. Überprüfen Sie die Funktion mittels Simulation mit ModelSim.
- ▶ Entwickeln Sie auf Basis des Registers ein generische n-Bit Register.

4.1.2. PIPO, SISO, PISO, SIPO

Entwickeln Sie als Basiskomponenten folgende Register:

- Parallel-in / Parallel-out, PIPO
- Parallel-in / Serial-out, PISO
- Serial-in / Parallel-out, SIPO
- Serial-in / Serial-out, SISO

Achten Sie darauf, dass die Register einen Steuereinheit zur Funktion benötigen (siehe Vorlesung). Verifizieren Sie Ihren Entwurf mittels Simulation. Entwickeln Sie eine geeignete Testumgebung zur Verifikation der Basiskomponenten auf dem Entwicklungsboard DE2-115.

4.1.3. 4-Bit Universalregister

Für viele Funktionen werden Universalregister benötigt. In der Tabelle unten sind die Anschlüsse für den Funktionsblock gelistet.

Pin	Beschreibung	Anmerkung
S_0, S_1	Mode Control Input	High active
P_0, P_3	Parallel Data Input	
SHR	Serial Shift Right Data Input	High active
SHL	Serial Shift Left Data Input	High active
CLK	Clock	
RST	Reset Signal	High active
$Q_0 - Q_3$	Parallel Output	
	I	l .

Die Funktion des 4-Bit Universalregisters ist mit der Wahrheitstabelle definiert.

- ▶ Beschreiben Sie die Funktionen eines generischen n-Bit Universalregisters als Basiskomponente für das universelle Register. Entwickeln Sie ein Blockschaltbild.
- ▶ Geben Sie die Impulsdiagramme für alle Betriebsarten des Universalregisters an.
- ► Schreiben Sie ein VHDL-Code zur Umsetzung der Funktion. Entwickeln Sie eine Testumgebung und verifizieren Sie die Funktion mit ModelSim.
- ➤ Testen Sie das universelle Register auf dem Entwicklungsboard DE2-115. Wählen Sie dazu eine geeignete Hardware-Testumgebung als auch eine Darstellung der Funktionalität.

Anmerkung: Die Reihenfolge der Ein- und Ausgangsdaten entspricht der numerisch korrekten Reihenfolge (MSB \rightarrow LSB).

			Inp	outs				Out	puts	
Mode	RST	S_1	S_0	SHR	SHL	P_n	Q_3	Q_2	Q_1	Q_0
RESET	Н	X	X	X	X	X	0	0	0	0
Hold	L	L	L	X	X	X	Q_3	Q_2	Q_1	Q_0
Shift Left	L	Н	L	X	L	X	Q_2	Q_1	Q_0	\overline{L}
Sillio Boro	L	Н	L	X	Н	X	Q_2	Q_1	Q_0	H
Shift Right	L	L	Н	L	X	X		Q_3	Q_2	Q_1
211110 1018110	$\mid L \mid$	L	Н	Н	X	X	H	Q_3	Q_2	Q_1
Par. Load	L	Н	Н	X	X	P_n	P_3	P_2	P_1	P_0

4.1.4. Arithmetik

Abbildung 4.2 zeigt das Schaltbild und das Symbol eines umschaltbaren Volladdierer/Vollsubtrahierers.




Abbildung 4.2.: Kombinierter 4-Bit Carry-Ripple Addierer/Subtrahierer.

Für die funktionale Sicherheit sind Ein- und Ausgangsregister zu verwenden. Nutzen Sie dazu die Taster oder Kippschalter für die RESET-Funktion und das Taktsignal.

- 1. Legen Sie ein neues Quartus II Projekt an. Entwickeln Sie ein Strukturmodell für einen 4-Bit Carry-Ripple-Subtrahierer für die Eingangsvektoren X und Y. Fügen Sie diesen VHDL-Code ihrem Projekt hinzu. Überprüfen Sie den kombinierten Addierer/Subtrahierer mit ModelSim.
- 2. Die Kippschalter SW[3...0] werden dem Eingangsvektor \underline{X} zugeordnet, die Kippschalter SW[7...4] dem Eingangsvektor \underline{Y} . Eingangsvektor \underline{X} wird mit den roten Leuchtdioden LEDR[3...0] angezeigt, der Eingangsvektor \underline{Y} wird mit den roten Leuchtdioden LEDR[7...4] angezeigt. Der Übertrag c_{in} wird mit dem Kippschalter SW[8] abgebildet. Der Ausgangsvektor \underline{S} soll mit den grünen Leuchtdioden LEDG[3...0] dargestellt werden. Der Überlauf/Borger $c(b)_o$ wird mit der grünen Leuchtdiode LEDG[4] abgebildet. Überprüfen Sie Ihre Lösung mittels Simulation mit ModelSim. Entwickeln Sie eine geeignete Testumgebung.

4.1.5. Siebensegmentanzeige

Die Siebensegmentanzeige eignet sich auch zur Darstellung von Sedezimal-Code oder BCD-Codes. Zu entwerfen ist ein umschaltbarer Decoder gemäß der unten gegebenen Wahrheitstabelle (vergleiche Aufgabe K-10 3.1.10).

							HB=0	HB=1
		Ein	ngän	ge			5 6 1	5 6 1
$(i)_{10}$	LTN	BLN	b_3	b_2	b_1	b_0	4 2	4 2
0	1	0	0	0	0	0	6	
1	1	0	0	0	0	1		8
2	1	0	0	0	1	0	2	2
3	1	0	0	0	1	1	3	8
4	1	0	0	1	0	0	4	9
5	1	0	0	1	0	1	5	5
6	1	0	0	1	1	0	6	6
7	1	0	0	1	1	1		3
8	1	0	1	0	0	0	8	8
9	1	0	1	0	0	1	9	9
10	1	0	1	0	1	0	R	8
11	1	0	1	0	1	1	6	8
12	1	0	1	1	0	0		8
13	1	0	1	1	0	1	8	8
14	1	0	1	1	1	0	E	8
15	1	0	1	1	1	1	6	8
16	0	1	X	X	X	x	8	8
17	0	0	X	X	X	X	B	8

Aufgabenstellung:

- ▶ Schreiben Sie ein VHDL-Code zur Umsetzung der Funktion. Entwickeln Sie eine Testumgebung und verifizieren Sie die Funktion mit ModelSim.
- ▶ Testen Sie den Decoder auf dem Entwicklungsboard DE2-115. Wählen Sie dazu eine geeignete Hardware-Testumgebung als auch eine Darstellung der Funktionalität.

Hinweis: Zur Umsetzung der Aufgabenstellung lesen Sie bitte das *User Manu-* al ftp://ftp.altera.com/up/pub/Altera_Material/Boards/DE2-115/DE2_115_User_Manual.pdf durch.

4.2. Erkennung einer Bit-Sequenz

In vielen Bereichen der Datenkommunikation werden sogenannte Datenrahmen übertragen. Den Bit-Mustern an definierten Positionen innerhalb des Datenrahmens können spezielle Funktionen zugeordnet werden. So kann eine definierte Bit-Sequenz den Start eines Datenpaketes oder das Ende einen Datenpaketes bedeuten. In dieser Übung soll ein Zustandsautomat entwickelt werden, der das Bit-Muster von vier aufeinander folgenden gleichförmigen Bits erkennt. Der getaktete sequentielle Eingangsvektor \underline{X} wird derart überwacht, daß der Ausgang auf y=1 gesetzt wird, wenn für den Eingangsvektor gilt:

- X = [0000] oder
- X = [1111]

Zudem gilt, daß für eine Sequenz von mehr als vier gleichförmigen Bits der Ausgang auf dem gesetzten Zustand bleibt. Die Abbildung 4.3 zeigt das Impulsdiagramm für den zu entwickelnden Zustandsautomaten.




Abbildung 4.3.: Impulsdiagramm des Zustandsautomaten zur Bit-Sequenzerkennung.




Abbildung 4.4.: Zustandsdiagramm zur Erkennung einer gleichförmigen Bit-Sequenz.

Für die Implementierung des Zustandsautomaten mit dem Zustandsdiagramm nach Abbildung 4.4 werden neun Flip-Flops benötigt.

Zustand		Ausgänge der Flip-Flops										
S	Q_8	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	Q_0			
A	0	0	0	0	0	0	0	0	1			
В	0	0	0	0	0	0	0	1	0			
\mathbf{C}	0	0	0	0	0	0	1	0	0			
D	0	0	0	0	0	1	0	0	0			
${ m E}$	0	0	0	0	1	0	0	0	0			
F	0	0	0	1	0	0	0	0	0			
G	0	0	1	0	0	0	0	0	0			
Н	0	1	0	0	0	0	0	0	0			
I	1	0	0	0	0	0	0	0	0			

Aufgabenstellung A:

- 1. Legen Sie ein neues Quartus II Projekt für die Bit-Sequenzerkennung an. Achten Sie darauf, dass der richtige FPGA-Typ als Zielbaustein ausgewählt ist (Cyclone IV EP4CE115F29C8).
- 2. Schreiben Sie ein VHDL-Code, der die benötigten 9 D-Flip-Flops instanziiert. Nutzen Sie die Zuweisung (assignment state) um die Eingänge der Flip-Flops zustandsabhängig zu definieren. Fügen Sie diesen VHDL-Code ihrem Projekt hinzu.
- 3. Der Kippschalter SW_0 wird als synchronen RESET verwendet ($active\ low$) für den Zustandsautomaten verwendet. Der Kippschalter SW_1 dient als Eingang für die Variable x. Der Taster KEY_0 wird als Tackteingang CLK manuell verwendet. Die grüne LED $LEDG_0$ zeigt den Ausgang y an. Die Ausgänge der Flip-Flops werden mit den roten LEDs $LEDR_8 \dots LEDR_0$ angezeigt.
- 4. Fügen Sie den VHDL-Code ihrem Projekt hinzu. Compilieren Sie den Quellcode. Überprüfen Sie die Schaltung auf Gatter-Ebene mit dem *Quartus II RTL Viewer*.
- 5. Simulieren Sie das Verhalten ihrer Schaltung.
- 6. Laden Sie ihren Entwurf auf das FPGA und überprüfen Sie die Funktion.
- 7. Verifizieren Sie ihren Entwurf mit dem Technology Viewer bezüglich der Implementierung.

Aufgabenstellung B:

Bei der Verwendung eines aktiven RESET ist es die Implementierung günstiger, den Ausgangszustand A derart zu kodieren, daßalle Ausgänge der Flip-Flops auf $y_n = 0$ kodiert sind. Für die Implementierung des modifizierten Zustandsautomaten mit dem Zustandsdiagramm nach Abbildung 4.4 werden neun Flip-Flops benötigt. Folgende Wahrheitstabelle ist gültig:

Zustand		Ausgänge der Flip-Flops									
S	$ z_8 $	z_7	z_6	z_5	z_4	z_3	z_2	z_1	z_0		
A	0	0	0	0	0	0	0	0	0		
В	0	0	0	0	0	0	0	1	1		
\mathbf{C}	0	0	0	0	0	0	1	0	1		
D	0	0	0	0	0	1	0	0	1		
E	0	0	0	0	1	0	0	0	1		
F	0	0	0	1	0	0	0	0	1		
G	0	0	1	0	0	0	0	0	1		
Н	0	1	0	0	0	0	0	0	1		
I	1	0	0	0	0	0	0	0	1		

- 1. Legen Sie ein neues Quartus II Projekt für die modifizierte Bit-Sequenzerkennung an. Achten Sie darauf, dass der richtige FPGA-Typ als Zielbaustein ausgewählt ist (Cyclone IV EP4CE115F29C8).
- 2. Schreiben Sie ein VHDL-Code, der die benötigten 9 D-Flip-Flops instanziiert. gemäß dem gegebenen VHDL-Code. Fügen Sie diesen VHDL-Code ihrem Projekt hinzu. Hinweis: Mit wenigen Modifikation kann der VHDL-Code aus Aufgabenstellung A verwendet werden.
- 3. Der Kippschalter SW_0 wird als synchronen RESET verwendet ($active\ low$) f \tilde{A}_4^1 r den Zustandsautomaten verwendet. Der Kippschalter SW_1 dient als Eingang für die Variable x. Der Taster KEY_0 wird als Tackteingang CLK manuell verwendet. Die grüne LED $LEDG_0$ zeigt den Ausgang y an. Die Ausgänge der Flip-Flops werden mit den roten LEDs $LEDR_8 \dots LEDR_0$ angezeigt.
- 4. Fügen Sie den VHDL-Code ihrem Projekt hinzu. Compilieren Sie den Quellcode. Überprüfen Sie die Schaltung auf Gatter-Ebene mit dem *Quartus II RTL Viewer*.
- 5. Simulieren Sie das Verhalten ihrer Schaltung.
- 6. Laden Sie ihren Entwurf auf das FPGA und überprüfen Sie die Funktion.
- 7. Verifizieren Sie ihren Entwurf mit dem Technology Viewer bezüglich der Implementierung.

Aufgabenstellung C:

Im vorherigen Teil der Laborübung wurde über eine Zuweisung die Funktion des Zustandsautomaten definiert. Effizienter ist die Umsetzung mit der CASE Anweisung innerhalb eines PROCESS-Blocks. Ein Programmrumpf ist wie folgt gegeben:

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
4 ENTITY part2 IS
   PORT ( .... Definition der Ein- und Ausgaenge
   ....);
   END part2;
   ARCHITECTURE Behavior OF part2 IS
   .... Signale definieren
   \overline{\text{TYPE}} State_type \overline{\text{IS}} (A, B, C, D, E, F, G, H, I);
   SIGNAL z_Q, z_D : State_type; -- z_Q is present state, z_D \leftrightarrow
      is next state
   BEGIN
14
   . . . .
   PROCESS (x, z_Q) - state table
   BEGIN
   case z_Q IS
   WHEN A IF (x = '0') THEN z_D \ll B;
   ELSE z_D \ll F;
   END IF;
20
   .... Zustaende
   END CASE;
   \overline{\text{END PROCESS}}; - state table
   \frac{PROCESS}{PROCESS} (Clock) -- state flip-flops
   BEGIN
26
   . . . .
   END PROCESS;
   ..... assignments for output y and the LEDs
   END Behavior;
```

- 1. Legen Sie ein neues Quartus II Projekt für die alternative Umsetzung der Bit-Sequenzerkennung an. Achten Sie darauf, dass der richtige FPGA-Typ als Zielbaustein ausgewählt ist (Cyclone IV EP4CE115F29C8).
- 2. Schreiben Sie ein VHDL-Code, der strukturell dem obigen Programmrumpf entspricht. Fügen Sie diesen VHDL-Code ihrem Projekt hinzu.
- 3. Der Kippschalter SW_0 wird als synchronen RESET verwendet (*active low*) f \tilde{A}_4^1 r den Zustandsautomaten verwendet. Der Kippschalter SW_1 dient als Eingang für

die Variable x. Der Taster KEY_0 wird als Tackteingang CLK manuell verwendet. Die grüne LED $LEDG_0$ zeigt den Ausgang y an. Die Ausgänge der Flip-Flops werden mit den roten LEDs $LEDR_0$ angezeigt.

- 4. Fügen Sie den VHDL-Code ihrem Projekt hinzu. Compilieren Sie den Quellcode. Überprüfen Sie die Schaltung auf Gatter-Ebene mit dem *Quartus II RTL Viewer*.
- 5. Simulieren Sie das Verhalten ihrer Schaltung.
- 6. Laden Sie ihren Entwurf auf das FPGA und überprüfen Sie die Funktion.
- 7. Verifizieren Sie ihren Entwurf mit dem Technology Viewer bezüglich der Implementierung.

4.3. Takte, Zähler und Zeitgeber

4.3.1. BCD-Zähler und Codierung




Abbildung 4.5.: Anzeige auf dem LC Display

In Abbildung 4.6 ist das vereinfachte Systemschaltbild zur Aufgabenstellung dargestellt. Der BCD-Counter kann über die Schalter auf dem Entwicklungsbord initialisiert werden (Startwerteingabe). Der Zählerstand soll sowohl auf einer Siebensegmentanzeige dargestellt als auch auf dem LCD-Display (siehe Abbildung 4.5) angezeigt werden.




Abbildung 4.6.: Systemschaltbild zur Aufgabenstellung

Der Zähler soll um eine Codier-Schaltung ergänzt werden. Dazu wird der BCD-Code in Gray-Code und in Aiken-Code umgewandelt.

- 1. Legen Sie ein neues Quartus II Projekt an. Schreiben Sie einen VHDL-Verhaltensmodell für den BCD-Zähler. Überprüfen Sie den Zähler mit ModelSim.
- 2. Entwickeln Sie ein Strukturmodell. Fügen Sie diesen VHDL-Code ihrem Projekt hinzu.
- 3. Wählen Sie die richtigen Anschlüsse und BCD-Anzeige aus. Fügen Sie den VHDL-Code und die Anschlussbelegung dem Quartus II Projekt hinzu.
- 4. Compilieren Sie den Quellcode und laden Sie die compilierte Schaltung auf das DE2-15 Entwicklungsboard. Verifizieren Sie ihren Entwurf.

4.3.2. 2-Digit BCD-Arithmetik

In Abbildung 4.7 ist das Systemschaltbild einer Arithmetischen Einheit zur Summenund Differenzberechnung zweier 2-Digit BCD-Zahlen dargestellt (Zahlenbereich $-99 \le N_{BCD} \le +99$). Die BCD-Zahlen werden als packed BCD über die Schalter des Entwicklungsboards eingegeben. Zu Steuerung der Arithmetischen Einheit und zur Vorzeicheneingabe nutzen Sie die Schalter und Taster des Entwicklungsboards. Der eingegebene Binärcode wird zur Kontrolle mittels der LEDs angezeigt.




Abbildung 4.7.: Systemschaltbild zur Aufgabenstellung

Erweitern Sie Ihre Lösung um einen Selbsttest. Dieser kann von außen aktiviert werden. Begründen Sie ihren Lösungsansatz.

4.3.3. 3-Digit BCD-Zähler und 24h-Uhr

In dieser Übung wird ein 3-Digit BCD-Zähler mit einer Ausgabe auf der 7-Segmentanzeige entwickelt. Dazu wird aus dem 50~MHz Takt des Altera DE2-115 Entwicklungsboard ein Kontrollsignal abgeleitet. Der Zähler soll im Sekundentakt seinen Zustand ändern. Der Taster KEY 0 wird als RESET für den 3-Digit BCD-Zähler verwendet.

► Aufgabenstellungen A

- 1. Legen Sie ein neues Quartus II Projekt an. Schreiben Sie einen VHDL-Verhaltensmodell für einen 3-Digit BCD-Zähler. Überprüfen Sie den Zähler mit ModelSim.
- 2. Entwickeln Sie ein Strukturmodell. Fügen Sie diesen VHDL-Code ihrem Projekt hinzu.
- 3. Wählen Sie die richtigen Anschlüsse und BCD-Anzeige aus. Fügen Sie den VHDL-Code und die Anschlussbelegung dem Quartus II Projekt hinzu (siehe auch Laborübung 1, Teil II).
- 4. Compilieren Sie den Quellcode und laden Sie die compilierte Schaltung auf das DE2-15 Entwicklungsboard. Verifizieren Sie ihren Entwurf.

► Aufgabenstellungen B

- 1. Der obige Entwurf soll derart erweitert werden, dass eine **24h-Anzeige** der Uhr auf dem DE2-115 Entwicklungsboard zu sehen ist. Die Stunden (von 0 bis 24) werden dazu auf den Siebensegmentanzeigen HEX7-6 dargestellt, die Minuten (0 bis 60) auf der Siebensegmentanzeigen HEX3-2 und die Sekunden auf den (0 bis 60) auf den Anzeigen HEX3-2. Die Schalter SW15-0 werden zur Voreinstellung der angezeigten Uhrzeit verwendet.
- 2. Compilieren Sie den Quellcode und laden Sie die compilierte Schaltung auf das DE2-15 Entwicklungsboard. Verifizieren Sie ihren Entwurf.

► Aufgabenstellungen C

Der Entwurf wird nun als Stoppuhr erweitert.

- 1. Legen Sie ein neues Quartus II Projekt an. Schreiben Sie einen VHDL-Verhaltensmodell für die **Stoppuhr**. Überprüfen Sie die Stoppuhr mit ModelSim. Legen Sie selbstständig die Taster für die Start und Stoppfunktion fest.
- 2. Entwickeln Sie ein Strukturmodell. Fügen Sie diesen VHDL-Code ihrem Projekt hinzu.
- 3. Wählen Sie die richtigen Anschlüsse und BCD-Anzeige aus. Fügen Sie den VHDL-Code und die Anschlussbelegung dem Quartus II Projekt hinzu.
- 4. Compilieren Sie den Quellcode und laden Sie die compilierte Schaltung auf das DE2-15 Entwicklungsboard. Verifizieren Sie ihren Entwurf.

4.4. Booth-Algorithmus mit Datenpfad und Steuerwerk

Das Flußdiagramm nach Abbildung 4.8 beschreibt die vorzeichenrichtige Multiplikation von Zahlen im Zweierkomplement durch den sog. Booth-Algorithmus.




Abbildung 4.8.: ASM-Chart Booth-Algorithmus.

Der Multiplikand \underline{X} wird in das Register M geladen, der Multiplikator \underline{Y} in das Register P. Das Register A dient als Akkumulator. Das Ergebnis bildet sich im Akkumulator und im Register P.

► Aufgabenstellungen A

Erklären Sie in kurzen Worten und anhand eines einfachen Beispiels die Funktionsweise des Verfahrens nach Booth und vergleichen Sie es mit der in der Vorlesung vorgestellten Methode. Wann erscheint die Verwendung der Methode nach Booth besonders vorteilhaft? Handschriftlich zu berechnen sind folgenden Aufgaben:

$$P_{1,10} = 2 \cdot 2$$

$$P_{2,10} = 6 \cdot 7$$

$$P_{3,10} = 6 \cdot (-7)$$

Als Darstellungsform wird eine 4-Bit breites Zweierkomplement verwendet. Überprüfen Sie die Richtigkeit des mit dem ASM-Chart beschriebenen Algorithmus.

► Aufgabenstellungen B

- 1. Entwickeln Sie eine aus Datenpfad und Steuerwerk bestehende arithmetische Einheit, die das Produkt von zwei 4-Bit Zwierkomplement-Zahlen nach dem Booth-Algorithmus berechnet.
- 2. Entwickeln Sie ein Blockdiagramm der kompletten Funktionseinheit.
- 3. Erweitern Sie den oben angedeuteten Datenpfad um INBUS, OUTBUS und Statusanzeigen.
- 4. Entwerfen Sie einen dem Flussdiagramm entsprechenden Moore-Automaten.
- 5. Beschreiben Sie alle Funktionen in VHDL und testen Sie diese mittels Simulation blockweise.
- 6. Wählen Sie selbstständig eine auf dem DE2-Board geeignete Ein- und Ausgabeform für die Produktbildung aus.

A. VHDL Mini Referenz

```
1 ENTITY entity_name IS
   GENERIC (
3 | param_1 { , param_n } : type_name
   | := def_value |
  { ; further_generic_declarations } );
    [ PORT (
  { port_1
             \{, port_n \} : IN type_name
     [ := def_value ] }
  { ; port_declarations_of_mode_OUT }
   { ; port_declarations_of_mode_INOUT }
  { ; port_declarations_of_mode_BUFFER } ); ]
       -- USE-Anweisungen, Disconnections
13
       -- Deklaration von:
15
       — Typen und Untertypen, Aliases,
       — Konstanten, Signalen, Files,
       — Unterprogrammen, Attributen
17
       — Definition von:
      — Unterprogrammen, Attributen
19
       -- VHDL'93: Groups, Shared Variables
21
   BEGIN
23
       — passive Befehle, Assertions
25
  . . .
  END [ENTITY] [entity_name] ;
```

```
ARCHITECTURE arch_name OF entity_name IS
2
        — USE-Anweisungen, Disconnections
   . . .
        — Deklaration von:
4
        -- Typen und Untertypen,
        — Aliases, Konstanten,
        - Signalen, Files, Komponenten,
        — Unterprogrammen, Attributen
8
        — Definition von:
        — Unterprogrammen, Attributen,
10
        — Konfigurationen
   . . .
12
   . . .
        - VHDL'93: Groups, Shared Variables
   . . .
14
   . . .
   BEGIN
16
   . . .
        — nebenlaeufige Anweisungen
        — zur strukturalen Modellierung
        - und Verhaltensmodellierung
   . . .
20
   . . .
   END [ARCHITECTURE] [arch_name];
```

```
CONFIGURATION conf_name OF entity_name IS
...

... — USE— Anweisungen und
... — Attributzuweisungen,
... — Konfigurationsanweisungen
...

TEND [CONFIGURATION] [conf_name];
```

```
PACKAGE pack_name IS
        - USE-Anweisungen, Disconnections
   . . .
        — Deklarationen von:
   . . .
        — Typen und Untertypen,
5
        — Aliases, Konstanten,
        - Signalen, Files, Komponenten,
        — Unterprogrammen, Attributen
        - Definition von:
   . . .
        - Attributen
   . . .
11
       - VHDL'93: Groups, Shared Variables
   . . .
13
  END [PACKAGE] [pack_name] ;
```

```
PACKAGE BODY pack_name IS

... — Deklarationen von: Typen und

4 ... — Untertypen, Aliases, Konstanten,
... — Files, Unterprogrammen

6 ... — Definition von: Unterprogrammen
... — USE-Anweisungen

8 ...
END [PACKAGE BODY] [pack_name] ;
```

```
COMPONENT comp_name
  [ GENERIC (
  param_1 {, param_n } : type_name
  [ := def_value ]
  { ; further_generic_declarations } );]
  [ PORT (
  { port_1 {, port_n } : IN type_name
      [ := def_value ] }
  { ; port_declarations_of_mode_OUT }
  { ; port_declarations_of_mode_INOUT }
  { ; port_declarations_of_mode_BUFFER } );]
  END COMPONENT ;
```

```
block_name : BLOCK
                        [IS]
2
        — USE-Anweisungen, Disconnections
        -- Generics und Generic-Map
4
        -- Ports und Port-Map
   . . .
        — Deklaration von:
   . . .
        — Typen und Untertypen,
   . . .
        — Aliases, Konstanten,
8
        — Signalen, Files, Komponenten,
        — Unterprogrammen, Attributen
10
        — Definition von:
        - Unterprogrammen, Attributen
12
   . . .
        — Konfigurationen
   . . .
14
        - VHDL'93: Groups, Shared Variables
16
   BEGIN
   . . .
        — nebenlaeufige Anweisungen
   . . .
        -- zur strukturalen Modellierung
20
        — und Verhaltensmodellierung
22
   END BLOCK [block_name] ;
```

```
COMPONENT name IS

ports
generics

END COMPONENT;

Mathrice

Component And IS

PORT (x: IN std_logic;
y: IN std_logic;
f: OUT std_logic);

END COMPONENT;
```

```
CONSTANT name: TYPE := constant_value;

-- Beispiel

CONSTANT C6: std_logic_vector(2 DOWNTO 0) := "110"


CONSTANT Enable: std_logic := '0';

CONSTANT ClkPeriod: time := 20 ns;
```

B. Bibliotheken

B.1. Bibliothek der Grundgatter (VHDL)

Die grundlegenden Gatterfunktionen können für die Übungen kopiert werden. Die VHDL-Beschreibungen stehen als Download im Beuth Moodle-System zur Verfügung.



NAND-Gatter $\begin{array}{cccc}
x & \circ & & \\
y & \circ & & & \\
\end{array}$

```
ENTITY MYNAND_2 IS
       PORT (x,y: IN std_logic;
              f: OUT std_logic);
3
   END MYNAND_2;
5
   ARCHITECTURE behv OF MYNAND_2 IS
       BEGIN
7
            PROCESS(x, y)
9
             BEGIN
             f \le x \text{ nand } y;
       END PROCESS;
11
   END behv;
```

```
ENTITY MYOR_2 IS
                                PORT (x,y: IN std_logic;
                         3
                                       f: OUT std_logic);
                           END MYOR_2;
OR-Gatter
                         5
                            ARCHITECTURE behv OF MYOR_2 IS
                                BEGIN
                         7
                                     PROCESS(x,y)
                                      BEGIN
                         9
                                      \mathtt{f} \ <= \ \mathtt{x} \ \ \mathtt{or} \ \ \mathtt{y} \ ;
                                     END PROCESS;
                        11
                           END behv;
                           ENTITY MYNOR_2 IS
                                PORT (x,y: IN std_logic;
                                       f: OUT std_logic);
                           END MYNOR_2;
NOR-Gatter
                           ARCHITECTURE behv OF MYNOR_2 IS
                         6
                                BEGIN
                                     PROCESS(x,y)
                         8
                                      BEGIN
                                      f \ll x nor y;
                        10
                                     END PROCESS;
                           END behv;
                        12
                            ENTITY MYXOR_2 IS
                                PORT (x,y: IN std_logic;
                         2
                                       f: OUT std_logic);
                           END MYXOR_2;
XOR-Gatter
                           ARCHITECTURE behv OF MYXOR_2 IS
                                BEGIN
                         8
                                     PROCESS(x,y)
                                      BEGIN
                        10
                                      f \ll x x or y;
```

68

END behv;

END PROCESS;

```
ENTITY MYXNOR_2 IS


PORT (x,y: IN std_logic;
f: OUT std_logic);

END MYXNOR_2;

ARCHITECTURE behv OF MYXNOR_2 IS
BEGIN
PROCESS(x,y)
BEGIN
f <= x xnor y;
END PROCESS;

END behv;
```

NOT-Gatter



```
ENTITY MYNOT IS

PORT (x: IN std_logic;
f: OUT std_logic);

END MYNOT;


ARCHITECTURE behv OF MYNOT IS
BEGIN

PROCESS(x,y)
BEGIN

f <= NOT x;
END PROCESS;

END behv;
```

$2\hbox{-}1\hbox{-}\mathrm{Multiplexer}$



```
ENTITY MUX_2to1 IS
     PORT
2
      (x, y,s : IN std_logic;
         f :
                   OUT std_logic);
  END ENTITY MUX_2to1;
  ARCHITECTURE behv OF MUX_2to1 IS
  BEGIN
      PROCESS (x, y, s) is
      BEGIN
         CASE s is
            WHEN '0' \Rightarrow f \ll x;
            WHEN '1' \Rightarrow f <= y;
            WHEN OTHERS => f <= 'U';
14
         END CASE;
16
      END PROCESS;
  END ARCHITECTURE behv;
```

C. Musterlösungen

C.1. Kombinatoriche Logik


C.1.1. Minimierung I - DMF und KMF

Gegeben ist die Wahrheitstabelle rechts.

- a) Entwickeln Sie ein Blockschaltbild zur Umsetzung der Funktion. Zu verwenden ist reine Kombinatorik! Zur Hilfestellung nutzen Sie die gegebene Wahrheitstabelle und/oder das Karnaugh-Diagramm.
- b) Geben Sie für den Ausgang f eine Boolesche Funktion an.
- c) Entwickeln Sie in VHDL ein Strukturmodell zur Umsetzung der Funktion. Anmerkung: gehen Sie davon aus, dass als Bibliothekselemente die Grundgatter AND, OR, NOT vorhanden sind.
- d) Entwickeln Sie eine Testumgebung für die Funktion in VHDL.

f_{DMF} :		<i>u</i>	<u> </u>	<i>J</i>
	0	0	$\sqrt{1}$	1
-z	1	1	1	6 0
x	1	1	1	0
	8 0	9 0	0	1

$(i)_{10}$	X	у	z	v	f
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	1
6 7	0	1	1	0	1 0 1 0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	1
13	1	1	0	1	0
14	1	1	1	0	0 1
15	1	1	1	1	1



$$f_{DMF} = (\neg y \land z) \lor (z \land v) \lor (\neg x \land y \land \neg z) \lor (y \land \neg z \land \neg v)$$
 (C.1)

$$f_{KMF} = (\neg y \lor z) \land (\neg x \lor z \lor \neg v) \land (\neg y \lor \neg z \lor v)$$
(C.2)


$$f_{DMF} = (\neg y \wedge z) \vee (z \wedge v) \vee (\neg x \wedge y \wedge \neg z) \vee (y \wedge \neg z \wedge \neg v)$$

$$= z \wedge (\neg y \vee v) \vee [(y \wedge \neg z) \wedge (\neg x \vee \neg v)]$$
(C.3)

C.1.2. Minimierung II

Gegeben ist das Karnaugh-Diagramm rechts:

- a) Bestimmen Sie die DNF!
- b) Beweisen Sie durch geeignete Umformung, dass $f_{KD}(x,y,z,v) = x \nleftrightarrow y \nleftrightarrow z \nleftrightarrow v$ für das obige Karnaugh-Diagramm gilt.
- c) Zeichnen Sie die Minimalform für die Funktion auf Gatter-Ebene (zulässige Gatter: INV, NAND, NOR, AND OR)!



$(i)_{10}$	w	x	у	z <i>f</i>	•
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	
7	0	1	1	1	
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0		
14	1	1	1	$\begin{bmatrix} 1 \\ 0 \end{bmatrix}$	
15	1	1	1	1	

$$f = (\ldots) \land (\ldots) \land \ldots \tag{C.4}$$


C.1.3. Mehrheitsentscheider

Es ist ein 2-von-3 Mehrheitsentscheider zu entwickeln. Der Mehrheitsentscheider hat 3 Eingänge, die mit x, y und z bezeichnet werden. Der Mehrheitsentscheider hat zwei Ausgänge, r und e(rror). Am Ausgang r wird der mehrheitliche Logikpegel - hier die 1_b - angezeigt. Der Ausgang e(rror) ist vom Typ Bit und wird im Falle keiner Mehrheitsentscheidung auf binär "1" gesetzt. Wird eine Mehrheitsentscheidung getroffen, so ist der Ausgang e(rror) auf binär "0" zu setzen.


- a) Entwickeln Sie ein Blockschaltbild zur Umsetzung des 2-von-3 Mehrheitsentscheider. Zu verwenden ist reine Kombinatorik! Zur Hilfestellung nutzen Sie die gegebene Wahrheitstabelle und/oder das Karnaugh-Diagramm. Hinweis: Entwickeln Sie nach der 1_b !
- b) Geben Sie für den Ausgang r und den Ausgang e(rror) jeweils eine Bool'sche Funktion an.
- c) Entwickeln Sie in VHDL ein Verhaltensmodell zur Umsetzung des 2-von-3 Mehrheitsentscheider. Nutzen Sie den Lückentext (Programmrumpf).

Hinweis: Der 2-von-3 Mehrheitsentscheider zeigt am Ausgang immer den Wert der zweimal auftritt an!

$(i)_{10}$	x	у	z	r	e
0	0	0	0		
1	0	0	1		
2	0	1	0		
3	0	1	1		
4	1	0	0		
5	1	0	1		
6	1	1	0		
7	1	1	1		



 $\bullet\,$ Vorlage zur Ergänzung mit der kombinatorischen Schaltung



• VHDL-Verhaltensmodell

```
LIBRARY ieee;
   USE ieee.std_logic_1164.all;
3
   ENTITY ENT2aus3 IS
5
        \overline{PORT} (x, y, z:
                           IN std_logic;
               f:
                           OUT std_logic);
   END ENT2aus3;
 7
   ARCHITECTURE ENT2aus3beh OF ENT2aus3 IS
9
        BEGIN
             ENT2aus3proc process(x,y,z)
11
            BEGIN
                 IF ((x='1') \text{ AND } (y='1'))
13
                      THEN f \ll x;
                 ELSIF ((x='1') \text{ AND } (z='1'))
15
                      THEN f \ll x;
                 ELSIF ((y='1') \text{ AND } (z='1'))
17
                      THEN f \ll y;
                 ELSIF ((x='1') \text{ AND } (y='1') \text{ AND } (z='1'))
19
                      THEN f \ll x;
                 ELSE f <= 0;
21
                 END IF;
            END ENT2aus3proc process
23
   END ENT2aus3beh;
```

C.1.4. Kombinatorik mit einem Ausgangssignal


Minimieren Sie die Schaltung mittels den Verfahren nach Karnaugh, Veitch und Quine-McCluskey. Für die Minimierung ist eine minimale Realisierung auf Gatter-Ebene anzugeben. Erlaubt sind die Gatter AND, NAND, NOR, OR, XOR und XNOR mit jeweils zwei Eingängen. Simulieren Sie ihre Lösung mit ModelSim unter Verwendung der Grundgatter (siehe Anhang). Beschreiben Sie die Schaltung in VHDL als Verhaltensmodell und Strukturmodell.

$$f(x, y, z, v) = m_0 \lor m_2 \lor m_3 \lor m_4 \lor m_8 \lor m_{10} \lor m_{11} \lor m_{14} \lor m_{15}$$
(C.5)

$(i)_{10}$	x	y	z	$v \mid$	$\frac{\mid f \mid}{\mid}$ Karnaugh-Diagramm für f :
0	0	0	0	0	y
1	0	0	0	1	f_{KD} :
2	0	0	1	0	V
3	0	0	1	1	0 1 5 4
4	0	1	0	0	Z 2 3 7 6
5	0	1	0	1	
6	0	1	1	0	A -
7	0	1	1	1	<u> </u>
8	1	0	0	0	Veitch-Diagramm für f :
				- 1	y
	1	0	0	1	e
9 10	1 1	0	0 1	1 0	f_{VD} :
9					
9 10	1	0	1	0	V V V V V V V V V V V V V V V V V V V
9 10 11	1 1	0	1 1	0 1	Z 2 3 6 7
9 10 11 12	1 1 1	0 0 1	1 1 0	0 1 0	V V V V V V V V V V V V V V V V V V V

Die internen Signale der kombinatorischen Schaltung müssen benannt werden, damit Sie das Strukturmodell, basierend auf der Bibliothek, aufbauen können. Vergleichen Sie in der Simulation das VHDL-Verhaltensmodell mit dem Strukturmodell.

 $\bullet\,$ Vorlage zur Ergänzung mit der kombinatorischen Schaltung



C.1.5. Kombinatorik mit zwei Ausgangssignalen


Gegeben ist folgende Wahrheitstabelle für drei Eingangsvariablen (x,y,z):

$(i)_{10}$	X	у	z	f(x,y,z)	g(x,y,z)
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	0	0
5	1	0	1	1	0
6	1	1	0	0	1
7	1	1	1	1	0


Entwickeln Sie ein Blockschaltbild zur Umsetzung der Wahrheitstabelle. Zu verwenden ist reine Kombinatorik! Zur Minimierung verwenden Sie die Verfahren nach

- Karnaugh,
- Veitch und
- Quine-McCluskey.

Karnaugh-Diagramm für f:



Veitch-Diagramm für f:



Gesucht wird die Lösung mit der geringsten Anzahl von Gattern! Erlaubt sind nur Gatter mit maximal 2 Eingängen (NOT, AND, NAND, OR, NOR, XOR, XNOR). Zeigen Sie die Äquivalenz der Lösungen nach Karnaugh, Veitch und Quine-McCluskey. Entwickeln Sie in VHDL ein **Verhaltensmodell** zur Umsetzung. Nutzen Sie den Lückentext (Programmrumpf). Entwickeln Sie in VHDL ein **Strukturmodell** zur Umsetzung. Nutzen Sie den Lückentext und die gegebene Bibliothek der Grundgatte.

f(x,y,z):	Z	f(x,y,z):	X Z
$\mathbf{y} = \begin{bmatrix} 0 \\ 0 \\ 1 \end{bmatrix}$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$\mathbf{y} \begin{bmatrix} 0 & 1 & 0 \\ 0 & 1 & 0 \\ 1 & 1 & 0 \end{bmatrix}$	$\begin{bmatrix} 0 & 1 \\ \frac{4}{5} & 1 \\ 0 & 1 \end{bmatrix}$
	. X		X
g(x,y,z):	Z	g(x,y,z):	


• VHDL Verhaltensmodell

```
LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   ENTITY COMB_logic_3 IS
        PORT (x,y,z: IN std_logic;
                  f,g: OUT std_logic);
6
   END COMB_logic_3;
8
   ARCHITECTURE behave OF COMB_logic_3 IS
        BEGIN
10
              PROCESS(x, y, z)
               BEGIN
12
                   f \le (x \text{ xor } z) \text{ or } ((\text{not } x) \text{ and } (\text{not } y));
                   g \ll (x \times x \times z) \text{ or } (x \text{ and } (x \times y));
14
             END PROCESS;
   END behave;
```

• VHDL Strukturmodell

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
  ENTITY COMB_logic_3 IS
        PORT (x,y,z: IN std_logic;
                 f,g: OUT std_logic);
 6
   END COMB_logic_3;
8
   ARCHITECTURE behave OF COMB_logic_3 IS
        BEGIN
10
             PROCESS(x, y, z)
              BEGIN
12
                  f \le (x \text{ AND } z) \text{ OR } (((\text{NOT } x) \text{ AND } y) \text{ AND } (\text{not } z));
                  g \ll ((NOT x) AND z) OR ((x AND y) AND (not z));
14
            END PROCESS;
  END behave;
```

C.1.6. Multiplexer als Basis I



$$f = e_6 \vee e_3$$

$$= (e_1 \vee e_2) \vee (x \wedge y)$$

$$= (\neg x \wedge v) \vee (\neg x \wedge z) \vee (x \wedge y)$$

$$= \neg x \wedge (v \vee z) \vee (x \wedge y)$$
(C.6)

$$g = e_7 \vee e_3$$


$$= (e_4 \vee e_5) \vee (x \wedge y)$$

$$= (z \wedge v) \vee (z \wedge \neg v) \vee (x \wedge y)$$

$$= z \wedge (v \vee \neg v) \vee (x \wedge y)$$

$$= z \vee (x \wedge y)$$
(C.7)


$(i)_{10}$	x	$\mid y \mid$	z	$\mid v \mid$	f(x, y, z, v)	g(x, y, z, v)
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	1	1
3	0	0	1	1	1	1
4	0	1	0	0	0	0
5	0	1	0	1	1	0
6	0	1	1	0	1	1
7	0	1	1	1	1	1
8	1	0	0	0	0	0
9	1	0	0	1	0	0
10	1	0	1	0	0	1
11	1	0	1	1	0	1
12	1	1	0	0	1	1
13	1	1	0	1	1	1
14	1	1	1	0	1	1
15	1	1	1	1	1	1



Zusammenfassend gilt:

$$f = \neg x \land (v \lor z) \lor (x \land y) = \neg x \land (v \lor z) \lor w \tag{C.8}$$


$$g = z \lor (x \land y) = z \lor w \tag{C.9}$$



• Beschreibung der Kombinatorik mit MUX als Basis in VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
  ENTITY COMB_MUXB_2 IS
   PORT(
           x:
               IN std_logic:='U';
               IN std_logic:='U';
6
           у:
               IN std_logic:='U';
           z:
               IN std_logic:='U';
8
           bit_zero: IN std_logic:='0';
           bit_one: IN std_logic:='1';
10
               OUT std_logic;
12
           g:
               OUT std_logic);
   END COMB_MUXB_2;
14
   ARCHITECTURE struc OF COMB_MUXB_2 IS
16
   COMPONENT MUX_2to1
     PORT (x,y,s : IN std_logic;
18
           f
                  : OUT std_logic);
20
  END COMPONENT;
  SIGNAL e1,e2,e3,nx : std_logic;
22
    -SIGNAL bit zero : std logic:= '0';
    -SIGNAL bit_one : std_logic:= '1';
24
   SIGNAL tempg, tempf : std_logic;
26
   BEGIN
           nx \le NOT x;
28
           IMX1 : MUX_2to1 PORT MAP (bit_zero, y, x, e1);
           IMX2 : MUX_2to1 PORT MAP (z,bit_one,e1,tempg);
30
           IMX3 : MUX_2to1 PORT MAP (v,bit_one,z,e2);
           IMX4 : MUX_2to1 PORT MAP (bit_zero, e2, nx, e3);
32
           IMX5 : MUX_2to1 PORT MAP (e3,bit_one,e1,tempf);
           g <= tempg;
34
           f \le tempf;
36
  END struc;
```

C.1.7. Multiplexer als Basis II



Für den Multiplexer gilt folgende Boolesche Funktion:

$$f = (\neg s \land x) \lor (s \land y) \tag{C.10}$$

Nun lassen sich die einzelnen Teilfunktionen formal beschreiben:

$$e_1 = (\neg x \land 0) \lor (x \land y) = x \land y \tag{C.11}$$

$$g = (\neg e_1 \land z) \lor (e_1 \land 1) = [\neg(x \land y) \land z] \lor (x \land y)$$
(C.12)

$$e_2 = (\neg z \land v) \lor (z \land 1) = (\neg z \land v) \lor z = z \lor v \tag{C.13}$$

$$e_3 = (x \land 0) \lor (\neg x \land e_2) = \neg x \land (z \lor v) \tag{C.14}$$

$$f = (\neg e_1 \land e_3) \lor (e_1 \land 1) = e_1 \lor e_3 = \neg x \land (z \lor v) \lor (x \land y)$$
(C.15)

Zusammenfassend gilt:

$$f = \neg x \land (v \lor z) \lor \underline{(x \land y)} = \neg x \land (v \lor z) \lor w \tag{C.16}$$


$$g = z \lor \underline{(x \land y)} = z \lor w \tag{C.17}$$


• Wahrheitstabelle und Karnaugh-Diagramme [siehe Aufgabenteil b) und c)]

$(i)_{10}$	\boldsymbol{x}	y	z	v	f(x,y,z,v)	g(x, y, z, v)	
0	0	0	0	0	0	0	f(x,y,z,v):
1	0	0	0	1	1	0	V V
2	0	0	1	0	1	1	0 1 1 0
3	0	0	1	1	1	1	
4	0	1	0	0	0	0	$-$ Z $\begin{vmatrix} 1 & 1 & 1 \\ 2 & 3 & 7 & 6 \end{vmatrix}$
5	0	1	0	1	1	0	
6	0	1	1	0	1	1	$\begin{bmatrix} x \\ \end{bmatrix} = \begin{bmatrix} 10 & 11 & 15 & 14 \\ 0 & 0 & 1 & 1 \end{bmatrix}$
7	0	1	1	1	1	1	<u> 8 9 13 12 12 </u>
8	1	0	0	0	0	0	g(x,y,z,v):
9	1	0	0	1	0	0	V
10	1	0	1	0	0	1	0 0 0 0
11	1	0	1	1	0	1	$-\frac{0}{1} \frac{1}{1} \frac{1}{1} \frac{1}{1} \frac{1}{1}$
12	1	1	0	0	1	1	$-$ Z $\begin{vmatrix} 2 & 3 & 7 & 6 \\ & & & \end{vmatrix}$
13	1	1	0	1	1	1	$\mathbf{x} \qquad \boxed{\begin{array}{c cccc} 1 & 1 & 1 \\ 10 & 11 & 15 \\ \end{array}}$
14	1	1	1	0	1	1	$\begin{bmatrix} 0 & 0 & 1 & 1 \\ 0 & 0 & 13 & 12 \end{bmatrix}$
15	1	1	1	1	1	1	T 6 la 119

$$f_{DMF} = (\neg x \wedge v) \vee (\neg x \wedge z) \vee (x \wedge y) = \neg x \wedge (z \vee v) \vee (x \wedge y)$$
 (C.18)

$$g_{DMF} = z \lor (x \land y) \tag{C.19}$$





C.1.8. Multiplexer als Basis

Für den 4-zu-1 Multiplexer gilt folgende Boolesche Funktion:

$$m = (\neg S_1 \land \neg S_0 \land n_0) \lor (\neg S_1 \land S_0 \land n_1) \lor (S_1 \land \neg S_0 \land n_2) \lor (S_1 \land S_0 \land n_3)$$
 (C.20)

Für die beiden Ausgangsvariablen ergiben sich nun folgende Zusammenhänge:

$$f = (\neg x \land \neg y \land c) \lor (\neg x \land y \land \neg c) \lor (x \land \neg y \land \neg c) \lor (x \land y \land c)$$
 (C.21)

$$g = (\neg x \land \neg y \land 0) \lor (\neg x \land y \land c) \lor (x \land \neg y \land c) \lor (x \land y \land 1)$$
 (C.22)

Die beiden Booleschen Funktionen können vereinfacht werden:

$$f = (\neg x \land \neg y \land c) \lor (\neg x \land y \land \neg c) \lor (x \land \neg y \land \neg c) \lor (x \land y \land c)$$

$$= c \land [(\neg x \land \neg y) \lor (x \land y)] \lor \neg c \land [(\neg x \land y) \lor (x \land \neg y)]$$

$$= c \land \underbrace{(x \leftrightarrow y)}_{\neg a} \lor \neg c \land \underbrace{(x \nleftrightarrow y)}_{a}$$

$$= c \nleftrightarrow x \nleftrightarrow y$$


$$= s \Rightarrow \text{Summe}$$

$$\begin{split} g &= (\neg x \wedge \neg y \wedge 0) \vee (\neg x \wedge y \wedge c) \vee (x \wedge \neg y \wedge c) \vee (x \wedge y \wedge 1) \\ &= (\neg x \wedge y \wedge c) \vee (x \wedge \neg y \wedge c) \vee (x \wedge y \wedge 1) \\ &= c \wedge \left[(\neg x \wedge y) \vee (x \wedge \neg y) \right] \vee (x \wedge y) \\ &= c \wedge (x \not\leftrightarrow y) \vee (x \wedge y) \\ &= c^+ \quad \Rightarrow \ddot{\mathbf{U}} \mathbf{bertrag} \end{split}$$

Die Multiplexeranordnung realisiert die Funktion eines Volladdierers!

$(i)_{10}$	c	y	$\mid x \mid$	s	c^+
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

$(i)_{10}$	c	y	x	s	c^+
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1




$$s = (\neg x \land y \land \neg c)$$


$$\lor (x \land \neg y \land \neg c)$$

$$\lor (x \land y \land c)$$

$$\lor (\neg x \land \neg y \land c)$$



$$c^+ = (x \wedge y) \vee (x \wedge c) \vee (y \wedge c)$$




• VHDL Strukturmodell:

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
  ENTITY COMB_logic_4 IS
   PORT(
           x,y,c: IN std_logic;
           f,g: OUT std_logic);
6
   END COMB_logic_4;
8
   ARCHITECTURE struct OF COMB_logic_4 IS
10
       COMPONENT MYAND_2 is
12
       PORT(
                x: IN std_logic;
                у:
                    IN std_logic;
                f:
                   OUT std_logic
14
       ); END COMPONENT;
16
       COMPONENT MYOR_2 is
       PORT(
               x: IN std_logic;
18
                y: IN std_logic;
20
                f: OUT std_logic
       ); END COMPONENT;
22
       COMPONENT MYXOR_2 is
       PORT(
               x: IN std_logic;
24
                y: IN std_logic;
                f: OUT std_logic
26
       ); END COMPONENT;
28
       SIGNAL n1, n2, n3, s, co: std_logic;
30
   BEGIN
       I1: MYXOR_2 PORT MAP (x,y,n1);
32
       I2: MYAND_2 PORT MAP (x,y,n2);
       I3: MYXOR_2 PORT MAP (c, n1, s);
34
       14: MYAND_2 PORT MAP (c,n1,n3);
       I5: MYXOR_2 PORT MAP (n2, n3, co);
36
       f \ll s:
38
       g \ll co;
   END struct;
```

C.2. Sequentielle Logik

C.2.1. Synchroner mod(10)-Zähler


$\bullet \ \ Zustandsdiagramm$



$\bullet \ \ Zustands folgetabelle$

		Zusta	and \underline{S}			Zustand \underline{S}^+		MS D-FF 3	MS D-FF 2	MS D-FF 1	MS D-FF 0	
i_{10}	Q_3	Q_2	Q_1	Q_0	Q_3^+	Q_2^+	Q_1^+	Q_0^+	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	1	1	0	0	1	1
1	0	0	0	1	0	0	1	1	0	0	1	1
2	0	0	1	0	0	0	1	1	0	0	1	1
3	0	0	1	1	0	1	0	0	0	1	0	0
4	0	1	0	0	0	1	0	1	0	1	0	1
5	0	1	0	1	0	1	1	0	0	1	1	0
6	0	1	1	0	0	1	1	1	0	1	1	1
7	0	1	1	1	1	0	0	0	1	0	0	0
8	1	0	0	0	1	0	0	1	1	0	0	1
9	1	0	0	1	1	0	1	0	1	0	1	0
10	1	0	1	0	1	0	1	1	1	0	1	1
11	1	0	1	1	1	1	0	0	1	1	0	0
12	1	1	0	0	0	0	1	1	0	0	1	1
13	1	1	0	1	0	0	1	1	0	0	1	1
14	1	1	1	0	0	0	1	1	0	0	1	1
15	1	1	1	1	0	0	1	1	0	0	1	1

• Karnaughdiagramme



$$\begin{split} D_0 &= (\neg Q_0) \lor (\neg Q_1 \land \neg Q_2 \land \neg Q_3) \lor (Q_2 \land Q_3) \\ D_1 &= (\neg Q_0 \land Q_1) \lor (Q_0 \land \neg Q_1) \lor (Q_2 \land Q_3) \lor (\neg Q_0 \land \neg Q_2 \land \neg Q_3) \\ &= (Q_0 \not\leftrightarrow Q_1) \lor (Q_2 \land Q_3) \lor (\neg Q_0 \land \neg Q_2 \land \neg Q_3) \\ D_2 &= (Q_0 \land Q_1 \land \neg Q_2) \lor (\neg Q_1 \land Q_2 \land \neg Q_3) \lor (\neg Q_0 \land Q_2 \land \neg Q_3) \\ &= (Q_0 \land Q_1 \land \neg Q_2) \lor [(Q_2 \land \neg Q_3) \land (\neg Q_0 \lor \neg Q_1)] \\ D_3 &= (\neg Q_2 \land Q_3) \lor (Q_0 \land Q_1 \land Q_2 \land \neg Q_3) \end{split}$$

Identische Terme:

$$D_{0} = (\neg Q_{0}) \vee \left[\neg Q_{1} \wedge \underbrace{(\neg Q_{2} \wedge \neg Q_{3})}_{n_{1}}\right] \vee \underbrace{(Q_{2} \wedge Q_{3})}_{n_{2}}$$

$$D_{1} = (Q_{0} \not\leftrightarrow Q_{1}) \vee \underbrace{(Q_{2} \wedge Q_{3})}_{n_{2}} \vee \left[\neg Q_{0} \wedge \underbrace{(\neg Q_{2} \wedge \neg Q_{3})}_{n_{1}}\right]$$

$$D_{2} = \left[\underbrace{(Q_{0} \wedge Q_{1})}_{n_{3}} \wedge \neg Q_{2}\right] \vee \underbrace{(Q_{2} \wedge \neg Q_{3})}_{n_{4}} \wedge (\neg Q_{0} \vee \neg Q_{1})\right]$$

$$D_{3} = (\neg Q_{2} \wedge Q_{3}) \vee \underbrace{(Q_{0} \wedge Q_{1})}_{n_{3}} \wedge \underbrace{(Q_{2} \wedge \neg Q_{3})}_{n_{4}}\right]$$

Zusammenfassung:

$$n_1 = \neg Q_2 \land \neg Q_3 = \neg (Q_2 \lor Q_3) \tag{C.23}$$

$$n_2 = Q_2 \wedge Q_3 \tag{C.24}$$

$$n_3 = Q_0 \wedge Q_1 \tag{C.25}$$

$$n_4 = Q_2 \land \neg Q_3 \tag{C.26}$$


$$D_0 = (\neg Q_0) \lor (\neg Q_1 \land n_1) \lor n_2 \tag{C.27}$$

$$D_1 = (Q_0 \not\leftrightarrow Q_1) \lor n_2 \lor (\neg Q_0 \land n_1) \tag{C.28}$$


$$D_2 = (n_3 \wedge \neg Q_2) \vee [n_4 \wedge \neg (Q_0 \wedge Q_1)] \tag{C.29}$$

$$D_3 = (\neg Q_2 \wedge Q_3) \vee (n_3 \wedge n_4) \tag{C.30}$$

(C.31)





$\bullet\,$ Ergänzen Sie das Schaltbild




C.2.2. Zweistelliger Gray-Code-Zähler

• Direkte Umsetzung des Gray-Codes mit asynchronen CLR







$$D_{1} = (\neg CLR \land \neg x \land Q_{0}) \lor (\neg CLR \land x \land \neg Q_{0}) \quad D_{0} = (\neg CLR \land \neg x \land \neg Q_{1}) \lor (\neg CLR \land x \land Q_{1})$$

$$D_{1} = (\neg CLR \land \neg x \land Q_{0}) \lor (\neg CLR \land x \land \neg Q_{0})$$

$$= \neg CLR \land \left[(\neg x \land Q_{0}) \lor (x \land \neg Q_{0}) \right]$$

$$= \neg CLR \land (x \nleftrightarrow Q_{0})$$

$$D_{0} = (\neg CLR \land \neg x \land \neg Q_{1}) \lor (\neg CLR \land x \land Q_{1})$$

$$= \neg CLR \land \left[(\neg x \land \neg Q_{1}) \lor (x \land Q_{1}) \right]$$

$$= \neg CLR \land (x \nleftrightarrow Q_{1})$$

	Eingä	nge	Zust	and \underline{S}	Zust	and \underline{S}^+	D-FF 1	D-FF 0	Aus	sgänge
i_{10}	CLR	x	Q_1	Q_0	Q_1^+	Q_0^+	D_1	D_0	y_1	y_0
0	0	0	0	0	0	1	0	1	0	1
1	0	0	0	1	1	1	1	1	1	1
2	0	0	1	0	0	0	0	0	0	0
3	0	0	1	1	1	0	1	0	1	0
4	0	1	0	0	1	0	1	0	1	0
5	0	1	0	1	0	0	0	0	0	0
6	0	1	1	0	1	1	1	1	1	1
7	0	1	1	1	0	1	0	1	0	1
8	1	0	0	0	0	0	0	0	0	0
9	1	0	0	0	0	0	0	0	0	0
10	1	0	0	0	0	0	0	0	0	0
11	1	0	0	0	0	0	0	0	0	0
12	1	1	0	0	0	0	0	0	0	0
13	1	1	0	0	0	0	0	0	0	0
14	1	1	0	0	0	0	0	0	0	0
15	1	1	0	0	0	0	0	0	0	0

Ausgangsfunktion:

$$y_1 = Q_1 \tag{C.32}$$

$$y_0 = Q_0 \tag{C.33}$$






Abbildung C.1.: mod(4)-Gray-Code Zähler Blockschaltbild



```
LIBRARY ieee;
   USE ieee.std_logic_1164.all;
3 USE ieee.std_logic_unsigned.all;
  ENTITY GrayCount IS
   PORT
                                      -- Eingang
        ( X:
                    IN
                        std_logic;
                                        -- Eingang
           CLK:
                   IN
                        std_logic;
7
                                    -- Eingang
                   IN
           RESET:
                        std_logic;
           Y: OUT std_logic_vector(1 downto 0));
9
   END GrayCount;
11
                            Verhaltensmodell ——
13
   ARCHITECTURE SEQUENCE OF GrayCount IS
   TYPE
           statetype IS (S0, S1, S2, S3);
15
   SIGNAL state, next_state: statetype;
17
                        – Zustandsaktualisierung ——
19
   BEGIN S_SPEICHER: PROCESS (CLK, RESET)
           BEGIN
21
                IF RESET = '1' THEN state <= SO AFTER 20 ns;
               ELSIF CLK = '1' AND CLK'event THEN
23
                    state <= next_state AFTER 20 ns;</pre>
               END IF;
25
   END PROCESS S_SPEICHER;
              - Folgezustandsberechnung -
27
   UE_SN: PROCESS (X, state)
       BEGIN
29
           CASE state is
               WHEN SO \Longrightarrow
31
                        IF X = '0' AND RESET = '0'
33
                        THEN next_state <= S1 AFTER 20 ns;
                        ELSE next_state <= SO AFTER 20 ns;
                        END IF;
35
               WHEN S1 =>
                        IF X = '0' AND RESET='0'
37
                        THEN next_state <= S2 AFTER 20 ns;
                        ELSE next_state <= SO AFTER 20 ns;
39
                        END IF;
               WHEN S2 \Rightarrow
41
                        IF X = '0' AND RESET='0'
                        THEN next_state <= S3 AFTER 20 ns;
43
                        ELSE next_state <= S1 AFTER 20 ns;
```

```
END IF;
45
               WHEN
                     S3 =>
                        IF X = '0' AND RESET='0'
47
                        THEN next_state <= SO AFTER 20 ns;
                        ELSE next_state <= S2 AFTER 20 ns;
49
                        END IF;
51
               END CASE;
   END PROCESS UE_SN;
                        — Ausgangssberechnung -
53
       AS_SN: PROCESS (state)
           BEGIN
55
               CASE state is
                    WHEN SO \Longrightarrow
                                    Y \ll "00" AFTER 20 ns;
57
                                     Y <= "01" AFTER 20 ns;
                    WHEN S1 =>
                          S2 =>
                                    Y <= "11" AFTER 20 ns;
59
                    WHEN
                                    Y \ll 10" AFTER 20 ns;
                    WHEN
                          S3 =>
                    WHEN OTHERS => Y <= "UU" AFTER 20 ns;
61
               END CASE;
       END PROCESS AS_SN;
63
   END SEQUENCE;
```


• Direkte Umsetzung des Gray-Codes mit synchronen CLR



C.2.3. Realisierung eines einfachen asynchronen Zählers

	16_{10}	-8_{10}	4_{10}	-2_{10}	1 ₁₀	
i_{10}	d_4	d_3	d_2	d_1	d_0	N_{10}
0	0	0	0	0	0	0
1	0	0	0	0	1	1
2	0	0	0	1	0	-2
3	0	0	0	1	1	-1
4	0	0	1	0	0	4
5	0	0	1	0	1	5
6	0	0	1	1	0	2
7	0	0	1	1	1	3
8	0	1	0	0	0	-8
9	0	1	0	0	1	-7
10	0	1	0	1	0	-10
11	0	1	0	1	1	-9
12	0	1	1	0	0	-4
13	0	1	1	0	1	-3
14	0	1	1	1	0	-6
15	0	1	1	1	1	-5
16	1	0	0	0	0	16
17	1	0	0	0	1	17
18	1	0	0	1	0	14
19	1	0	0	1	1	15
20	1	0	1	0	0	20
21	1	0	1	0	1	21
22	1	0	1	1	0	18
23	1	0	1	1	1	19
24	1	1	0	0	0	8
25	1	1	0	0	1	9
26	1	1	0	1	0	6
27	1	1	0	1	1	7
28	1	1	1	0	0	12
29	1	1	1	0	1	13
30	1	1	1	1	0	10
31	1	1	1	1	1	11

	16_{10}	-8_{10}	4_{10}	-2_{10}	1 ₁₀		
i_{10}	d_4	d_3	d_2	d_1	d_0	N_{10}	N_{16}
0	0	1	0	1	0	$N_{min} = -10$	0A
1	0	1	0	1	1	-9	0B
2	0	1	0	0	0	-8 -7	08
3	0	1	0	0	1	-7	09
4	0	1	1	1	0	-6	0E
5	0	1	1	1	1	-5	0F
6	0	1	1	0	0	-4	0C
7	0	1	1	0	1	-3	0D
8	0	0	0	1	0	-2	02
9	0	0	0	1	1	-1	03
10	0	0	0	0	0	0	00
11	0	0	0	0	1	1	01
12	0	0	1	1	0	2	06
13	0	0	1	1	1	3	07
14	0	0	1	0	0	4	04
15	0	0	1	0	1	5	13
16	1	1	0	1	0	6	1A
17	1	1	0	1	1	7	1B
18	1	1	0	0	0	8	18
19	1	1	0	0	1	9	19
20	1	1	1	1	0	10	1E
21	1	1	1	1	1	11	1F
22	1	1	1	0	0	12	1C
23	1	1	1	0	1	13	1D
24	1	0	0	1	0	14	12
25	1	0	0	1	1	15	13
26	1	0	0	0	0	16	10
27	1	0	0	0	1	17	11
28	1	0	1	1	0	18	16
29	1	0	1	1	1	19	17
30	1	0	1	0	0	20	14
31	1	0	1	0	1	$N_{max} = 21$	15




• VHDL-Beschreibung für den Zähler

```
LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   ENTITY CountMod32 IS
  PORT (
             CLK, CLR : IN std_logic;
             a: OUT std_logic_vector(4 DOWNTO 0));
   END CountMod32;
 7
   ARCHITECTURE RTL OF CountMod32 IS
   COMPONENT DFFA
11
        PORT(
                  CLK, CLR, D : IN std_logic;
                   Qp,Qn : OUT std_logic );
   END COMPONENT;
13
   SIGNAL z1 : std_logic_vector(4 DOWNIO 0) := "00000";
   SIGNAL z2 : std_logic_vector(4 DOWNIO 0) := "00000";
   BEGIN
             q0 : DFFA
19
             PORT MAP (CLR \Rightarrow CLR, CLK \Rightarrow CLK, D \Rightarrow z2(0),
             Qp \implies z1(0) , Qn \implies z2(0);
             q1 : DFFA
21
             PORT MAP (CLR \Rightarrow CLR, CLK \Rightarrow z1(0), D \Rightarrow z2(1),
             Qp \implies z1(1), Qn \implies z2(1);
23
             q2 : DFFA
             PORT MAP (CLR \Rightarrow CLR, CLK \Rightarrow z1(1), D \Rightarrow z2(2),
25
             Qp \implies z1(2), Qn \implies z2(2);
             q3 : DFFA
27
             PORT MAP (CLR \Rightarrow CLR, CLK \Rightarrow z1(2), D \Rightarrow z2(3),
             Qp \implies z1(3), Qn \implies z2(3);
29
             q4 : DFFA
             PORT MAP (CLR \Rightarrow CLR, CLK \Rightarrow z1(3), D \Rightarrow z2(4),
31
             Qp \implies z1(4) , 69 \ Qn \implies z2(4);
        z2 \ll NOT z1;
33
        a(4) \le z1(4);
        a(3) \le z2(3);
35
        a(2) \le z1(2);
37
        a(1) \le z2(1);
        a(0) \le z1(0);
39
   END rtl;
```

• Füllen Sie nachfolgende Tabelle mit einer Beschreibung der Funktion des jeweiligen Zustands aus. [10 Pkt.]

Zustand	Bedeutung
S_0	Der Automat wartet auf den Eingangsvektor \underline{X} , es erfolgt keine Ausgabe $(y=0)$. Dies ist der RESET-Zustand
S_1	Es wurde der Vektor (01) erkannt, es erfolgt keine Ausgabe ($y=0$). Der Automat wartet auf den Vektor (11).
S_2	Es wurde der Vektor (11) erkannt, es erfolgt keine Ausgabe $(y=0)$. Der Automat wartet auf den Vektor (10).
S_3	Es wurde der Vektor (10) erkannt, es erfolgt eine Ausgabe $(y = 1)$.

• Entwickeln Sie ein Zustandsdiagramm des geeigneten Automatentypen (Hinweis: Ausgang y muss für eine Taktperiode gültig sein!).




• Beschreiben Sie die Funktion als 2-Prozess Automaten in VHDL. Nutzen Sie dafür den gegebenen Lückentext und

```
------ Verhaltensmodell ----
   ARCHITECTURE SEQUENCE OF Moore_sequec IS
            STATE IS (S0,S1,S2,S3);
   SIGNAL ACT_STATE , NEXT_STATE : STATE ;
                  ——— Zustandsaktualisierung —
13
      BEGIN
      S_SPEICHER: PROCESS (CLK, RESET)
15
            BEGIN
            IF RESET='1' THEN ACT_STATE <= SO AFTER 5ns;
17
            ELSIF CLK='1' AND CLK'event THEN
            IF ENABLE = '1' THEN
19
             ACT_STATE <= NEXT_STATE AFTER 5ns;
                    END IF;
21
                END IF;
23
            END PROCESS S_SPEICHER;
                    ---- Kombinatorik ---
       UE_SN: PROCESS (x, ACT_STATE)
25
            BEGIN
                y \ll 10' \text{ AFTER } 5 \text{ns};
27
                NEXT_STATE <= SO AFTER 5ns;</pre>
                CASE ACT_STATE is
29
                WHEN SO \Rightarrow IF x = "01"
                                  THEN NEXT_STATE <= S1 AFTER ←
31
                                      5ns;
                             END IF:
                WHEN S1 \Rightarrow IF x= "11"
33
                                  THEN NEXT_STATE <= S2 AFTER ←
                                     5ns;
                              ELSIF x = 01
35
                                  THEN NEXT_STATE <= S1 AFTER ←
                                      5ns:
                             END IF:
37
                WHEN S2 \Rightarrow IF x= "10"
                                  THEN NEXT_STATE <= S3 AFTER ←
39
                                     5ns;
                              ELSIF x = 01
                                  THEN NEXT_STATE <= S1 AFTER \hookleftarrow
41
                                     5ns:
                             END IF;
                WHEN S3 \Rightarrow y <= '1' AFTER 5ns;
43
                              IF x = "01"
                                  THEN NEXT_STATE <= S1 AFTER ←
45
                                     5ns;
                     END IF;
                END CASE;
47
```

END PROCESS UE_SN; 49 END SEQUENCE;

• ergänzen Sie das Impulsdiagramm.






Abbildung C.2.: ModelSim Simulation



Prof. Dr.-Ing. Peter Gregorius FB VI, Technische Informatik

 $\hbox{E-mail: pgregorius@beuth-hochschule.de} \\$