Университет ИТМО
Факультет программной инженерии и компьютерной техники

Лабораторная работа №1

«Введение в проектирование цифровых интегральных схем»

по дисциплине «Функциональная схемотехника»

Выполнили:
Студенты группы P3330
Гаврилин Олег Сергеевич
Машкин Григорий Андреевич
Вариант: 3

Преподаватель:
Табунщик Сергей Михайлович

г. Санкт-Петербург
2025 г.

Содержание

Цель работы 2

Задание в соответствии с вариантом 2

Часть 1 3
1.1 Схема разработанного вентиля 3
1.2 Символвентиля 3
1.3 СхемаAANDBANDC..... 4
1.4 СимволAANDBANDC..... 4
1.5 СхемаAORB 4
1.6 СимволAORB 5
1.7 Схематестирования 5
1.8 Временная диаграмма тестирования вентиля 6
1.9 Результат измерения задержки распространения сигнала через вентиль 6
1.10 Максимальная частота работы вентиля 7
1.11 СхемаразработанногоБОЭ..... 7
1.11.1 Мажоритарный элемент на NOR для пяти входов 7
1.11.2 СхемаБОЭ..... 8
1.12 СимволразработанногоБОЭ 9
1.13 Схема тестирования разработанного БОЭ 9
1.14 Временная диаграмма тестирования БОЭ 10
1.15 Результат измерения задержки распространения сигнала через БОЭ..... 10
1.16 Максимальная частота работы БОЭ 11

Часть 2 12
2.1 КодразработанногомодуляБОЭ. 12
2.2 Код разработанного тестового окружения БОЭ 14
2.2.1 Программная реализация на System Verilog 14
2.2.2 Выводпрограммы 15
2.2.3 Пояснение вывода программы 16
2.3 Временная диаграмма процесса тестирования БОЭ 17

Выводы по работе 17

Цель работы

1. Получить базовые знания о принципах построения цифровых интеграль-ных схем с использованием технологии комплементарной структуры металл – оксид – полупроводник (КМОП).
2. Познакомиться с технологией SPICE-моделирования схем на транзисто-рах.
3. Получить навыки описания схем базовых операционных элементов (БОЭ) комбинационного типа на вентильном уровне с использованием язы-ка описания аппаратуры Verilog HDL.

Задание в соответствии с вариантом

В рамках лабораторной работы №1 было выдано следующее задание:

- Логический базис: NOR
- Базовый операционный элемент (БОЭ): Схема мажоритарного контро-ля с 5-ю входами

Целью работы является проектирование цифровой интегральной схемы с использованием технологии КМОП на транзисторном уровне, а также модели-рование и тестирование её работы с использованием среды LTspice. В дополне-ние, необходимо разработать описание БОЭ на вентильном уровне с примене-нием языка Verilog HDL и провести его моделирование в среде Vivado Design Suite.

Задание включает два основных этапа:

1. Построение схемы вентиля NOR на КМОП транзисторах и моделирова-ние его работы в LTspice, а затем использование его для создания схемы мажоритарного контроля с 5-ю входами».
2. Описание схемы демультиплексора на языке Verilog HDL, создание тесто-вого окружения и проведение моделирования в Vivado.

Часть 1

1.1 Схема разработанного вентиля

Разработанный NOR-вентиль реализован на КМОП-транзисторах и состоит из пары p-канальных (M_3, M_4) и n-канальных (M_5, M_6) транзисторов. Вентиль выдаёт логическую ”1” на выходе Out, только когда оба входа A и B находятся в ”0”. При подаче ”1” на любой из входов nMOS транзисторы подключают выход к земле (GND), устанавливая ”0” на выходе, выполняя функцию NOR.



Рис. 1: NOR вентиль на nMOS и pMOS транзисторах

1.2 Символ вентиля



Рис. 2: символ NOR вентиля на nMOS и pMOS транзисторах

1.3 Схема A AND B AND C



1.4 Символ A AND B AND C



1.5 Схема A OR B



1.6 Символ A OR B



1.7 Схема тестирования



Рис. 3: Схема тестирования разработанного NOR-вентиля

1.8 Временная диаграмма тестирования вентиля

Тестируемый NOR-элемент дол-жен соответствовать следующей таб-лице истинности.

A	B	Out
0	0	1
0	1	0
1	0	0
1	1	0

Временная диаграмма на Рисунке 4 показывает изменение напряжений на входах A, B и выходе Out во вре-мени, подтверждая правильность ра-боты NOR-элемента.



Рис. 4: Временная диаграмма напряжений на A, B, Out

1.9 Результат измерения задержки распространения сиг-нала через вентиль

Задержка распространения сигнала была измерена на временной диаграмме (см. Рис. 5 с увеличенным масштабом). Измерение проводилось от момента изменения входного сигнала до достижения выходным сигналом 50% от напря-жения V_{DD}. Рассчитанная задержка:

$$t_{pd} = t_{out} - t_{in} = 4.0343609\mu s - 4.0099248\mu s = 0.0244361\mu s.$$



Рис. 5: Увеличенная временная диаграмма напряжений на Out

1.10 Максимальная частота работы вентиля

Максимальная частота работы вентиля рассчитывается по формуле:

$$f_{max} = \frac{1}{2 \cdot t_{pd}}$$

Подставив t_{pd} = 0.0244361s нс, получаем:

$$f_{max} = \frac{1}{2 \cdot 24.4361 \cdot 10^{-9}} = 20,\ 461\ \text{МГц}$$

Следовательно, максимальная частота работы вентиля составляет 20, 461 МГц.

1.11 Схема разработанного БОЭ

1.11.1 Мажоритарный элемент на NOR для пяти входов

Для построения мажоритарного элемента с пятью входами A, B, C, D, и E применяются следующие операции NOR.

1. Инверсия входных сигналов:

$\overline{A}$=A↓A, $\overline{B}$=B↓B, $\overline{C}$=C↓C, $\overline{D}$=D↓D, $\overline{E}$=E↓E

2. Комбинация попарных NOR для получения промежуточных значений:

AB=A↓$\overline{B}$, $\overline{}$ AC=A↓$\overline{C}$, $\overline{}$ AD=A↓$\overline{D}$, $\overline{}$ AE=A↓$\overline{E}$, $\overline{}$ итакдалее

3. Инверсия промежуточных значений для подготовки к тройным комбинациям:

$\overline{AB}$=AB↓AB, $\overline{AC}$=AC↓AC, ..., $\overline{DE}$=DE↓DE

4. NOR для троек входов, чтобы определить основные комбинации:

$ABC = \overline{AB} \downarrow \overline{C}$, $ABD = AB \downarrow \overline{D}$, $A\overline{B}E = AB \downarrow E$, и так далее 5.

Комбинация для OR

$$A \vee B = (A \downarrow B) \downarrow (A \downarrow B),\ 6.$$

Заключительная комбинация для выхода Y :

$$Y = (ABC \vee ABD \vee ABE \vee ACD \vee ACE \vee ADE \vee BCD \vee BCE \vee BDE \vee CDE)$$

Таким образом, выход Y активен при мажоритарном количестве входов в логическом «1», что соответствует функциональности мажоритарного элемента NOR.

1.11.2 Схема БОЭ



Рис. 6: Мажоритарного контроль с 5-ю входами

1.12 Символ разработанного БОЭ



Рис. 7: Символ мажоритарного контроля с 5-ю входами

1.13 Схема тестирования разработанного БОЭ



Рис. 8: Схема тестирования мажоритарного контроля с 5-ю входами

1.14 Временная диаграмма тестирования БОЭ



Рис. 9: Временная диаграмма напряжений на V_1, V_2, V_3, V_4, V_5, Y

1.15 Результат измерения задержки распространения сигнала через БОЭ

Задержка распространения сигнала была измерена на временной диаграмме (см. Рис. 10 с увеличенным масштабом). Измерение проводилось от момента изменения входного сигнала до достижения выходным сигналом 50% от напря-жения V_{DD}. Рассчитанная задержка:

$$t_{pd} = t_{out} - t_{in} = 3.3006857\mu s - 3.0107221\mu s = 0.2899636\mu s \text{ нс}$$

Рис. 10: Увеличенная временная диаграмма напряжений на Out

1.16 Максимальная частота работы БОЭ

Максимальная частота работы мажоритарного контроля с 5-ю входами рассчи-тывается по формуле:

$$f_{max} = \frac{1}{2 \cdot t_{pd}}$$

Подставив t_{pd} = 28.289 нс, получаем:

$$f_{max} = \frac{1}{2 \cdot 0.0000289 \cdot 10^{-3}} = 17.301 \text{ МГц}$$

Следовательно, максимальная частота мажоритарного контроля с 5-ю входами 17, 301 МГц.

Часть 2

2.1 Код разработанного модуля БОЭ

```
`timescale 1ns / 1ps


module majority_5input_nor(
input A,
input B,
input C,
input D,
input E,
        output Y
);

//(A  NOR A)  NOR (B  NOR B)  = X
//(X  NOR X)  NOR (C  NOR C)

//
        nor(nA, A, A);
        nor(nB, B, B);
        nor(nC, C, C);
        nor(nD, D, D);
        nor(nE, E, E);


        nor(AB, nA, nB);
        nor(AC, nA, nC);
        nor(AD, nA, nD);
        nor(AE, nA, nE);
        nor(BC, nB, nC);
        nor(BD, nB, nD);
        nor(BE, nB, nE);
        nor(CD, nC, nD);
        nor(CE, nC, nE);
        nor(DE, nD, nE);

        nor(nAB, AB, AB);
        nor(nAC, AC, AC);
        nor(nAD, AD, AD);
        nor(nAE, AE, AE);
        nor(nBC, BC, BC);
        nor(nBD, BD, BD);
```

```
nor ( nBE , BE , BE ) ;
nor ( nCD , CD , CD ) ;
nor ( nCE , CE , CE ) ;
nor ( nDE , DE , DE ) ;


nor ( ABC , nAB , nC ) ;
nor ( ABD , nAB , nD ) ;
nor ( ABE , nAB , nE ) ;
nor ( ACD , nAC , nD ) ;
nor ( ACE , nAC , nE ) ;
nor ( ADE , nAD , nE ) ;
nor ( BCD , nBC , nD ) ;
nor ( BCE , nBC , nE ) ;
nor ( BDE , nBD , nE ) ;
nor ( CDE , nCD , nE ) ;

//
                                    ,

nor ( ABCnorABD , ABC , ABD ) ;
nor ( ABCorABD , ABCnorABD , ABC no rAB D ) ;

nor ( ABEnorACD , ABE , ACD ) ;
nor ( ABEorACD , ABEnorACD , ABE no rAC D ) ;

nor ( ACEnorADE , ACE , ADE ) ;
nor ( ACEorADE , ACEnorADE , ACE no rAD E ) ;

nor ( BCDnorBCE , BCD , BCE ) ;
nor ( BCDorBCE , BCDnorBCE , BCD no rBC E ) ;

nor ( BDEnorCDE , BDE , CDE ) ;
nor ( BDEorCDE , BDEnorCDE , BDE no rCD E ) ;

nor ( A B C o r A B D _ n o r _ A B E o r A C D , ABCorABD , ABEorACD ) ; nor
( A BCo rA BDo rA BEo rA CD , A B C o r A B D _ n o r _ A B E o r A C D ,
    A B C o r A B D _ n o r _ A B E o r A C D ) ;

nor ( A C E o r A D E _ n o r _ B C D o r B C E , ACEorADE , BCDorBCE ) ; nor
( A CEo rA DEo rB CDo rB CE , A C E o r A D E _ n o r _ B C D o r B C E ,
    A C E o r A D E _ n o r _ B C D o r B C E ) ;
```

```
        nor (ABCorABDorABEorACD_nor_ACEorADEorBCDorBCE, ABCorABDorABEorACD_nor_ACEorADEorBCDorBCE, ABCorABDorABEorACD_nor_ACEorADEorBCDorBCE);
        nor (ABCorABDorABEorACDorACEorADEorBCDorBCE_nor_BDEorCDE, ABCorABDorABEorACDorACEorADEorBCDorBCE, BDEorCDE);
        nor (Y, ABCorABDorABEorACDorACEorADEorBCDorBCE_nor_BDEorCDE, ABCorABDorABEorACDorACEorADEorBCDorBCE_nor_BDEorCDE);

endmodule
```

2.2 Код разработанного тестового окружения БОЭ

2.2.1 Программная реализация на System Verilog

```
`timescale 1ns/1ps
module majority_5input_nor_tb;
reg a_in, b_in, c_in, d_in, e_in;
wire y_out;

majority_5input_nor majority_5input_nor_1(
    .A(a_in),
    .B(b_in),
    .C(c_in),
    .D(d_in),
    .E(e_in),
    .Y(y_out)
);
    integer i;
    integer j;
    integer sum;
    reg [4:0] test_val;
    reg expected_val;
    initial begin
        for (i=0; i<32; i=i+1) begin
            sum = 0;
```

```
22          test_val = i;
23          expected_val=0;
24          a_in    =       test_val [0];
25          b_in    =       test_val [1];
26          c_in    =       test_val [2];
27          d_in    =       test_val [3];
28          e_in    =       test_val [4];
29          for   ( j =0;   j <5;   j = j +1)  begin
30                sum  =  sum   +  test_val [ j ];
31          end
32
33          if  ( sum   >=  3)     begin
34                expected_val=1;
35          end
36
37          #10
38
39          if  ( y_out     == expected_val)  begin
40          $display (" Correct !!!          a_in =%b,   b_in =%b,     c_in =%b,
                d_in =%b,  e_in =%b    y_out   =  %b" ,     a_in , b_in ,
              c_in ,  d_in ,  e_in ,  y_out ) ;
41          end  else    begin
42          $display (" Wrong !!!  a_in =%b,          b_in =%b,  c_in =%b,
              d_in =%b,  e_in =%b,    y_out   =  %b,  expected  =  %b" ,
              a_in ,  b_in ,  c_in ,       d_in ,    e_in ,       y_out ,
              expected_val ) ;
43        end
44  end
45        #10  $stop ;
46  end
47  en dm odu le
```

2.2.2 Вывод программы

```
#  run 1000ns
Correct!!! a_in=0,      b_in=0,  c_in=0,  d_in=0,  e_in=0  y_out  =  0
Correct!!! a_in=1,      b_in=0,  c_in=0,  d_in=0,  e_in=0  y_out  =  0
Correct!!! a_in=0,      b_in=1,  c_in=0,  d_in=0,  e_in=0  y_out  =  0
Correct!!! a_in=1,      b_in=1,  c_in=0,  d_in=0,  e_in=0  y_out  =  0
Correct!!! a_in=0,      b_in=0,  c_in=1,  d_in=0,  e_in=0  y_out  =  0
Correct!!! a_in=1,      b_in=0,  c_in=1,  d_in=0,  e_in=0  y_out  =  0
Correct!!! a_in=0,      b_in=1,  c_in=1,  d_in=0,  e_in=0  y_out  =  0
Correct!!! a_in=1,      b_in=1, c_in=1, d_in=0, e_in=0 y_out = 1
```

```
Correct!!! a_in=0, b_in=0, c_in=0, d_in=1, e_in=0 y_out = 0
Correct!!! a_in=1, b_in=0, c_in=0, d_in=1, e_in=0 y_out = 0
Correct!!! a_in=0, b_in=1, c_in=0, d_in=1, e_in=0 y_out = 0
Correct!!! a_in=1, b_in=1, c_in=0, d_in=1, e_in=0 y_out = 1
Correct!!! a_in=0, b_in=0, c_in=1, d_in=1, e_in=0 y_out = 0
Correct!!! a_in=1, b_in=0, c_in=1, d_in=1, e_in=0 y_out = 1
Correct!!! a_in=0, b_in=1, c_in=1, d_in=1, e_in=0 y_out = 1
Correct!!! a_in=1, b_in=1, c_in=1, d_in=1, e_in=0 y_out = 1
Correct!!! a_in=0, b_in=0, c_in=0, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=1, b_in=0, c_in=0, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=0, b_in=1, c_in=0, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=1, b_in=1, c_in=0, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=0, c_in=1, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=1, b_in=0, c_in=1, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=1, c_in=1, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=1, b_in=1, c_in=1, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=0, c_in=0, d_in=1, e_in=1 y_out = 0
Correct!!! a_in=1, b_in=0, c_in=0, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=1, c_in=0, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=1, b_in=1, c_in=0, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=0, c_in=1, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=1, b_in=0, c_in=1, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=1, c_in=1, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=1, b_in=1, c_in=1, d_in=1, e_in=1 y_out = 1 $stop
called at time : 330 ns
```

2.2.3 Пояснение вывода программы

Тестирование модуля majority_5input_nor показало корректность его работы. Для каждой комбинации входных сигналов a_in, b_in, c_in, d_in, e_in выход-ной сигнал y_out соответствует ожидаемым значениям, что подтверждается выводом "Correct!!!" в консоль симулятора с помощью встроенной функции $display.

Каждая комбинация тестировалась на соответствие логике большинства — если как минимум три из пяти входов равны единице, выходной сигнал должен быть равен единице. Результаты тестов для всех возможных значений входных сигналов прошли успешно, что подтверждает корректную реализацию модуля majority_5input_nor.

2.3 Временная диаграмма процесса тестирования БОЭ



Рис. 11: Временная диаграмма тестирования мажоритарного контроля с 5-ю входами

Выводы по работе

В ходе выполнения лабораторной работы мы получили базовые знания о принципах построения цифровых интегральных схем с использованием технологии КМОП. Познакомились с технологией SPICE-моделирования схем на транзисторах. Получили навыки описания схем базовых операционных элементов комбинационного типа на вентильном уровне с использованием языка описания аппаратуры Verilog HDL. Были выполнены проектирование и моделирование логического вентиля NOR на транзисторном уровне в LTspice, создание иерархического элемента, а также тестирование его работы. Определены задержка распространения сигнала и максимальная частота изменения входных сигналов для сохранения работоспособности схемы. Затем была построена более сложная схема мажоритарного контроля с 5-ю входами БОЭ на базе разработанного вентиля, проведено моделирование, и определены основные характеристики ра-боты схемы, включая время задержки и допустимую частоту входных сигналов. На следующем этапе был реализован цифровой аналог схемы на Verilog HDL, что позволило смоделировать работу БОЭ в тестовом окружении и подтвердить корректность функционирования.