Министерство науки и высшего образования Российской Федерации

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ

“НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ ИТМО”

Факультет Программной Инженерии и Компьютерной Техники

Дисциплина Функциональная схемотехника

Лабораторная работа №3

«Проектирование цифровых схем
с использованием ПЛИС»

Вариант 5

Выполнили:
Гаврилин Олег Сергеевич
Машкин Григорий Андреевич

Поток: 1.1

г. Санкт-Петербург

2025

Содержание

1. Цель работы 3
2. Схема сопряжения разработанного блока и устройств ввода/вывода 3
Переключатели (GPIO) 3
Кнопки 3
Системные сигналы 4
Светодиоды (LED) 4
Семисегментный индикатор 4
3. Алгоритм работы пользователя 5
Схема алгоритма 5
Подробное описание последовательности действий 6
4. Использование ресурсов ПЛИС 7
5. Выводы 8

1. Цель работы

Получить навыки разработки цифровых устройств на базе программируемых логических интегральных схем (ПЛИС).

Задание по варианту:

№ варианта	*Функция*	*Ограничения*
5	$y = 3a + 2\sqrt[3]{b}$	1 сумматор и 2 умножителя

2. Схема сопряжения разработанного блока и устройств ввода/вывода



Переключатели (GPIO)

GPIO_0_input_pullup[15:8] - входные данные A (8 бит, диапазон 0-255)

GPIO_0_input_pullup[7:0] - входные данные B (8 бит, диапазон 0-255)

Примечание: сигналы инвертируются внутри модуля (A_in = ~GPIO_0_input_pullup[15:8])

Всего используется: 16 переключателей (8 для A, 8 для B)

Кнопки

KEY2_N (START) - активный низкий уровень, запуск вычисления

KEY3_N (RESET) - активный низкий уровень, возврат в режим ввода данных

KEY4_N - не используется

Всего используется: 2 кнопки

Системные сигналы

CLK - тактовый сигнал (100 МГц)

RST_N - сигнал сброса, активный низкий уровень

Светодиоды (LED)

LED[0] - индикация завершения вычисления (горит в MODE_RUN при done_formula = 1)

LED[3:1] - младшие 3 бита результата y_out[2:0]

Всего используется: 4 светодиода

Семисегментный индикатор

SEG_DATA[7:0] - данные сегментов (активный низкий уровень)

SEG_SEL[7:0] - выбор разряда (активный низкий уровень)

Всего разрядов: 8

В режиме MODE_INPUT отображаются:

- Разряды 7-4: сотни, десятки, единицы операнда A
- Разряды 3-0: сотни, десятки, единицы операнда B

В режиме MODE_RUN отображаются:

- Разряды 3-0: тысячи, сотни, десятки, единицы результата y_out

3. Алгоритм работы пользователя

Схема алгоритма



Подробное описание последовательности действий

ШАГ 1: Инициализация системы

- Убедиться, что система находится в состоянии сброса или нажать кнопку RESET
- После сброса система автоматически переходит в режим MODE_INPUT

ШАГ 2: Ввод операнда A

- Установить переключатели GPIO[15:8] в положение, соответствующее значению A
- Диапазон значений: 0-255 (8 бит)
- Пример: для A = 10 установить GPIO[15:8] = 00001010 (в инвертированном виде)

ШАГ 3: Ввод операнда B

- Установить переключатели GPIO[7:0] в положение, соответствующее значению B
- Диапазон значений: 0-255 (8 бит)
- Пример: для B = 27 установить GPIO[7:0] = 00011011 (в инвертированном виде)

ШАГ 4: Проверка введенных данных

- На семисегментном индикаторе должны отображаться:
    - Разряды 7-4: значение операнда A в десятичном виде (сотни, десятки, единицы)
    - Разряды 3-0: значение операнда B в десятичном виде (сотни, десятки, единицы)
- Если отображение неверное, повторить шаги 2-3

ШАГ 5: Запуск вычисления

- Нажать и отпустить кнопку START (KEY2_N)
- Система переходит в режим MODE_RUN
- На семисегментном индикаторе отображение операндов прекращается

ШАГ 6: Ожидание результата

- Дождаться завершения вычисления (время зависит от значений A и B)
- Индикация готовности: LED[0] загорается при done_formula = 1
- Время вычисления: обычно несколько тысяч тактов (десятки микросекунд)

ШАГ 7: Просмотр результата

- На семисегментном индикаторе отображается результат y_out:
    - Разряды 3-0: результат в десятичном виде (тысячи, сотни, десятки, единицы)
- На светодиодах LED[3:1] отображаются младшие 3 бита результата y_out[2:0]
- Пример интерпретации: если на индикаторе "0003", то результат = 3

ШАГ 8: Новое вычисление

- Для выполнения нового вычисления нажать кнопку RESET (KEY3_N)
- Система возвращается в режим MODE_INPUT
- Повторить шаги 2-7 с новыми значениями A и B

4. Использование ресурсов ПЛИС

	Resource	Usage
1	Total logic elements	849 / 6,272 (14 %)
1	-- Combinational with no register	682
2	-- Register only	23
3	-- Combinational with a register	144
2		
3	Logic element usage by number of LUT inputs	
1	-- 4 input functions	211
2	-- 3 input functions	244
3	-- <=2 input functions	371
4	-- Register only	23
4		
5	Logic elements by mode	
1	-- normal mode	578
2	-- arithmetic mode	248
6		
7	Total registers*	167 / 7,124 (2 %)
1	-- Dedicated logic registers	167 / 6,272 (3 %)
2	-- I/O registers	0 / 852 (0 %)
8		
9	Total LABs: partially or completely used	66 / 392 (17 %)
10	Virtual pins	0

11	I/O pins	93 / 180 (52 %)
1	-- Clock pins	3 / 3 (100 %)
2	-- Dedicated input pins	0 / 9 (0 %)
12		
13	M9Ks	0 / 30 (0 %)
14	Total block memory bits	0 / 276,480 (0 %)
15	Total block memory implementation bits	0 / 276,480 (0 %)
16	Embedded Multiplier 9-bit elements	3 / 30 (10 %)
17	PLLs	0 / 2 (0 %)
18	Global signals	1
1	-- Global clocks	1 / 10 (10 %)
19	JTAGs	0 / 1 (0 %)
20	CRC blocks	0 / 1 (0 %)
21	ASMI blocks	0 / 1 (0 %)
22	Oscillator blocks	0 / 1 (0 %)
23	Impedance control blocks	0 / 4 (0 %)
24	Average interconnect usage (total/H/V)	1.7% / 1.5% / 1.9%
25	Peak interconnect usage (total/H/V)	6.3% / 5.2% / 7.7%
26	Maximum fan-out	168
27	Highest non-global fan-out	153
28	Total fan-out	3046
29	Average fan-out	2.50

5. Выводы

В ходе лабораторной работы мы дополнили реализованный в предыдущей работе модуль formula модулем верхнего уровня для конфигурации ПЛИС и реализации вычислений на плате. Написанное тестовое окружение для симуляции с помощью ModelSim в Quartus позволило предварительно убедиться в корректности работы проекта. В дальнейшем при работе с платой также удалось вывести на семисегментный индикатор результаты, соответствующие ожиданиям, за счет установки переключателей для задания тестовых входных значений.

Мы изучили основные принципы создания модулей на Verilog для размещения на плате, конфигурации платы подготовленной логикой и проверки результатов работы спроектированного модуля эмпирическим путем.