Федеральное государственное автономное образовательное учреждение высшего
образования «Национальный исследовательский университет ИТМО»

Факультет программной инженерии и компьютерной техники

Отчет

По лабораторной работе №4

По дисциплине «Основы схемотехники»

Вариант 5.

Выполнили:
Гаврилин О.С.
Машкин Г.А.
Группа P3330
Преподаватель: Табунщик С.М.

Санкт-Петербург
2025

Цель работы

Получить навыки разработки встроенных схем самотестирования (BIST, built-in self-test) для цифровых устройств, реализованных на базе программируемых логических интегральных схем (ПЛИС).

Задание

№ вар.	Полином LFSR 1	Полином LFSR 2	Полином CRC8
5	$y = 1 + x^3 + x^5 + x^7 + x^8$	$y = 1 + x^4 + x^6 + x^7 + x^8$	$y = 1 + x^4 + x^5 + x^6 + x^8$



1. Доработайте схему функционального блока, разработанного в лабораторной работе №3. Необходимо добавить в схему возможность выполнять самотестирование по внешней команде– по факту нажатия кнопки. Схема самотестирования должна удовлетворять следующим требованиям:
   1.1. Вход и выход из режима самотестирования должен выполняться по факту нажатия кнопки BTN.
   1.2. Модуль «BIST control logic» должен управлять коммутацией сигналов в режиме тестирования. Данный модуль также должен хранить количество переходов в режим самотестирования с момента подачи питания на схему.
   1.3. Должна быть поддержана возможность подавать вместо операндов функции значения с регистров сдвига с линейной обратной связью LFSR (Linear-Feedback Shift Register). Регистры LFSR будут выполнять функции генераторов псевдослучайных чисел. Полиномы, на базе которых работа ют регистры LFSR, определяются в варианте задания.
   1.4. Значение выхода функционального блока (DUT) в режиме тестирования должно проходить через модуль расчета циклического избыточного 8 битного кода CRC8 (Cyclic Redundancy Check). По значению CRC8 в конце тестирования определяется корректность работы схемы. Использование такого подхода позволяет сэкономить память для записи истории тестирования и для списка

эталонных значений на каждой итерации тестирования. Полином для CRC8 определяется в варианте задания.

1.5. Результат работы блока в режиме самотестирования должен представлять собой значение кода CRC8 после 256 итераций тестирования. Одной итерацией тестирования называется расчет результата на одной комбинации входных операндов.

1.6. В режиме тестирования на светодиоды должно выводиться значение CRC8 и количество переходов схемы в режим самотестирования с момента подачи питания на схему. В режиме нормальной работы на светодиоды выводится результат расчета функционального блока (DUT).

2. Разработайте тестовое окружение и проведите моделирование схемы. Определите корректное значение CRC8 в конце процесса самотестирования, то есть после 256 итераций смены входных операндов. 71 3. Проведите синтез и размещение схемы для ПЛИС XC7A100T-1CSG324C, входящей в состав отладочной платы Saylinx Cyclone IV. Определите количество и тип используемых ресурсов ПЛИС после размещения схемы.

5. Проверьте работоспособность схемы на отладочной плате Saylinx Cyclone IV в нормальном режиме и в режиме самотестирования.

6. Составьте отчет по результатам выполнения работы.

Отчет о проделанной работе

Схемы устройства блока «BIST control logic», регистров LFSR и модуля расчета CRC8.



Рисунок 1 Bist control logic



Рисунок 2 LFSR



Рисунок 3 CRC

Результат тестирования блока в симуляторе.



Время моделирования режима самотестирования в симуляторе.

210042200 ns

График с плотностью распределения значений операндов, которые перебираются в режиме самотестирования, с указанием области допустимых значений.



Процент количества значений операндов, которые попали в область допустимых значений.



Допустимых значений: 256 / 256

Процент допустимых: 100.00%

Статистика операнда 'a':

Мин: 1, Макс: 243

Среднее: 120.18

Медиана: 118.00

Статистика операнда 'b':

Мин: 3, Макс: 254

Среднее: 128.55

Медиана: 129.00

Таблица с используемыми ресурсами ПЛИС.

Quartus Prime Version	21.1.1 Build 850 06/23/2022 SJ Lite Editior
Revision Name	fec_saylinx_board_top
Top-level Entity Name	fec_saylinx_board_top
Family	Cyclone IV E
Device	EP4CE6F17C8
Timing Models	Final
Total logic elements	859 / 6,272 (14 %)
Total registers	448
Total pins	93 / 180 (52 %)
Total virtual pins	0
Total memory bits	0 / 276,480 (0 %)
Embedded Multiplier 9-bit elements	2 / 30 (7 %)
Total PLLs	0 / 2 (0 %)

.n

Выводы

В ходе лабораторной работы мы научились разрабатывать простые системы самотестирования.