МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"

ІКНІ Кафедра **ПЗ**

3BIT

до лабораторної роботи № 2 на тему: "Синтез та моделювання основних типів послідовнісних схем в системі Proteus" з дисципліни: "Архітектура комп'ютера та комп'ютерних мереж"

Лектор: доц. каф. ПЗ Крук О.Г. Виконала: ст. гр. ПЗ-26 Пелих О. Р. Прийняв: доц. каф. ПЗ Крук О.Г. « _____ 2024 р.

Tema: Синтез та моделювання основних типів послідовнісних схем в системі Proteus

Мета: закріпити практичні навики моделювання логічних схем в середовищі системи програм Proteus; поглибити знання про будову та функціонування основних типів послідовнісних схем: тригерів, регістрів, лічильників; синтезувати їх схеми та виконати моделювання в системі програм Proteus; дослідити на основі отриманих часових діаграм їх роботу.


Хід роботи Індивідуальне завдання

Варіант 17

| | П3-26 | | | |
|---|-------|-------------------------|--|--|
| | № | f ₀ , КГц | | |
| - | 17 | 235 | | |


| № | n | $a_1 \dots a_n$ | Ma | M _c | f ₀ , КГц |
|----|---|--------------------|----|----------------|-------------------------|
| 17 | 5 | 89, 45, 61, 38, 98 | 26 | 25 | 84 |

- 1. Створіть в системі програм Proteus Professional версії не нижче 8.9 новий проєкт з іменем LR 2a.
- 2. Введіть в систему програм Proteus схему асинхронного RS-тригера на логічних елементах AБО-HE (NOR) (рис. 2.2, а). Елементи AБО-HE виберіть з категорії Modelling Primitives. Імена всіх елементів, пробників, генераторів мають починатися з ідентифікатора вашої групи та номера варіанту іd, до прикладу, іd = PZ27_13_ якщо ваша група ПЗ-27 і ваш номер у списку групи 13. Прямий вихід тригера позначіть <ід>Q1, а інверсний <ід>Q1' (кутових дужок не ставити!).



3. Задайте вхідні сигнали $\langle iд \rangle S1$ та $\langle iд \rangle R1$ за допомогою генераторів DPATTERN таким чином, щоб були комбінації 10, 01 та 00 і не було комбінації 11. Частоту f виберіть відповідно до номера варіанту з табл. 1, розрахуйте період T = 1/f і визначіть ширину елементарного імпульса $\tau = T/10$. Відкрийте вікно властивостей генератора $\langle iд \rangle S1$, в поле Pulse width (Secs) введіть τ , а в полі Specific pulse train вкажіть таку послідовність 1100110000 (рис. 2.22). На рис. 2.22 величина τ розрахована для частоти 10КГц. Шаблон можна скопіювати з методички і вставити в поле Specific pulse train. Аналогічно для генератора $\langle iд \rangle R1$ задайте шаблон елементарних імпульсів 0011000011.


 $T = 1/f = 1/235\ 000 = 0,00000426\ c$ $\tau = T/10 = 0,00000426\ /10 = 0,000000426\ c$



4. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle S1$, $\langle iд \rangle Q1$, $\langle id \rangle Q1$, $\langle id \rangle Q1$ на часовому інтервалі 0-T.

| Edit Transient Grap | bh . | | ? | × |
|--------------------------|------------------|--------------------------|----|------|
| Graph <u>t</u> itle: | RS - TRIGGER NOR | User defined properties: | | |
| Start time: | 0 | | | _ |
| Stop time: | 4.26u | | | |
| <u>L</u> eft Axis Label: | | | | |
| Right Axis Label: | | | | |
| Options | | | | |
| Initial DC solution | : 🔽 | | | _ |
| Always simulate: | | 4 | | • |
| Log netlist(s): | | | | |
| SPICE Option | ns | | | |
| Set Y-Scales | 5 | OK | Ca | ncel |


5. Виконайте моделювання тригера. Проаналізуйте отримані часові діаграми, перевірте, чи тригер працює відповідно до своєї таблиці істинності (рис. 2.2, в).




Таблиця істиності


| R | S | Q | Q' |
|---|---|---|----|
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 |

6. Аналогічно введіть (в цій же робочій області) і дослідіть схему асинхронного RS-тригера на логічних елементах I-HE (NAND) (рис. 2.5, а). Зверніть увагу на позначення входів тригера! Прямий вихід тригера позначіть <iд>Q2, а інверсний - <iд>Q2'. Задайте вхідні сигнали <iд>S2 та <iд>R2 за допомогою генераторів DPATTERN таким чином, щоб були комбінації 10, 01 та 11 і не було комбінації 00 (можна посимвольно інвертувати (1 замінити на 0, а 0 замінити на 1) шаблони генераторів сигналів <iд>S1 та <iд>R1 відповідно). Кількість символів в шаблонах імпульсів (10), а також значення величин Т і т залишіть без зміни. Не треба ставити на входах інвертори — в цій схемі активними будуть значення 0, а не 1!






7. Задайте побудову цифрового графіка для сигналів <ід>S2, <ід>R2, <ід>Q2,<ід>Q2' на часовому інтервалі 0-Т.




8. Виконайте моделювання тригера. Проаналізуйте отримані часові діаграми, перевірте, чи тригер працює відповідно до своєї таблиці істинності (рис. 2.5, в).




Таблиця істиності

| R | S | Q | Q' |
|---|---|---|----|
| 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 |
| 0 | 0 | 1 | 1 |

- 9. Скопіюйте схеми і обидва графіки у звіт. Збережіть проєкт у файл.
- 10. Створіть новий проєкт з іменем LR 2b.
- 11. Введіть в систему програм Proteus схему синхронного RS-тригера на елементах I-HE (рис. 2.7, а). Прямий вихід тригера позначіть <ід>Q3, а інверсний <ід>Q3'.




12. Подайте на синхронний тригер вхідні сигнали $\langle iд > S3$ з шаблоном 1100110001, $\langle iд > R3$ з шаблоном 0011000010 та $\langle iд > C3$ з шаблоном 0111111100. Значення величин Т і τ залиште без зміни.



13. Задайте побудову цифрового графіка для сигналів $\langle iд > S3, \langle iд > R3, \langle iд > C3, \langle iд > Q3, \langle iд > Q3' на часовому інтервалі <math>0 - T$.

| Edit Transient Grap | h | - | ? | × |
|---------------------|------------------------|--------------------------|----|-------|
| Graph title: | SYNCHRONOUS RS-TRIGGER | User defined properties: | | |
| Start time: | 0 | | | ^ |
| Stop time: | 4.26u | | | |
| Left Axis Label: | | | | |
| Right Axis Label: | | | | |
| Options | | | | |
| Initial DC solution | : 💌 | | | ~ |
| Always simulate: | | 4 | | Þ |
| Log netlist(s): | | | | |
| SPICE Option | s | | | |
| Set Y-Scales | | ОК | Ca | incel |


14. Виконайте моделювання тригера. Проаналізуйте отримані часові діаграми, перевірте, чи тригер працює відповідно до своєї таблиці істинності (рис. 2.5, в). Особливу увагу зверніть на інтервали синхронізації, це статична синхронізація або синхронізація за рівнем




Таблиця істиності

| R | С | S | Q | Q' |
|---|---|---|---|----|
| 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 0 |


15. Введіть в систему програм Proteus схему синхронного D-тригера на елементах I-HE (рис. 2.9, а). Як RS-тригер використайте синхронний RS-тригер на елементах I-HE. Прямий вихід тригера позначіть <iд>Q4, а інверсний - <iд>Q4'.




16. Подайте на синхронний D-тригер сигнали <iд>D4 з шаблоном 1100110000 та <iд>C4 з шаблоном 0100000010. Значення величин T і τ залиште без зміни




17. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle D4$, $\langle iд \rangle C4$, $\langle id \rangle Q4$, $\langle id \rangle Q4$ на часовому інтервалі 0-T.




18. Виконайте моделювання тригера. Проаналізуйте отримані часові діаграми, зверніть увагу на інтервали синхронізації, визначіть час затримки D-тригера



19. В новому проєкті з іменем LR_2c в категорії Modelling Primitives виберіть тригер JKFF (з бібліотеки DSIMMDLS) і помістіть його в робочу область з іменем <ід>JK1. Під'єднайте до прямого та інверсного виходів тригера пробники напруги і позначіть їх <ід>Q5 та <ід>Q5' відповідно.




20. Подайте на тригер <ід>JK1 вхідні сигнали <ід>J5 з шаблоном 011100001101111110011, <ід>K5 з шаблоном 000001111101111111000 та <ід>C5 з шаблоном 00111101100010010010. Значення величин Т і τ залиште без зміни.




21. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle J5$, $\langle iд \rangle K5$, $\langle iд \rangle C5$, $\langle iд \rangle Q5$, $\langle id \rangle Q5$ на часовому інтервалі 0-4T.


4T = 0.00000426*4 = 0.00001704



22. Виконайте моделювання тригера. Проаналізуйте отримані часові діаграми, перевірте, чи відповідають значення сигналів тригера таблиці переходів (рис. 2.11, в); зверніть увагу на моменти синхронізації, це синхронізація за фронтом або динамічна.




- 23. Помістіть в робочу область ще один тригер JKFF (з бібліотеки DSIMMDLS) з іменем <ід>JK2. Під'єднайте до його прямого та інверсного виходів пробники напруги і позначте їх <ід>Q6 та <ід>Q6' відповідно.
- 24. Подайте на входи J, K та C тригера <iд>JK2 сигнали від генераторів <iд>J5, <iд>K5 та <iд>C5 відповідно.




25. Подайте на вхід SET тригера <ід>JK2 сигнал <ід>SET6 з шаблоном 001000 (рис. 2.23). Відкрийте вікно властивостей генератора <ід>SET6, в поле 'Mark' Time (Secs) введіть 4 τ , в поле 'Space' Time (Secs) введіть 6 τ , а в полі Specific pulse train вкажіть таку послідовність 011000 (рис. 2.23) (На рис. 2.23 величина τ розрахована для частоти 10КГц).

 $4\tau = 0.000001704 \text{ c}$


 $6\tau = 0.000002556$ c




26. Аналогічно подайте на вхід RESET тригера <ід>JK2 сигнал <ід>RESET6 з шаблоном 000010.




27. Задайте побудову цифрового графіка для сигналів <iд>Ј5, <iд>К5, <iд>С5, <ід>Q6,<ід>Q6' на часовому інтервалі 0-4Т.




28. Виконайте моделювання тригера. Проаналізуйте отримані часові діаграми. Особливу увагу зверніть на дію сигналів SET та RESET, порівнюючи два останні графіки.




- 29. Скопіюйте схему і всі графіки у звіт. Збережіть проєкт.
- 30. Введіть в систему програм Proteus схему синхронного Т-тригера на основі тригера JKFF (з бібліотеки ACTIVE) з іменем <ід>JK3 (рис. 2.13). Під'єднайте до прямого та інверсного виходів тригера <ід>JK3 пробники напруги і позначіть їх <ід>Q7 та <ід>Q7' відповідно




31. Подайте на тригер <iд>JK3 вхідні сигнали <iд>JK7 ("1"- у вікні властивостей цифрового генератора в секції Digital Types вкажіть Steady State, а в секції State виберіть Strong High) та <iд>C7 (у вікні властивостей цифрового генератора в секції Digital Types вкажіть Clock, а в полі Frequency(Hz) введіть задану частоту f).




32. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle JK7$, $\langle iд \rangle C7$, $\langle iд \rangle Q7$, $\langle id \rangle Q7$ на часовому інтервалі 0-2T.



33. Виконайте моделювання Т-тригера. Проаналізуйте отримані часові діаграми, визначте період вихідного сигналу, перевірте, чи працює Т-тригер відповідно до свого режиму функціонування.





34. Створіть новий проєкт з іменем LR_2d. Синтезуйте і введіть в систему програм Proteus схему п-розрядного паралельного регістра пам'яті на синхронних D-тригерах (рис. 2.15). Кількість розрядів п виберіть з табл. 2.2 відповідно до свого варіанту. В іменах тригерів використовуйте послідовну нумерацію.




35. Задайте вхідні сигнали <ід>A1 ... <ід>An за допомогою генераторів DPATTERN таким чином, щоб послідовності нулів та одиниць кожного сигналу утворювали цілі 8-розрядні числа a1 ... an відповідно до свого варіанту в табл. 2.2. Розрахуйте період Т = 1/f і визначіть ширину елементарного імпульса т = T/4, частоту f виберіть відповідно до номера варіанту з табл. 2.2. У вікні Digital Pattern Generator Properties в полі Initial State вкажіть Low, а в полі First Edge At(Secs) залиште 0; в секції Тітіп поля "Mark" та "Space" задайте однаковими, в поле Pulse width (Secs) введіть величину 2т з точністю 4 значущих цифри; в секції Transitions виберіть Continuous Sequence of Pulses; в секції Віт Pattern виберіть Specific pulse train і вкажіть за допомогою символів 0 (нуль) та 1 (одиниця) 8-розрядний код кожного числа a1 ... an.

 $T = 1/f = 1/84\ 000 = 0,0000119\ c$ $\tau = T/4 = 0,0000119/4 = 0,00000298\ c$ $2\ \tau = 2*0,00000298 = 0,00000596\ c$







36. На входи С тригерів подайте тактовий сигнал $\langle iд \rangle$ С від генератора DPATTERN. У вікні Digital Pattern Generator Properties в полі Initial State вкажіть Low, в полі First Edge At(Secs) задайте зсув $0,7\tau$; в секції Тітіпд поля "Mark" та "Space" задайте однаковими, в поле Pulse width (Secs) введіть величину τ з точністю 4 значущих цифри; в секції Transitions виберіть Continuous Sequence of Pulses; в секції Bit Pattern виберіть Specific pulse train і вкажіть шаблон 01.




37. Задайте побудову цифрового графіка для сигналів <ід>A1 ... <ід>An, <ід>C, <ід>Q1 ... <ід>Qn на часовому інтервалі 0-2·n·T.




38. Виконайте моделювання паралельного регістра пам'яті в заданому часовому проміжку.




- 39. Проаналізуйте отримані часові діаграми, перевірте, чи працює паралельний регістр пам'яті відповідно до опису свого функціонування.
- 40. Синтезуйте і введіть в систему програм Proteus схему п-розрядного регістра зсуву вправо на ЈК-тригерах (рис. 2.16, а). Кількість розрядів п виберіть з табл. 2.2 відповідно до свого варіанту. В іменах тригерів продовжуйте послідовну нумерацію.




41. Як вхідний сигнал D подайте на вхід J першого тригера сигнал <ід>А1.




42. На входи С ЈК-тригерів подайте тактовий сигнал <ід>С.




43. Задайте побудову цифрового графіка для сигналів <ід>А1, тактовий сигнал <ід>С, вихідні сигнали <ід>Qn ... <ід>Qn+1, <ід>P на часовому інтервалі $0-2\cdot n\cdot T$.



44. Виконайте моделювання регістра зсуву в заданому часовому проміжку.




- 45. Проаналізуйте отримані часові діаграми, перевірте, чи працює регістр зсуву відповідно до опису свого функціонування.
- 46. Відслідкуйте процеси перетворення послідовного коду в паралельний і навпаки.
- 47. Створіть новий проєкт з іменем LR_4e. В категорії Simulator Primitives виберіть тригер JK і помістіть його у вікно вибраних елементів Device Selector.
- 48. Синтезуйте (аналогічно до схеми на рис. 2.19, а) і введіть в систему програм Proteus схему п-розрядного асинхронного підсумовуючого лічильника на ЈК-тригерах з заданим модулем лічби Ма. Кількість розрядів п та значення Ма виберіть з табл. 2.2 відповідно до свого варіанту.



49. Подайте на лічильник з заданим модулем лічби вхідний сигнал $\langle iд \rangle C$. Частоту f виберіть відповідно до номера варіанту з табл. 2.2, розрахуйте період T = 1/f.

T = 1/84 000 = 0,0000119 c




50. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle C$, $\langle iд \rangle Q1$, ... $\langle iд \rangle Qn$ асинхронного лічильника з заданим модулем лічби на часовому інтервалі $0 - (2^{n}+1)\cdot T$.


 $(2^5 + 1) * (1/84 000) = 0,000392 c$

| Edit Transient Grap | h | | ? | × |
|----------------------|------------------|--------------------------|----|-------|
| Graph <u>t</u> itle: | DIGITAL ANALYSIS | User defined properties: | | |
| Start time: | 0 | | | _ |
| Stop time: | 392u | | | |
| Left Axis Label: | | | | |
| Right Axis Label: | | | | |
| Options | | | | |
| Initial DC solution: | | | | ~ |
| Always simulate: | | 4 | | ▶ |
| Log netlist(s): | | | | |
| SPICE Option | S | | | |
| Set Y-Scales | | ОК | Ca | ancel |


51. Виконайте моделювання асинхронного підсумовуючого лічильника з заданим модулем лічби.




- 52. Проаналізуйте отримані часові діаграми, перевірте, чи працює лічильник відповідно до опису свого функціонування. З часових діаграм визначіть модуль і місткість лічби асинхронного лічильника.
- 53. Синтезуйте (аналогічно до схеми на рис. 2.21, а) і введіть в систему програм Proteus схему п-розрядного синхронного підсумовуючого лічильника на ЈК-тригерах з заданим модулем лічби Мс. Значення Мс виберіть з табл. 2.2 відповідно до свого варіанту.



54. Подайте на синхронний лічильник з заданим модулем лічби вхідний сигнал <ід>С.



55. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle C$, $\langle iд \rangle Q1$, ... $\langle iд \rangle Qn$ синхронного лічильника з заданим модулем лічби на часовому інтервалі $0 - (2n+1) \cdot T$.



56. Виконайте моделювання синхронного підсумовуючого лічильника з заданим модулем лічби.



- 57. Проаналізуйте отримані часові діаграми, перевірте, чи працює лічильник відповідно до опису свого функціонування. З часових діаграм визначте модуль і місткість лічби синхронного лічильника.
- 58. Оформіть звіт про виконану роботу
- 59. Зробіть висновки про виконану роботу.

Схеми

https://github.com/olha-pelykh/Computer-Architecture/tree/main/Olha%20Pelykh%20PZ-26%20Lab%202

Висновок

В ході виконання лабораторної роботи №2 я ознайомилася з принципами будови та роботи основних типів послідовнісних схем. Було синтезовано схеми тригерів RS, D, T і JK у середовищі Proteus та проведено їх моделювання за допомогою аналізу часових діаграм. Отримані результати підтвердили коректність роботи тригерів відповідно до їхніх таблиць істинності. Додатково вдалося синтезувати та змоделювати складніші пристрої, такі як лічильники та регістри, на основі JK-тригерів, що допомогло краще зрозуміти їхню функціональність і можливості застосування.