

**МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"**

**ІКНІ
Кафедра ПЗ**

ЗВІТ

до лабораторної роботи № 1

на тему: “Синтез та моделювання основних типів
комбінаційних схем в системі Proteus ”

з дисципліни: *“Архітектура комп'ютера та комп'ютерних мереж”*

Лектор:
доц. каф. ПЗ
Крук О.Г.

Виконала:
ст. гр. ПЗ-26
Пелих О. Р.

Прийняв:
доц. каф. ПЗ
Крук О.Г.

« ____ » _____ 2024 р.


Тема роботи: синтез та моделювання основних типів комбінаційних схем в системі Proteus

Мета роботи: набути практичних навиків моделювання логічних схем в середовищі системи програм Proteus; поглибити знання про основні типи комбінаційних схем: шифратори, дешифратори, мультиплексори і демультимплексори; опанувати їх синтез; дослідити роботу синтезованих схем в системі програм Proteus.

Теоретичні відомості

Шифратор - це цифровий пристрій, призначений для перетворення вхідного m -розрядного унітарного коду у вихідний n -розрядний двійковий позиційний код. Унітарний код – це двійковий код, що має лише одну одиницю, а решта значень – нулі.

Шифратор позначається так:




Умовні графічні позначення шифратора:

а - на функціональних схемах; б - на електричних принципових схемах

Дешифратор - це цифровий пристрій, призначений для перетворення вхідного n -розрядного двійкового позиційного коду у вихідний m -розрядний унітарний код.

Дешифратор позначається так:




Умовні графічні позначення дешифратора:

а – на функціональних схемах; б – на електричних принципових схемах

Мультиплексор - це комбінаційний цифровий пристрій, призначений для комутування (перемикання) логічних сигналів від одного з n інформаційних X -входів на єдиний D -вихід. Номер конкретного інформаційного входу, який

повинен під'єднуватися до виходу в певний момент часу, вказується за допомогою адресних А-входів.



Умовні графічні позначення мультимплексора "4 в 1":
а – на функціональних схемах; б – на електричних принципових схемах

Індивідуальне завдання

Індивідуальний варіант (ПЗ-26, 17 варіант)

17	0	d ₁	0	d ₂	d ₃	d ₄	0	d ₀	131	F ₃ , F ₇ , F ₂ , F ₄ , F ₁ , F ₆ , F ₅
----	---	----------------	---	----------------	----------------	----------------	---	----------------	-----	--

Хід роботи

- Створіть в програмі Proteus Professional версії не нижче 8.9 новий проєкт. Для цього запустіть програму Proteus Professional і клацніть на кнопці New Project. У вікні New Project Wizard: Start в поле Name введіть ім'я проєкту, до прикладу LR_1_a, далі клацніть на кнопці Browse і виберіть або створіть папку 1_AK, в якій буде збережено проєкт (шлях до папки відобразиться в полі Path) і клацніть на кнопці Next. Імена проєкту і всіх папок в шляху набирайте латинськими літерами. Якщо появиться вікно Project Already Exists на запитання Replace existing project? виберіть Так. В наступному вікні New Project Wizard: Schematic Design виберіть Create a schematic from the selected template, виокремте рядок DEFAULT і клацніть на кнопці Next. В новому вікні New Project Wizard: PCB Layout виберіть Do not create a PCB Layout і клацніть на кнопці Next. Далі у вікні New Project Wizard: Firmware виберіть No Firmware Project і клацніть на кнопці Next. Нарешті у вікні New Project Wizard: Summary клацніть на кнопці Finish.
- Синтезуйте і введіть в систему програм Proteus схему пріоритетного шифратора 8×3 відповідно до варіанту індивідуального завдання.
 - Складіть за аналогією до (1.2) вирази для проміжних змінних відповідно до заданого в індивідуальному завданні пріоритету вхідних сигналів F_i , $i = 1, \dots, 7$.

Пріоритет: F₁, F₆, F₅, F₃, F₇, F₂, F₄

H₃ = F₃

H₇ = $\neg F_3 \wedge F_7$

H₂ = $\neg F_3 \wedge \neg F_7 \wedge F_2$

H₄ = $\neg F_3 \wedge \neg F_7 \wedge \neg F_2 \wedge F_4$

$$H1 = \neg F3 \wedge \neg F7 \wedge \neg F2 \wedge \neg F4 \wedge F1$$

$$H6 = \neg F3 \wedge \neg F7 \wedge \neg F2 \wedge \neg F4 \wedge \neg F1 \wedge F6$$

$$H5 = \neg F3 \wedge \neg F7 \wedge \neg F2 \wedge \neg F4 \wedge \neg F1 \wedge \neg F6 \wedge F5$$


2.2. Виразіть вихідні сигнали пріоритетного шифратора x_0 , x_1 , x_2 через проміжні змінні (рівняння (1.3)).

$$X0 = H1 \vee H3 \vee H5 \vee H7,$$

$$X1 = H2 \vee H3 \vee H6 \vee H7,$$

$$X2 = H4 \vee H5 \vee H6 \vee H7.$$

2.3. Використовуючи отримані рівняння, створіть схему пріоритетного шифратора в робочій області системи Proteus, за основу візьміть схему, наведену на рис. 1.18. В іменах всіх елементів схеми та генераторів повинен бути ваш ідентифікатор PZ27_13_, якщо ваша група ПЗ-27, а номер в списку групи – 13.



3. Задайте прями та інверсні значення вхідних сигналів $F0 \dots F7$.

3.1. Генератори вхідних сигналів $F0 \dots F7$ розташуйте зліва вертикально в порядку зростання (як на рис. 1.18).

3.2. Розрахуйте період цифрового сигналу $T = 1/f$ (значення частоти f переведіть в Гц, результат заокругліть до трьох значущих цифр). Визначіть

ширину (тривалість) елементарного імпульса $\tau = T/8$, результат заокругліть до трьох значущих цифр.


- період цифрового сигналу $T = 1/f = 1/131000 = 0.00000763\text{с}$;
- ширина елементарного імпульса $t = T/8 = 0.00000763/8 = 0.000000953\text{с}$


3.3. Сигнал F0 задайте за допомогою цифрового генератора (рис. 1.26 а). В полі Pulse width необхідно ввести значення τ .

3.4. Тепер задайте сигнал на вході, який має найвищий пріоритет (стоїть на першому місці в заданій послідовності) (рис. 1.26 б). Зверніть увагу на значення в полі Specific pulse train.

3.5. Наступним задайте сигнал на вході, який є другим в заданій послідовності, в поле Specific pulse train введіть значення 01100000.

3.6. Послідовно задавайте сигнали на всіх решта входах відповідно до їх пріоритетів. Для входу з найнижчим пріоритетом в полі Specific pulse train має бути значення 01111111.







4. Побудуйте цифровий графік на часовому проміжку $0 \dots T$, на якому виведіть вхідні та вихідні сигнали в такій послідовності: F0...F7, X0...X2.

4.1. Для побудови графіка вкажіть прямокутник довжиною не менше $1/3$ ширини робочої області.

4.2. В заголовку графіка вкажіть задану послідовність за спаданням пріоритету. Задайте на графіку часовий проміжок $0 \dots T$.

4.3. Налаштуйте графік: в рядку головного меню системи Proteus клацніть на елементі Template, виберіть в спадному меню рядок Set Graph & Trace Colours, у вікні Graph Colour Configuration вкажіть наступні параметри. Рис. 1.27. Налаштування параметрів графіка

4.4. Побудуйте цифровий графік – виконайте команду Simulate Graph з контекстного меню.



5. З отриманих часових діаграм запишіть послідовно вихідний двійковий код $x_2x_1x_0$ на кожному з восьми проміжків: $k\tau \dots (k+1)\tau$, $k = 0, \dots, 7$.

Двійковий код	Сигнали, які набувають значення одиниці на даному проміжку
000	F0
110	F0,F1,F2,F3,F4,F5,F6,F7
111	F0,F1,F2,F4,F5,F6,F7
010	F0,F1,F2,F4,F5,F6
001	F0,F1,F4,F5,F6
100	F0,F1,F5,F6
011	F0,F5,F6
101	F0,F5

7. Створіть новий проєкт LR_1_b в цій же папці 1_AK.

8. Синтезуйте і введіть в систему програм Proteus схему лінійного дешифратора 3×8 відповідно до варіанту індивідуального завдання в табл. 1.6 (прийміть: $z0 \equiv a0$, $z1 \equiv a1$, $z2 \equiv a2$; $v0 \equiv d0$, $v1 \equiv d1$, $v2 \equiv d2$, $v3 \equiv d3$, $v4 \equiv d4$).

8.1. За аналогією до (1.4) складіть рівняння для кожного з виходів дешифратора $V0 \dots V7$ на підставі таблиці істинності з входами $z2$, $z1$, $z0$, заданої в індивідуальному завданні.

$$V0 = Z2 \wedge Z1 \wedge Z0$$

$$V1 = \neg Z2 \wedge \neg Z1 \wedge Z0$$

$$V2 = \neg Z2 \wedge Z1 \wedge Z0$$

$$V3 = Z2 \wedge \neg Z1 \wedge \neg Z0$$

$$V4 = Z2 \wedge \neg Z1 \wedge Z0$$

8.2. Використовуючи отримані рівняння, створіть схему лінійного дешифратора в робочій області системи Proteus (в іменах всіх елементів схеми та генераторів повинен бути ваш ідентифікатор).

Аналіз таблиці демонструє, що кожному вхідному коду відповідає активація лише одного вихідного сигналу. Це однозначно вказує на коректність побудови дешифратора. Така унікальна відповідність між вхідними кодами та вихідними сигналами підтверджує, що дешифратор функціонує згідно з очікуваною логікою, правильно перетворюючи закодовану інформацію у відповідні вихідні сигнали.

9. Задайте значення вхідних сигналів $z0 \dots z2$.

Задала частоту сигналів $Z0$, $Z1$, $Z2$:

$$f0 = 4 * f = 4 * 118000 = 472\,000 \text{ Гц};$$


$$f1 = 2 * f = 2 * 118000 = 236\,000 \text{ Гц};$$

$$f2 = f = 118\,000 \text{ Гц}.$$

9.1. Генератори вхідних сигналів $z0 \dots z2$ розташуйте зліва вертикально в порядку зростання (як на рис. 1.18).


9.2. Сигнал $z0$ з частотою $f0 = 4 * f$ задайте за допомогою цифрового генератора

$$131\,000 \cdot 4 = 524\,000$$



9.3. Аналогічно задайте сигнал z1 з частотою $f_1 = 2 \cdot f$ (рис. 1.28 б), а також сигнал z2 з частотою $f_2 = f$.



$$131\,000 \cdot 2 = 261\,000$$



10. Побудуйте аналогічно до п. 4 цифровий графік з заголовком Decoder на часовому проміжку $0 \dots T$, на якому виведіть входні та вихідні сигнали в такій послідовності: $z_0 \dots z_2, v_0 \dots v_7$.

Побудувала цифровий графік лінійного дешифратора на часовому проміжку $0 \dots T$, де $T = 0.00000847$:

11. Проаналізуйте отримані часові діаграми входних і вихідних сигналів на кожному з восьми проміжків: $k\tau \dots (k+1)\tau$, $k = 0, \dots, 7$ і складіть таблицю істинності.



Таблиця істинності

Z2	Z1	Z0	V7	V6	V5	V4	V3	V2	V1	V0
0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	0	0	0
0	1	1	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0	0	1

Аналіз таблиці демонструє, що кожному вхідному коду відповідає активація лише одного вихідного сигналу. Це однозначно вказує на коректність побудови дешифратора. Така унікальна відповідність між вхідними кодами та вихідними сигналами підтверджує, що дешифратор функціонує згідно з очікуваною логікою, правильно перетворюючи задовану інформацію у відповідні вихідні сигнали.

12. Порівняйте отриману таблицю істинності з заданою. Зробіть висновки про синтезований лінійний дешифратор. Збережіть проєкт в системі Proteus.

13. Створіть новий проєкт з іменем LR_2с в цій же папці 1_АК.

14. Синтезуйте і введіть в систему програм Proteus схему мультиплексора "5 в 1" за заданою таблицею істинності відповідно до індивідуального завдання в табл. 1.6 (a2, a1, a0 - адресні входи; d4, d3, d2, d1, d0 - інформаційні входи).

14.1. Запишіть вихідний сигнал мультиплексора D в досконалій диз'юнктивній нормальній формі.

$$D = (a_0 \wedge a_1 \wedge a_2 \wedge d_0) \vee (a_0 \wedge \neg a_1 \wedge \neg a_2 \wedge d_1) \vee (a_0 \wedge a_1 \wedge \neg a_2 \wedge d_2) \vee (\neg a_0 \wedge \neg a_1 \wedge a_2 \wedge d_3) \vee (a_0 \wedge \neg a_1 \wedge a_2 \wedge d_4)$$

14.2. Використовуючи отриману логічну функцію, створіть схему мультиплексора в робочій області системи Proteus (в іменах всіх елементів схеми та генераторів повинен бути ваш ідентифікатор).

15. Задайте значення сигналів на адресних входах $a_0 \dots a_2$ аналогічно як для сигналів $z_0 \dots z_2$.

16. Задайте значення сигналів на інформаційних входах $d_0 \dots d_4$.

16.1. Сигнал d_0 задайте за допомогою цифрового генератора DPATTERN як на рис. 1.26 б, однак ширина імпульсу має бути $T/64$ сек.

16.2. Сигнали $d_1 \dots d_4$ задайте аналогічно, в поле Specific pulse train введіть відповідно значення 01100000 для d_1 , 01110000 для d_2 , 01111000 для d_3 , і 01111100 для d_4 .

Задала значення сигналів на інформаційних входах $d_0 \dots d_4$:

$d_0 = 01000000$

$d_1 = 01100000$

$d_2 = 01110000$

$d_3 = 01111000$

$d_4 = 01111100$

$A_0 = 131\,000 \cdot 4 = 524\,000$

$A_1 = 131\,000 \cdot 2 = 262\,000$

$A_3 = 131\,000$

17. Побудуйте аналогічно до п. 4 цифровий графік з заголовком Multiplexer на часовому проміжку $0 \dots T$, на якому виведіть вхідні та вихідні сигнали в такій послідовності: $a_0 \dots a_2$, $d_0 \dots d_4$, D .

Digital Pattern Generator Properties

Generator Name:
PZ26_17_U2(D0)

Initial State:
Low

First Edge At (Secs):
0

Timing:
☒ Equal Mark/Space Timing?
Pulse width (Secs): 119n
'Space' Time (Secs):

Transitions:
☒ Continuous Sequence of Pulses
☐ Determine From Pattern Length
☐ Specific Number of Edges:

Bit Pattern:
☐ Standard High-Low Pulse Train
☒ Specific pulse train:
01100000
Edit...

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?

OK Cancel

Digital Pattern Generator Properties

Generator Name:
PZ26_17_U2(D1)

Initial State:
Low

First Edge At (Secs):
0

Timing:
☒ Equal Mark/Space Timing?
Pulse width (Secs): 119n
'Space' Time (Secs):

Transitions:
☒ Continuous Sequence of Pulses
☐ Determine From Pattern Length
☐ Specific Number of Edges:

Bit Pattern:
☐ Standard High-Low Pulse Train
☒ Specific pulse train:
01100000
Edit...

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?

OK Cancel

Digital Pattern Generator Properties

Generator Name:
PZ26_17_U2(D2)

Initial State:
Low

First Edge At (Secs):
0

Timing:
☒ Equal Mark/Space Timing?
Pulse width (Secs): 119n
'Space' Time (Secs):

Transitions:
☒ Continuous Sequence of Pulses
☐ Determine From Pattern Length
☐ Specific Number of Edges:

Bit Pattern:
☐ Standard High-Low Pulse Train
☒ Specific pulse train:
01110000
Edit...

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?

OK Cancel

Digital Pattern Generator Properties

Generator Name:
PZ26_17_U2(D3)

Initial State:
Low

First Edge At (Secs):
0

Timing:
☒ Equal Mark/Space Timing?
Pulse width (Secs): 119n
'Space' Time (Secs):

Transitions:
☒ Continuous Sequence of Pulses
☐ Determine From Pattern Length
☐ Specific Number of Edges:

Bit Pattern:
☐ Standard High-Low Pulse Train
☒ Specific pulse train:
01111000
Edit...

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?

OK Cancel

Digital Pattern Generator Properties

Generator Name:
PZ26_17_U2(D4)

Initial State:
Low

First Edge At (Secs):
0

Timing:
☒ Equal Mark/Space Timing?
Pulse width (Secs): 119n
'Space' Time (Secs):

Transitions:
☒ Continuous Sequence of Pulses
☐ Determine From Pattern Length
☐ Specific Number of Edges:

Bit Pattern:
☐ Standard High-Low Pulse Train
☒ Specific pulse train:
01111100
Edit...

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?

OK Cancel

Digital Clock Generator Properties

Generator Name:
PZ26_17_A0

Clock Type:
☒ Low-High-Low Clock
☐ High-Low-High Clock

Timing:
First Edge At: 0
☒ Frequency (Hz): 524k
☐ Period (Secs):

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?

OK Cancel

Digital Clock Generator Properties

Generator Name:
PZ26_17_A1

Clock Type:
☒ Low-High-Low Clock
☐ High-Low-High Clock

Timing:
First Edge At: 0
☒ Frequency (Hz): 262k
☐ Period (Secs):

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?

OK Cancel

Digital Clock Generator Properties

Generator Name:
PZ26_17_A2

Clock Type:
☒ Low-High-Low Clock
☐ High-Low-High Clock

Timing:
First Edge At: 0
☒ Frequency (Hz): 131k
☐ Period (Secs):

☐ Current Source?
☐ Isolate Before?
☐ Manual Edits?
☒ Hide Properties?


OK Cancel

Multiplexer

The timing diagram displays the following signals:

- PZ26_17_A0**: A square wave signal.
- PZ26_17_A1**: A square wave signal.
- PZ26_17_A2**: A square wave signal.
- PZ26_17_E1(D0)**: A square wave signal.
- PZ26_17_E2(D1)**: A square wave signal.
- PZ26_17_E3(D2)**: A square wave signal.
- PZ26_17_E4(D3)**: A square wave signal.
- PZ26_17_E5(D4)**: A square wave signal.
- PZ26_17_D(Q)**: A square wave signal.

The time axis ranges from 0.00 to 7.00 ns.



18. Проаналізуйте отримані часові діаграми всіх сигналів на кожному з восьми проміжків: $k\tau \dots (k+1)\tau$, $k = 0, \dots, 7$ і складіть таблицю істинності для мультиплексора.

19. Порівняйте отриману таблицю істинності з заданою. Зробіть висновки про синтезований мультиплексор. Збережіть проєкт в системі Proteus.

A0	0	1	0	1	0	1	0	1
A1	0	0	1	1	0	0	1	1
A2	0	0	0	0	1	1	1	1
D	0	1	0	1	1	1	0	1
d _i	0	d ₁	0	d ₂	d ₃	d ₄	0	d ₀

Аналіз таблиці та графіка демонструє правильність синтезу мультиплексора. Це підтверджується тим, що в областях поширення сигналу D входи d₀, d₁, d₂, d₃, d₄ набувають значення одиниці за тих самих комбінацій аргументів, які були визначені у вихідній таблиці істинності. Така відповідність свідчить про коректну реалізацію функціональності мультиплексора згідно з початковими вимогами.

20. Створіть новий проєкт з іменем LR_2d в цій же папці 1_AK.

21. Синтезуйте і введіть в систему програм Proteus схему демультиплексора "1 в 5".


21.1. Запишіть за заданою таблицею істинності відповідно до індивідуального завдання в табл. 1.6 сигнал на кожному виході де



мультиплексора в досконалій диз'юнктивній нормальній формі (a_2, a_1, a_0 - адресні входи; y_4, y_3, y_2, y_1, y_0 - інформаційні виходи; прийміть: $y_0 \equiv d_0, y_1 \equiv d_1, y_2 \equiv d_2, y_3 \equiv d_3, y_4 \equiv d_4$).

21.2. Використовуючи отримані логічні функції, створіть схему демультимплексора в робочій області системи Proteus (в іменах всіх елементів схеми та генераторів повинен бути ваш ідентифікатор).

22. Задайте значення сигналу D на інформаційному вході демультимплексора за допомогою цифрового генератора DPATTERN: в поле Specific pulse train введіть відповідно значення 00111100.

23. Побудуйте аналогічно до п. 4 цифровий графік з заголовком Demultiplexer на часовому проміжку $0 \dots T$, на якому виведіть вхідні та вихідні сигнали в такій послідовності: $a_0 \dots a_2, D, y_0 \dots y_4$





24. Проаналізуйте отримані часові діаграми всіх сигналів на кожному з восьми проміжків: $kt \dots (k+1)t$, $k = 0, \dots, 7$ і складіть таблицю істинності для демультиплексора.

A0	0	1	0	1	0	1	0	1
A1	0	0	1	1	0	0	1	1
A2	0	0	0	0	1	1	1	1
D	0	1	0	1	1	1	0	1
y_i	0	y_1	0	y_2	y_3	y_4	0	y_0

25. Порівняйте отриману таблицю істинності з заданою. Зробіть висновки про синтезований демультіплексор. Збережіть проєкт в системі Proteus.

Аналіз таблиці та графіка підтверджує коректність синтезу демультіплексора. Сигнал D розподіляється на виходи y_0 , y_1 , y_2 , y_3 , y_4 , які набувають значення одиниці за тих самих комбінацій вхідних аргументів, що вказані в початковій таблиці істинності. Це свідчить про правильну роботу схеми відповідно до заданих умов.

Висновок

Під час виконання цієї лабораторної роботи я навчилася моделювати схеми шифратора, дешифратора, мультиплексора та демультіплексора. На основі результатів роботи отриманих схем було створено графік, який наочно демонструє їх функціонування. Для перевірки коректності синтезу кожної схеми я використала таблиці істинності. Це дозволило мені переконатися, що всі схеми були складені правильно і працюють відповідно до заданих параметрів. Така практична робота надала мені можливість не лише теоретично вивчити, але й застосувати на практиці знання про ці важливі компоненти цифрової електроніки.