

Informatique Embarquée (IE) *(Embedded Systems)*

Cours n°1

Définitions

Système à Microprocesseur, Microcontrôleur
Architectures des Systèmes à Microprocesseur

olivier.lourme@univ-lille.fr

Organisation du module INFO2

Découpage CM / TD / TP :

- 4 CM de 1h30
 - 16 TD de 1h30
 - 10 TP de 3h00
- } Module de 60h00

Évaluation :

- 2 DS
- Plusieurs colles en TD
- 2 contrôles de TP


Coefficients : <https://www.iuta-geii.univ-lille.fr/programme/>

Déf. de l'Informatique « Classique » (IC)

(Computer Sciences, Data Processing)

« Science du traitement de l'information, notamment à l'aide de machines automatiques » *(Source : Académie française)*

- Exemple 1 : traitement statistique lors d'un recensement national
- Exemple 2 : traitement d'un formulaire html



Déf. de « Informatique Embarquée » (IE)

Traitement de l'information liée à des processus matériels :


- Électroménager, Domotique, Automobile, Transport, Téléphonie mobile, Médical, Multimédia, Objets connectés (IoT), Robotique, etc.

Exemples	Données d'entrée = signaux issus de :	Données de sortie = signaux à destination de :
Robot	Capteur de position	Actionneur
Photocopieur	Clavier, Réseau	Ecran, Actionneurs, Réseau

Par conséquent, l'IE est très proche de l'Informatique Industrielle (II) - processus matériels, environnement sévère, réactivité - mais avec en plus des notions de :

- Compacité, autonomie et économie énergétiques, peu d'intervention humaine pour maintenance et réglage.

Système à Microprocesseur (SM)



Notion de microcontrôleur ou calculateur

Dans un système d'IC, par exemple un ordinateur PC, chaque bloc du SM est implémenté par au moins une puce.

→ *Dense et complexe, grand nombre de connexions (ex. : carte mère)*

Dans un système d'IE de petite taille, par ex. un lave-vaisselle, on s'arrange pour que l'intégralité du SM tienne dans une puce : le microcontrôleur (μ C). On dit aussi « calculateur ».

→ *Augmentation de la fiabilité*

→ *Réduction du coût*

→ *Réduction du Time To Market*

Le propos de INFO2

Les propos ne sont pas du tout les mêmes. En général :

→ *Petite IE : calculs sur 8, 16 ou 32 bits, fréq. horloge de qq 10 MHz*

→ *IC : calculs sur 64 ou 128 bits, fréq. horloge de qq GHz.*


→ *Entre les deux, il existe beaucoup de systèmes intermédiaires.*

3 exemples : N°1 – IE complexe

Netgear DG632 ADSL modem router

http://commons.wikimedia.org/wiki/File:ADSL_modem_router_internals_labeled.jpg

<http://en.wikipedia.org/wiki/TI-AR7>




The labeled parts are as follows:

1. Telephone decoupling electronics (for ADSL).
2. Multicolour LED (displaying network status).
3. Single colour LED (displaying USB status).
4. Main processor, a TNETD7300GDU, a member of Texas Instruments' TI-AR7.
5. JTAG (Joint Test Action Group) test and programming port.
6. RAM, a single ESMT M12L64164A 8 MB chip.
7. Flash memory, obscured by sticker.
8. Power supply regulator.
9. Main power supply fuse.
10. Power connector.
11. Reset button.
12. Quartz crystal.
13. Ethernet port.
14. Ethernet transformer, Delta LF8505.
15. KS8721B ethernet PHY transmitter receiver.
16. USB port.
17. Telephone (RJ11) port.
18. Telephone connector fuses.

3 exemples : N°2 – IE simple

Distributeur automatique de boissons géré à distance



Traduction :

1 :

2 :

3 :

4 :

5 :

6 :

7 :

Signification de chaque acronyme :

UART : *Universal Asynchronous Receiver/Transmitter*

SPI : *Serial Peripheral Interface*

GPIO : *General Purpose Input/Output*

ADC : *Analog to Digital Converter*

RTCC : *Real Time Clock Calendar*

3 exemples : N°3 – IE simples en réseau

Les systèmes embarqués dans l'automobile

<http://synergeek.fr/les-systemes-embarques-dans-automobile>


→ **Environ 50 μ C / véhicule :**

- Capteur de pluie > Commande d'essuie-glaces : 1 μ C
- Vitesse des roues > Système ABS : 1 μ C
- Etc.

→ **Electronique = 30% du prix d'une voiture**

→ **Il faut limiter les longueurs de câble (≈ 1 km) :**

- Les μ C sont reliés en réseau par le bus CAN.
- Des sous-réseaux sont réalisés par des bus LIN.



→ **Notion de temps réel :**

- Pas plus de 30 ms entre l'appui sur l'avertisseur et le signal sonore.
- ABS, etc.


→ **Consommation électrique en très forte hausse dans les véhicules**

Architecture des SM : N°1 – Harvard

Avantages :

Inconvénients :

Utilisée par :




La **mémoire de données** et la **mémoire de programme** sont nettement séparées et disposent chacune de trois groupes de conducteurs (2×3 bus parallèles ici) :

- un bus pour échanger des informations avec le microprocesseur : **bus de données** ;
- un bus pour désigner l'adresse de cette information : **bus d'adresse** ;
- un bus pour assurer l'entente entre les différents blocs : **bus de contrôle**.

Architecture des SM : N°2 – von Neumann

Avantages :

Utilisée par :




Inconvénients :

- Pas de séparation de principe entre **mémoire de données** et **mémoire de programme**. Les 3 bus (parallèles) sont communs aux deux types de mémoire.
- A un moment donné, soit une instruction soit une donnée est rapatriée vers le microprocesseur par l'**unique bus de données**.
- A ce même moment, l'**unique bus d'adresse** contient l'adresse soit d'une instruction soit d'une donnée.

SM à arch. Harvard : μ C PIC18F4520 (1)

PIC18F4520 : μ C « 8 bits » utilisé en TP



Microchip Technology

Création 1989

Forme juridique Public (NASDAQ : MCHP)

Siège social Chandler, Arizona, États-Unis

Activité Semiconducteur

Produits Microcontrôleurs
EEPROMs
SRAM
Composants Analogiques

Effectif 14000 (2016) incluant ATMEL

Site web www.microchip.com

<http://www.microchip.com/maps/microcontroller.aspx>

Pas d'OS, un seul programme, 3.20 €, ce n'est pas un PC !

RS232 / RS485 / LIN

Device	Program Memory		Data Memory		I/O	10-Bit A/D (ch)	CCP/ ECCP (PWM)	MSSP		EUSART	Comp.	Timers 8/16-Bit
	Flash (bytes)	# Single-Word Instructions	SRAM (bytes)	EEPROM (bytes)				SPI	Master I ² C™			
PIC18F4520	32K	16384	1536	256	36	13	1/1	Y	Y	1	2	1/3

SM à arch. Harvard : μ C PIC18F4520 (2)

Mémoire de programme : héberge les instructions

- Organisée en octets chacun référencé par une adresse (@) unique : 0x0000, 0x0001, etc.
- Le bus d'adresse de la mémoire de programme est sur 21 bits donc ____ Mo adressables.
- Dans les faits, seuls les 32 premiers Ko sont implémentés en technologie FlashROM.
- Les @ vont donc seulement de 0x____ à 0x____.
- Il faut 16 bits (= *un single-word*) pour stocker une instr. élémentaire donc ____ instr. MAX.
- On donne l'@ du premier octet de stockage d'une instruction : 0x0000, 0x0002, etc.

L'adresse de l'instruction à exécuter est fixée par les 21 bits du Bus d'Adresse de la mémoire de Programme (BAP).

Adresse	Contenu sur 16 bits (code machine)
0x0000	0x6E20
0x0002	0x0E55
0x0004	0x6E8C
...	
...	
0x7FFC	0xFFFF
0x7FFE	0xFFFF

Ici au reset (matériel ou logiciel)

Device	Program Memory		Comp.	Timers 8/16-Bit
	Flash (bytes)	# Single-Word Instructions		
PIC18F4520	32K	16384	2	1/3

SM à arch. Harvard : μ C PIC18F4520 (3)

Mémoire de données : héberge les données par 8 bits

- Organisée en octets chacun référencé par une adresse (@) unique : 0x000, 0x001, etc.
- Le bus d'adresse de la mémoire de donnée est sur 12 bits donc 4 Ko adressables.
- Dans les faits, seuls les 1536 premiers octets sont implémentés en technologie SRAM.
- Microchip les appelle des *General Purpose Registers* => stockage des variables en langage C.
- Les @ des GPR vont donc seulement de 0x___ à 0x___.
- A l'autre extrémité des 4 Ko possibles figurent 128 octets appelés *Special Function Registers*.
- Les SFR configurent les interfaces / modules périphériques et le cœur du μ C.
- Les @ des SFR vont de 0x___ à 0x___.

L'@ de la donnée à considérer est fixée par les 12 bits du Bus d'Adresse de la mémoire de Donnée (BAD).

Adresse	Contenu sur 8 bits
0x000	0x42
0x001	0x4F
0x002	0x4E
...	
...	
0x5FE	0xFF
0x5FF	0xFF

Device	Program Memory		Data Memory		I/O
	Flash (bytes)	# Single-Word Instructions	SRAM (bytes)	EEPROM (bytes)	
PIC18F4520	32K	16384	1536	256	36

SM à arch. Harvard : μ C PIC18F4520 (4)

Mémoire de données :
Les 128 SFR et leurs adresses

- Exemple d'utilisation du SFR LATA :

- 3 registres pour contrôler le *timer* 1 :

Remarque sur la notation des adresses
en hexadécimal (base 16) :
FFFh (Microchip) = 0xFFFF (langage C)

TABLE 5-1: SPECIAL FUNCTION REGISTER MAP FOR PIC18F2420/2520/4420/4520 DEVICES


Address	Name	Address	Name	Address	Name	Address	Name
FFFh	TOSU	FDFh	INDF2 ⁽¹⁾	FBFh	CCPR1H	F9Fh	IPR1
FFEh	TOSH	FDEh	POSTINC2 ⁽¹⁾	FBEh	CCPR1L	F9Eh	PIR1
FFDh	TOSL	FDDh	POSTDEC2 ⁽¹⁾	FBDh	CCP1CON	F9Dh	PIE1
FFCh	STKPTR	FDCh	PREINC2 ⁽¹⁾	FBCh	CCPR2H	F9Ch	— ⁽²⁾
FFBh	PCLATU	FDBh	PLUSW2 ⁽¹⁾	FBh	CCPR2L	F9Bh	OSCTUNE
FFAh	PCLATH	FDAh	FSR2H	FBAh	CCP2CON	F9Ah	— ⁽²⁾
FF9h	PCL	FD9h	FSR2L	FB9h	— ⁽²⁾	F99h	— ⁽²⁾
FF8h	TBLPTRU	FD8h	STATUS	FB8h	BAUDCON	F98h	— ⁽²⁾
FF7h	TBLPTRH	FD7h	TMR0H	FB7h	PWM1CON ⁽³⁾	F97h	— ⁽²⁾
FF6h	TBLPTRL	FD6h	TMR0L	FB6h	ECCP1AS ⁽³⁾	F96h	TRISE ⁽³⁾
FF5h	TABLAT	FD5h	T0CON	FB5h	CVRCON	F95h	TRISD ⁽³⁾
FF4h	PRODH	FD4h	— ⁽²⁾	FB4h	CMCON	F94h	TRISC
FF3h	PRODL	FD3h	OSCCON	FB3h	TMR3H	F93h	TRISB
FF2h	INTCON	FD2h	HLVDCON	FB2h	TMR3L	F92h	TRISA
FF1h	INTCON2	FD1h	WDTCON	FB1h	T3CON	F91h	— ⁽²⁾
FF0h	INTCON3	FD0h	RCON	FB0h	SPBRGH	F90h	— ⁽²⁾
FEFh	INDF0 ⁽¹⁾	FCFh	TMR1H	FAFh	SPBRG	F8Fh	— ⁽²⁾
FEeh	POSTINC0 ⁽¹⁾	FCEh	TMR1L	FAeh	RCREG	F8Eh	— ⁽²⁾
FEDh	POSTDEC0 ⁽¹⁾	FCDh	T1CON	FADh	TXREG	F8Dh	LATE ⁽³⁾
FECh	PREINC0 ⁽¹⁾	FCCh	TMR2	FACH	TXSTA	F8Ch	LATD ⁽³⁾
FEb	PLUSW0 ⁽¹⁾	FCBh	PR2	FABh	RCSTA	F8Bh	LATC
FEAh	FSR0H	FCAh	T2CON	FAAh	— ⁽²⁾	F8Ah	LATB
FE9h	FSR0L	FC9h	SSPBUF	FA9h	EEADR	F89h	LATA
FE8h	WREG	FC8h	SSPADD	FA8h	EEDATA	F88h	— ⁽²⁾
FE7h	INDF1 ⁽¹⁾	FC7h	SSPSTAT	FA7h	EECON2 ⁽¹⁾	F87h	— ⁽²⁾
FE6h	POSTINC1 ⁽¹⁾	FC6h	SSPCON1	FA6h	EECON1	F86h	— ⁽²⁾
FE5h	POSTDEC1 ⁽¹⁾	FC5h	SSPCON2	FA5h	— ⁽²⁾	F85h	— ⁽²⁾
FE4h	PREINC1 ⁽¹⁾	FC4h	ADRESH	FA4h	— ⁽²⁾	F84h	PORTE ⁽³⁾
FE3h	PLUSW1 ⁽¹⁾	FC3h	ADRESL	FA3h	— ⁽²⁾	F83h	PORTD ⁽³⁾
FE2h	FSR1H	FC2h	ADCON0	FA2h	IPR2	F82h	PORTC
FE1h	FSR1L	FC1h	ADCON1	FA1h	PIR2	F81h	PORTB
FE0h	BSR	FC0h	ADCON2	FA0h	PIE2	F80h	PORTA

SM à arch. Harvard : μ C PIC18F4520 (5)

Au final :

(Rappel : chaque octet a une adresse unique.)

2^{21} donc 2 Mo possibles
En réel : 32 ko effectifs
@ de 0x0000 à 0x7FFF



2^{12} donc 4 Ko possibles

En réel : 1536 o GPR

+128 o SFR


@GPR de 0x000 à 0x5FF

@SFR de 0xF80 à 0xFFFF

Diapo suivante : Architecture PIC18F4520. Cf. page 13 de 39631E.pdf

1 – Définitions
2 – Système à Microprocesseur, Microcontrôleur
*3 – Architecture des Systèmes à Microprocesseur

FIGURE 1-2: PIC18F4420/4520 (40/44-PIN) BLOCK DIAGRAM



(page 11 de 39631E.pdf)