


	1	2	3	4	5	6	7	8	9	10	11
	1. EXACT RADXA CM5 MATING CONNECTORS										
A											
	Q40 1 GND WALL_MQ12_P 1 GND WALL_MQ12_N 1 PHY1_MQ12+ Q40 2 GND WALL_MQ12_P 2 PHY1_MQ12+ WALL_MQ12_N 2 PHY1_MQ12- Q40 3 GND WALL_MQ12_P 3 PHY1_MQ12+ WALL_MQ12_N 3 PHY1_MQ12- Q40 4 GND WALL_MQ12_P 4 PHY1_MQ12+ WALL_MQ12_N 4 PHY1_MQ12- Q40 5 GND WALL_MQ12_P 5 PHY1_MQ12+ WALL_MQ12_N 5 PHY1_MQ12- Q40 6 GND WALL_MQ12_P 6 PHY1_MQ12+ WALL_MQ12_N 6 PHY1_MQ12- Q40 7 GND WALL_MQ12_P 7 PHY1_MQ12+ WALL_MQ12_N 7 PHY1_MQ12- Q40 8 GND WALL_MQ12_P 8 PHY1_MQ12+ WALL_MQ12_N 8 PHY1_MQ12- Q40 9 GND WALL_MQ12_P 9 PHY1_MQ12+ WALL_MQ12_N 9 PHY1_MQ12- Q40 10 GND WALL_MQ12_P 10 PHY1_MQ12+ WALL_MQ12_N 10 PHY1_MQ12- Q40 11 GND WALL_MQ12_P 11 PHY1_MQ12+ WALL_MQ12_N 11 PHY1_MQ12- Q40 12 GND WALL_MQ12_P 12 PHY1_MQ12+ WALL_MQ12_N 12 PHY1_MQ12- Q40 13 GND WALL_MQ12_P 13 PHY1_MQ12+ WALL_MQ12_N 13 PHY1_MQ12- Q40 14 GND WALL_MQ12_P 14 PHY1_MQ12+ WALL_MQ12_N 14 PHY1_MQ12- Q40 15 GND WALL_MQ12_P 15 PHY1_MQ12+ WALL_MQ12_N 15 PHY1_MQ12- Q40 16 GND WALL_MQ12_P 16 PHY1_MQ12+ WALL_MQ12_N 16 PHY1_MQ12- Q40 17 GND WALL_MQ12_P 17 PHY1_MQ12+ WALL_MQ12_N 17 PHY1_MQ12- Q40 18 GND WALL_MQ12_P 18 PHY1_MQ12+ WALL_MQ12_N 18 PHY1_MQ12- Q40 19 GND WALL_MQ12_P 19 PHY1_MQ12+ WALL_MQ12_N 19 PHY1_MQ12- Q40 20 GND WALL_MQ12_P 20 PHY1_MQ12+ WALL_MQ12_N 20 PHY1_MQ12- Q40 21 GND WALL_MQ12_P 21 PHY1_MQ12+ WALL_MQ12_N 21 PHY1_MQ12- Q40 22 GND WALL_MQ12_P 22 PHY1_MQ12+ WALL_MQ12_N 22 PHY1_MQ12- Q40 23 GND WALL_MQ12_P 23 PHY1_MQ12+ WALL_MQ12_N 23 PHY1_MQ12- Q40 24 GND WALL_MQ12_P 24 PHY1_MQ12+ WALL_MQ12_N 24 PHY1_MQ12- Q40 25 GND WALL_MQ12_P 25 PHY1_MQ12+ WALL_MQ12_N 25 PHY1_MQ12- Q40 26 GND WALL_MQ12_P 26 PHY1_MQ12+ WALL_MQ12_N 26 PHY1_MQ12- Q40 27 GND WALL_MQ12_P 27 PHY1_MQ12+ WALL_MQ12_N 27 PHY1_MQ12- Q40 28 GND WALL_MQ12_P 28 PHY1_MQ12+ WALL_MQ12_N 28 PHY1_MQ12- Q40 29 GND WALL_MQ12_P 29 PHY1_MQ12+ WALL_MQ12_N 29 PHY1_MQ12- Q40 30 GND WALL_MQ12_P 30 PHY1_MQ12+ WALL_MQ12_N 30 PHY1_MQ12- Q40 31 GND WALL_MQ12_P 31 PHY1_MQ12+ WALL_MQ12_N 31 PHY1_MQ12- Q40 32 GND WALL_MQ12_P 32 PHY1_MQ12+ WALL_MQ12_N 32 PHY1_MQ12- Q40 33 GND WALL_MQ12_P 33 PHY1_MQ12+ WALL_MQ12_N 33 PHY1_MQ12- Q40 34 GND WALL_MQ12_P 34 PHY1_MQ12+ WALL_MQ12_N 34 PHY1_MQ12- Q40 35 GND WALL_MQ12_P 35 PHY1_MQ12+ WALL_MQ12_N 35 PHY1_MQ12- Q40 36 GND WALL_MQ12_P 36 PHY1_MQ12+ WALL_MQ12_N 36 PHY1_MQ12- Q40 37 GND WALL_MQ12_P 37 PHY1_MQ12+ WALL_MQ12_N 37 PHY1_MQ12- Q40 38 GND WALL_MQ12_P 38 PHY1_MQ12+ WALL_MQ12_N 38 PHY1_MQ12- Q40 39 GND WALL_MQ12_P 39 PHY1_MQ12+ WALL_MQ12_N 39 PHY1_MQ12- Q40 40 GND WALL_MQ12_P 40 PHY1_MQ12+ WALL_MQ12_N 40 PHY1_MQ12- Q40 41 GND WALL_MQ12_P 41 PHY1_MQ12+ WALL_MQ12_N 41 PHY1_MQ12- Q40 42 GND WALL_MQ12_P 42 PHY1_MQ12+ WALL_MQ12_N 42 PHY1_MQ12- Q40 43 GND WALL_MQ12_P 43 PHY1_MQ12+ WALL_MQ12_N 43 PHY1_MQ12- Q40 44 GND WALL_MQ12_P 44 PHY1_MQ12+ WALL_MQ12_N 44 PHY1_MQ12- Q40 45 GND WALL_MQ12_P 45 PHY1_MQ12+ WALL_MQ12_N 45 PHY1_MQ12- Q40 46 GND WALL_MQ12_P 46 PHY1_MQ12+ WALL_MQ12_N 46 PHY1_MQ12- Q40 47 GND WALL_MQ12_P 47 PHY1_MQ12+ WALL_MQ12_N 47 PHY1_MQ12- Q40 48 GND WALL_MQ12_P 48 PHY1_MQ12+ WALL_MQ12_N 48 PHY1_MQ12- Q40 49 GND WALL_MQ12_P 49 PHY1_MQ12+ WALL_MQ12_N 49 PHY1_MQ12- Q40 50 GND WALL_MQ12_P 50 PHY1_MQ12+ WALL_MQ12_N 50 PHY1_MQ12- Q40 51 GND WALL_MQ12_P 51 PHY1_MQ12+ WALL_MQ12_N 51 PHY1_MQ12- Q40 52 GND WALL_MQ12_P 52 PHY1_MQ12+ WALL_MQ12_N 52 PHY1_MQ12- Q40 53 GND WALL_MQ12_P 53 PHY1_MQ12+ WALL_MQ12_N 53 PHY1_MQ12- Q40 54 GND WALL_MQ12_P 54 PHY1_MQ12+ WALL_MQ12_N 54 PHY1_MQ12- Q40 55 GND WALL_MQ12_P 55 PHY1_MQ12+ WALL_MQ12_N 55 PHY1_MQ12- Q40 56 GND WALL_MQ12_P 56 PHY1_MQ12+ WALL_MQ12_N 56 PHY1_MQ12- Q40 57 GND WALL_MQ12_P 57 PHY1_MQ12+ WALL_MQ12_N 57 PHY1_MQ12- Q40 58 GND WALL_MQ12_P 58 PHY1_MQ12+ WALL_MQ12_N 58 PHY1_MQ12- Q40 59 GND WALL_MQ12_P 59 PHY1_MQ12+ WALL_MQ12_N 59 PHY1_MQ12- Q40 60 GND WALL_MQ12_P 60 PHY1_MQ12+ WALL_MQ12_N 60 PHY1_MQ12- Q40 61 GND WALL_MQ12_P 61 PHY1_MQ12+ WALL_MQ12_N 61 PHY1_MQ12- Q40 62 GND WALL_MQ12_P 62 PHY1_MQ12+ WALL_MQ12_N 62 PHY1_MQ12- Q40 63 GND WALL_MQ12_P 63 PHY1_MQ12+ WALL_MQ12_N 63 PHY1_MQ12- Q40 64 GND WALL_MQ12_P 64 PHY1_MQ12+ WALL_MQ12_N 64 PHY1_MQ12- Q40 65 GND WALL_MQ12_P 65 PHY1_MQ12+ WALL_MQ12_N 65 PHY1_MQ12- Q40 66 GND W										



```
WWAN owns USB30_2 + USB20_HOST0; touch owns USB20_HOST1.
```

Unused alternate-function contacts carry explicit no-connect markers on this A1 baseline

© 2006 The Authors
Journal compilation © 2006 Blackwell Publishing Ltd

ProComm	
Sheet: /	
File: CM5-Core-Allocated.kicad_sch	
Title: Radxa CM5 ProComm Carrier – Exact CM5 Connector Allocation	
Size: A2	Date: 2026-08-13
KiCad E.D.A. 10.0.5-rc1	Rev: A1
	Id: 1/1

Title: KADXA CMS FIDCOMINN Carrier - Exact CMS Connector Allocation		
Sl. No.	Date: 2026-08-17	Page: 11

Size: A2	Date: 2026-08-13	Rev: A1
KiCad EDA 10.0.5-rc1		Id: 1/1

A horizontal timeline bar with a light blue background and a dark blue border. It is divided into four equal segments by vertical lines. The segments are labeled from left to right: '2017', '2018', '2019', and '2020'.