T. C.

SAKARYA ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ

SAYISAL DEVRE TASARIMI

ADI SOYADI: ÖMER FARUK ORUÇ

İÇİNDEKİLER

1. Problemin	n Tanımı	3
2. Problemin	n Çözümü	3
3. Teorik He	esaplamalar	4
4. Simülasyo	on Çalışmaları	8
5. Maliyet A	analizi	14
6. Video Lin	ıki	14

1. Problemin Tanımı

Hedeflenen devre tasarımında iki adet anahtar(switch) bulunacaktır. Devre 9v pil ile çalıştırılacak gerekli ön tasarım tarafınızdan yapılacaktır. Devreye enerji veren birinci anahtar sayesinde rastgele 0 ile 9 arasındaki sayı sayıcı tasarımı ile türetilecek ve 7 parçalı göstergede sürekli saydırılacaktır. Fakat bu sayıcı çalışması hızlı yapılmalı ve sayıların gösterim aralığı yarım saniyenin altında olmalıdır. Sayıcı tasarımı senkron yapılmalıdır ardışıl devre tasarımı metodları ile gerçekleştirilmelidir. Devrenizde bulunan ikinci anahtar on konumuna getirildiğinde sayıcı duracak ve durduğu değer 7 parçalı göstergede sabit görünecektir. Eğer gördüğünüz sayı değeri kendi öğrenci numaranızın içerisinde yer alan rakamlardan birisi ise yeşil led değilse kırmızı led yanacaktır.

2. Problemin Çözümü

Öncelikle, 0-9 arasında (mod 10) rastgele sayıcı tasarımın senkron sayıcı tasarımı şeklinde yapabilmek amacıyla JK flip-flop kullanılması tercih edilmiştir. JK flip-flop'lar, senkron devreler için uygun olup, hem yükselen hem de düşen kenar tetiklemeli olabilirler. Basitlik ve avantaj açısından yukarı sayıcı tasarımı yapılmıştır. 10 tane durum için 2⁴'ten 4 tane flip-flop kullanılmıştır. Bu flip-flop'lar, her bir sayma döngüsünde bir sonraki duruma geçecek şekilde bağlanmıştır. Flip-flop entegresi olarak devrede CD4027 entegresi tercih edilmiştir. CD4027, çift JK flip-flop içeren bir CMOS entegresidir ve yüksek empedanslı girişlere, düşük güç tüketimine sahiptir. Clk sinyalinin üretimi ise 555 zamanlayıcı entegresi ile yapılmıştır. 555 zamanlayıcı, kararlı modda çalıştırılarak sürekli bir kare dalga sinyali üretir. 555 entegresi, yüksek stabilite ve hassasiyet sunar, bu da sayıcının kararlı çalışmasını sağlar.

Minterm yöntemi neticesinde indirgeme yapılıp flip-flop giriş ve çıkış değerleri elde edilmiştir. Bu yöntemde, her bir durum için Karnough haritaları kullanılarak en sade mantık ifadeleri bulunmuştur. Gerekli bağlantılar yapıldıktan sonra çıkış değerleri, BCD (Binary-Coded Decimal) kodlamasına uygun şekilde decoder yardımı ile seven segment display'e aktarılmıştır. Sayıcı tasarımında 3 adet (2 giriş 1 çıkışlı) AND kapısı kullanılmıştır. Bu kapılar, belirli kombinasyonları algılayıp, uygun çıkış sinyallerini üretir. Entegre olarak ise 74LS08 tercih edilmiştir. 74LS08, dört adet bağımsız 2 girişli AND kapısı içeren bir TTL entegresidir ve hızlı anahtarlama süresi ve düşük güç tüketimi ile bilinir. Sayıcının gözlemlenmesi için ise flip-flop çıkışları 74LS247N entegresi ile 7 segment display'e aktarılıp gözlem yapılabilir hale getirilmiştir.

LED kontrolünü numaramda yazılı 0, 1, 3, 6, 9 rakamlarında yeşil, diğer durumlarda kırmızı yanacak şekilde dizayn ettim. Bu durumda, belirli çıkış kombinasyonlarına göre LED'ler renklendirilmiştir. Bunun yapımını, puantaj açısından hazır decoder devre modeli yerine lojik devre modeli kullanarak yapmayı tercih ettim. Bu yöntem, daha esnek ve özelleştirilebilir bir tasarım sunmuştur. 74LS08 entegresi ile gerçekleştirilen lojik kapılar, belirli koşullara göre LED'lerin yanmasını kontrol etmektedir.


Minterm yöntemi neticesinde indirgeme yapılıp lojik kapıların giriş ve çıkış değerleri elde edilmiştir. Bu değerler, LED'lerin uygun şekilde yanmasını sağlamak için kullanılmıştır. Durum yeşil LED'e göre ayarlanıp, NOT kapısı ile kırmızı LED yakmak tercih edilmiştir. Bu tasarım, sadece tek bir LED'in aktif olmasını sağlayarak enerji verimliliği sağlar. Toplam 2 tane 3 giriş 1 çıkışlı AND kapısı kullanılmıştır. Ayrıca, 1 tane 2 girişli 1 çıkışlı AND kapısı, 1 tane 3 girişli 1 çıkışlı OR kapısı ve 1 tane NOT kapısı kullanılmıştır. 74LS11 entegresi, üç adet bağımsız 3 girişli AND kapısı içerir ve düşük güç tüketimi ile yüksek hız sağlar. CD4075 entegresi, üç adet 3 girişli OR kapısı içerir ve geniş voltaj aralığında çalışabilir. CD4069 entegresi ise altı adet bağımsız NOT kapısı içerir ve yüksek empedanslı girişler sunar. Bu entegreler, lojik kapıların doğrulukla çalışmasını sağlar ve devrenin kararlılığını artırır.

3. Teorik Hesaplamalar

TABLO 1: SAYICI TASARIMI

Q3	Q2	Q1	Q0	Q3⁺	Q2 ⁺	Q1 ⁺	Q0 ⁺	J3k3	J2k2	J1k1	J0k0
0	0	0	0	0	0	0	1	0X	OX	0X	1X
0	0	0	1	0	0	1	0	OX	OX	1X	X1
0	0	1	0	0	0	1	1	OX	OX	X0	1X
0	0	1	1	0	1	0	0	OX	1X	X1	X1
0	1	0	0	0	1	0	1	OX	X0	OX	1X
0	1	0	1	0	1	1	0	OX	X0	1X	X1
0	1	1	0	0	1	1	1	OX	X0	X0	1X
0	1	1	1	1	0	0	0	1X	X0	X1	X1
1	0	0	0	1	0	0	1	X0	OX	OX	1X
1	0	0	1	0	0	0	0	X1	XX	OX	X1

Sayıcı tasarımı yapılırken sayıcının önceki ve sonraki durumlarına göre j ve k flip floplarının durum analizi yapılmıştır. Yapılan analiz sonucunda Tablo 1 oluşturulmuştur. Bu tabladan hareketle karnaugh haritası oluşturulmuştur.




Şekil 1: Karnaugh Haritası

jk flip flop ile tasarlanan mod 10 sayıcısına ait Karnaugh haritası Şekil 1'de verilmiştir. Karnaugh haritası elde edilirken minterm yöntemi yardımıyla j ve k değerleri hesaplanmıştır. Bunun sonucunda da Karnaugh haritası elde edilmiştir.

TABLO 2: LED TASARIMI

Q3	Q2	Q1	Q0	YEŞİL	KIRMIZI
0	0	0	0	1	0
0	0	0	1	1	0
0	0	1	0	0	1
0	0	1	1	1	0
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	0	1
1	0	0	0	0	1
1	0	0	1	1	0

Led tasarımı yapılırken sayıcıının önceki ve sonraki durumlarına göre yeşil ve kırmızı ledlerin yanma durumları değerlendirilmiştir. Tablo 2'de yer verilen bilgilere göre ledlerin hangi durumlarda yeşil hangi durumlarda kırmızı yanacağı belirlenmiştir.



Şekil 2: Ledler İçin Karnaugh Haritası

Tasarımı ve hesaplamaları yapılan devrenin, devrede bulunan yeşil ve kırmızı ledleri yakması istenmektedir. Şekil 2'de bu durumların gerçekleştirilmesi için gerekli olan ledler için karnaugh haritası verilmiştir.

a) Hesaplamalar ve Entegrelerin Çalışma Frekansları:

Çalışma Frekans Aralıkları:

CD4027 (CMOS Dual JK Flip-Flop)

Maksimum Çalışma Frekansı: Yaklaşık 10 MHz

Bu entegre genellikle daha düşük frekanslarda kullanılır (1-2 MHz civarında), çünkü daha yüksek frekanslarda güvenilirlik azalabilir.

555 Timer (Astable Mode)

Maksimum Çalışma Frekansı: Yaklaşık 500 kHz - 1 MHz

555 zamanlayıcı entegresi, genellikle 100 kHz'in altındaki frekanslarda daha güvenilir ve kararlı çalışır.

74LS08 (Quad 2-Input AND Gate)

Maksimum Çalışma Frekansı: Yaklaşık 25 MHz

Genellikle düşük ila orta frekans uygulamalarında kullanılır.

CD4075 (Triple 3-Input OR Gate)

Maksimum Çalışma Frekansı: Yaklaşık 3-5 MHz

CMOS entegreler olarak, bu kapılar genellikle düşük frekans uygulamalarında kullanılır.

CD4069 (Hex Inverter)

Maksimum Çalışma Frekansı: Yaklaşık 3-5 MHz

CMOS entegre olarak, genellikle düşük ila orta frekans uygulamalarında kullanılır.

74LS247N (BCD to 7-Segment Decoder/Driver)

Maksimum Çalışma Frekansı: Yaklaşık 10 MHz

Genellikle düşük frekanslarda (1 MHz'in altında) daha güvenilir çalışır.


b) Hepsinin Beraber Kullanıldığı Bir Devrede Çalışma Frekansı:

Bu entegrelerin birlikte kullanıldığı bir devrede en düşük maksimum çalışma frekansına sahip olan entegre belirleyici olacaktır. Bu durumda, CD4075 ve CD4069 en düşük maksimum çalışma frekanslarına sahiptir (yaklaşık 3-5 MHz). Ancak güvenilir bir çalışma için, bu frekansın altında bir frekans seçmek daha uygundur.

Önerilen Maksimum Çalışma Frekansı: Yaklaşık 1 MHz veya Daha Düşük


Genellikle 100 kHz ila 1 MHz aralığı, bu entegrelerin birlikte güvenilir bir şekilde çalışabileceği bir frekans aralığı olacaktır. Daha düşük frekanslarda (örneğin, 100 kHz ve altı) tüm entegrelerin sorunsuz çalışması daha olasıdır ve devre tasarımında istenmeyen harmonik veya parazitik etkilerin de minimize edilmesi sağlanır.

4. Simülasyon Çalışmaları




Şekil 3: Devre Şeması

Şekil 3'de tasarımı yapılmış olan devrenin devre simülasyonu Multisim programı üzerinden yapılmıştır.




Şekil 4:Devre Şeması 9 için

Şekil 4'de tasarımı yapılmış olan devrenin 9 sayısı için ledin yeşil yanması gösterilmiştir.




Şekil 5: Devre Şeması 6 için

Şekil 5'de tasarımı yapılmış olan devrenin 6 sayısı için ledin kırmızı yanması gösterilmiştir.




Şekil 6: Devre Şeması 3 için

Şekil 6'da tasarımı yapılmış olan devrenin 3 sayısı için ledin yeşil yanması gösterilmiştir.



Şekil 7: 555 Zamanlayıcı Entegre Devresi


Şekil 7'de zamanlayı entegre devresinin devre şemasına yer verilmiştir.



Şekil 8: 555 Zamanlayıcı Entegre Devresinin Çıkış Sinyali

Şekil 8'de zamanlayıcı entegre devresinin çıkış sinyali Multisim programı aracılığı ile gösterilmiştir.






(b)




(c)




(d)

Şekil 9: Devrenin PCB Baskı Adımları

Şekil 9'da devrenin PCB baskı adımlarına yer verilmiştir.



(a)



(b)

Şekil 10: Devrenin PCB Baskısı

Şekil 10'da devrenin baskısı tamamlanmıştır. Devrenin ön yüzü (a) ve arka yüzü (b) gösterildiği gibidir.

5. Maliyet Analizi

TABLO 3: MALİYET TABLOSU

Kompanent	Adet	Birim Fiyatı(TL)
Pil Yatağı	1	3,56
Pil	1	25,71
Flip Flop	2	11,08
LM555	1	5,93
Direnç	2	0,12
1uF kapasitör	1	0,79
Led	2	1,10
10uF kapasitör	1	0,79
74LS274N	1	15,03
7805	1	23,73
7 Segment Display	1	9,89
74S08	1	15,82
74LS11	1	13,05
CD4075	1	11,08
CD4069	1	5,54
Anahtar	2	2,05
Jumper	1	10,05
Delikli Pertinaks	1	100
Lehim Teli	1	69

Tablo 3'de devrenin toplam maliyetini oluşturan elemanların birim fiyatlarına yer verilmiştir. Devrenin toplam maliyeti **337,33 TL** olarak hesaplanmıştır.

6. Video Linki