



תכנ ספרתי וסינטיזה לוגית

פרויקט – חלק 1

אחמד מוחסן 324893197

עומר ותד 207510819

361.1.3611

הקדמה:

עיצוב המערכת מתאר מודול חומרה, אשר ככל הנראה מיישם פונקציות ליבה של אלגוריתם הצפנה כמו AES (Advanced Encryption Standard), והוא מאורגן סביב שלושה מצבי הפעלה עיקריים.


מקרה 1: איפוס המערכת (Reset State), הוא מצב יסודי וחיוני לשלמות המערכת. הוא מחייב ביצוע איפוס מלא של כל האותות הפנימיים, איפוס של משתנים, מונים ורגיסטרים למצב ההתחלתי שלהם. שלב זה מבטיח כי המערכת תתחיל כל פעולה ממצב נקי ומוגדר מראש, לפני ביצוע חישוב כלשהו.

מקרה 2: הפעלת פעולות SubBytes בלבד, מתמקד בטרנספורמציה הלא-לינארית של SubBytes. שלב זה כולל טעינת וקטור הקלט הנדרש למודול, ביצוע המרה של כל הבתים באמצעות טבלת S-Box (Substitution Box), ושמירת התוצאה ברגיסטר ייעודי. ביצוע זה מספק את הלא-לינאריות החיונית לצופן ומאפשר בדיקה נפרדת של רכיב קריטי זה.


מקרה 3: הפעלת פעולות SubBytes ולאחר מכן MixColumns, הוא המקרה המורכב ביותר ומדמה ביצוע שלב (Round) מלא של הצפנה על וקטור 128-ביט (בלוק הנתונים הסטנדרטי). הוא מתחיל בקבלת וקטור הקלט והחלוקה שלו למטריצת המצב בגודל בתים. לאחר מכן, מתבצעת הפעלת SubBytes, ותוצאתה מועברת מיד למודול MixColumns. ה-MixColumns מבצע פעולת ערבוב לינארית על עמודות המטריצה, פעולה המספקת פיזור (Diffusion) גבוה של הנתונים. התוצאה הסופית של שתי הטרנספורמציות הללו נשמרת לצורך הדפסה, בדיקה, או כקלט לשלב ההצפנה הבא. מבנה זה מבטיח כי ניתן לבדוק ולבצע בצורה ברורה הן את הרכיבים הבודדים והן את רצף הפעולות המלא.

ה-RTL של המודול:



ה-RTL של ה-FSM מ-QUARTUS:



מערכת המצבים של ה-FSM מ-QUARTUS:




ה-RTL של ה-FSM מ-Design Vision (עם Zoom-in):





ה-RTL פועל באמצעות מכונת מצבים בעלת שלושה מצבים, כפי שמופיע בתרשים. במצב התחילי המערכת ממתינה לאות התחלה וטוענת את הנתונים הנכנסים. לאחר מכן היא עוברת למצב SubBytes שבו מתבצעת הפעולה הראשונה. אם לא נדרש עיבוד נוסף, התוצאה מופקת והמערכת חוזרת למצב התחילי. אם נדרש שלב נוסף, המערכת עוברת למצב MixColumns, מבצעת את הפעולה השנייה, מפיקה את התוצאה הסופית, ולאחר מכן חוזרת למצב התחילי. בשני המסלולים מופק אות סיום קצר בן מחזור אחד.

ה-RTL של ה-subBytes ב-QUARTUS:





ה-RTL של ה-subBytes ב-Design Vision (עם Zoom-in):





הבלוק הזה מממש את שלב **SubBytes** של AES. הקלט ברוחב 128 סיביות מחולק ל-16 בתים של 8 סיביות כל אחד. עבור כל בית מופעל מופע נפרד של S-box (הריבועים הירוקים ב-RTL). כל S-box הוא טבלת חיפוש קומבינטורית שממירה בית אחד לבית אחר לפי טבלת ההצפנה של AES. כל ה-16 S-box פועלים במקביל, ולכן הפלט הוא פשוט 16 הבתים לאחר ההחלפה מחוברים יחד לרוחב של 128 סיביות.

ה-RTL של ה-MixColumns ב-QUARTUS (גם עם zoom-in):



ה-RTL של ה-MixColumns (גם עם zoom-in):



הבלוק הזה מממש את שלב **MixColumns** של AES.

הקלט ברוחב 128 סיביות מפורק ל-16 בתים, שמסודרים לארבע עמודות של ארבעה בתים כל אחת. כל עמודה עוברת חישוב קבוע מראש: לכל אחד מארבעת הבתים בעמודה נוצרת גרסה חדשה שבנית משילוב של כל ארבעת הבתים המקוריים, באמצעות הזזות ופעולות XOR כפי שמופיע ב-RTL. השילוב הזה יוצר ערבוב חזק בין הבתים בעמודה ומפזר מידע בין המיקומים השונים. לאחר שעובדים על כל ארבע העמודות, מחברים את התוצאות חזרה לפלט ברוחב 128 סיביות, שהוא תוצאת שלב MixColumns.


תוצאות ה-Testbench:

עבור ה-MixColumn:

	Msgs	
/mix_columns_tb/in	876e46a6f24ce78c4d904ad897ecc395	00000000000000000000000000000000 046f5d30e0b452aeb84111f11e2738e5 042711aee0bf98f1b8b45de51e415230 4a1a607dd64c444f6b2750e0975f72e 0376e46a6f24ce78c4d904ad897ecc395
/mix_columns_tb/out	473794ed40d4e4a5a3703aa64c9f42bc	00000000000000000000000000000000 046681e5e0db199a48f8d37a2805a54c 6507381668c77ce514c982eb9d5aab51 a7a3175ee8dc870f35d7111d356f46 473794ed40d4e4a5a3703aa64c9f42bc

ב-waveform ניתן לראות שכל עמודת קלט עוברת לערכי הפלט המתאימים לפי חישוב MixColumns. כל ארבעת הבתים בעמודה משתנים בדיוק בהתאם לשילובי ה-XOR וההזזות של האלגוריתם, והתוצאה הסופית תואמת את הערכים הצפויים. לכן ניתן להסיק שמימוש MixColumns פועל כהלכה.

עבור ה-FSM:



בתחילת הסימולציה $s = 1$, ולכן ביט ה-reset בתוך s פעיל. ה-FSM נשאר במצב State_Reset, ו-data_out ו-done שווים לאפס. כאשר $s = 0$ ו-start עולה, ה-FSM טוען את data_in ומבצע רק SubBytes (כי $chain=0$). במחזור הבא data_out מציג את תוצאת ה-SubBytes ו-done מקבל פולס. לאחר מכן, כאשר $s = 2$ ו-start ניתן שוב, ה-FSM טוען את הקלט פעם נוספת, וכעת $chain=1$, ולכן הוא מבצע SubBytes ואז MixColumns. בסיום החישוב, data_out מתעדכן לתוצאה המשולבת ו-done מקבל פולס נוסף. לבסוף, כאשר $s = 3$, ערך זה מוביל את ה-FSM לנתיב default במכונת המצבים, שמחזיר אותו ל-State_Reset, וכתוצאה מכך data_out מתאפס. לכן הוא עובד כמו שצריך.