



תכן ספרתי וסינטיזה לוגית

פרויקט – חלק 2

אחמד מוחסן 324893197

עומר ותד 207510819

361.1.3611

הקדמה:

עיצוב המערכת מתאר מודול חומרה, אשר ככל הנראה מיישם פונקציות ליבה של אלגוריתם הצפנה כמו AES (Advanced Encryption Standard), והוא מאורגן סביב שלושה מצבי הפעלה עיקריים.

מקרה 1: איפוס המערכת (Reset State), הוא מצב יסודי וחיוני לשלמות המערכת. הוא מחייב ביצוע איפוס מלא של כל האותות הפנימיים, איפוס של משתנים, מונים ורגיסטרים למצב ההתחלתי שלהם. שלב זה מבטיח כי המערכת תתחיל כל פעולה ממצב נקי ומוגדר מראש, לפני ביצוע חישוב כלשהו.

מקרה 2: הפעלת פעולות SubBytes בלבד, מתמקד בטרנספורמציה הלא-לינארית של SubBytes. שלב זה כולל טעינת וקטור הקלט הנדרש למודול, ביצוע המרה של כל הבתים באמצעות טבלת S-Box (Substitution Box), ושמירת התוצאה ברגיסטר ייעודי. ביצוע זה מספק את הלא-לינאריות החיונית לצופן ומאפשר בדיקה נפרדת של רכיב קריטי זה.

מקרה 3: הפעלת פעולות SubBytes ולאחר מכן MixColumns, הוא המקרה המורכב ביותר ומדמה ביצוע שלב (Round) מלא של הצפנה על וקטור 128-ביט (בלוק הנתונים הסטנדרטי). הוא מתחיל בקבלת וקטור הקלט והחלוקה שלו למטריצת המצב בגודל בתים. לאחר מכן, מתבצעת הפעלת SubBytes, ותוצאתה מועברת מיד למודול MixColumns. ה-MixColumns מבצע פעולת ערבוב לינארית על עמודות המטריצה, פעולה המספקת פיזור (Diffusion) גבוה של הנתונים. התוצאה הסופית של שתי הטרנספורמציות הללו נשמרת לצורך הדפסה, בדיקה, או כקלט לשלב ההצפנה הבא. מבנה זה מבטיח כי ניתן לבדוק ולבצע בצורה ברורה הן את הרכיבים הבודדים והן את רצף הפעולות המלא.


איך עובד ה-TB:

הקוד משמש כסביבת אימות (verification) מסודרת שמפעילה את התכנון הדיגיטלי בסימולציה ובודקת את תקינותו באופן אוטומטי. מוגדר רצף עבודה מסונכרן לשעון כך שהגירויים מוזרמים בצורה מבוקרת וחוזרת, בדומה לאופן הפעולה בחומרה אמיתית. רצף הבדיקות מתקדם דרך מספר תרחישים פונקציונליים, כאשר כל תרחיש מופעל, ניתן לו זמן להתבצע, ולאחר מכן נבדקת התוצאה. Assertions משמשים לאכיפת התנהגות צפויה בנקודות זמן קריטיות, ומאפשרים גילוי מיידי של שגיאות או חריגות ללא תלות בצפייה ידנית בגלי האותות.


בנוסף לבדיקות מעבר/כישלון, הקוד כולל מנגנוני coverage למדידת עומק הבדיקה. Functional coverage עוקב אחר כך שכל מצבי הפעולה והמעברים החשובים אכן הופעלו במהלך הסימולציה, ובכך מספק אינדיקציה לשלמות תהליך האימות. השילוב בין assertions ל-coverage יוצר תמונה מלאה: assertions מבטיחים נכונות של מה שנבדק בפועל, בעוד coverage מראה עד כמה הבדיקה מקיפה. גישה זו מתאימה במיוחד להרצות רגרסיה, שבהן נדרש אימות אוטומטי, עקבי ומדיד של התכנון.

ה-RTL של המודול:



- ה-RTL של ה-FSM מ-QUARTUS:



- מערכת המצבים של ה-FSM מ-QUARTUS:




- ה-RTL של ה-FSM מ-Design Vision (עם Zoom-in):





מימוש ה-RTL של ה-FSM הגיוני משום שהוא תואם ישירות לדיאגרמת המצבים ולזרימת הבקרה המתוכננת: מצב האתחול מאפס ומכין את המערכת, ולאחריו המעברים בין SubBytes ו-MixColumns נקבעים בצורה דטרמיניסטית לפי אותות הבקרה. לוגיקת ה-next-state הקומבינטורית מופרדת בבירור מרגיסטר המצב הסקוונציאלי, מה שמבטיח התנהגות צפויה ונכונה בחומרה. התאמה זו בין קוד ה-RTL, הלוגיקה המסונתזת ותרשים המצבים מאשרת שה-FSM ממומש בצורה ברורה, נכונה ויעילה.

- ה-RTL של ה-subBytes ב-QUARTUS:





ה-RTL של ה-subBytes ב-Design Vision (עם Zoom-in):





הבלוק הזה מממש את שלב **SubBytes** של AES. הקלט ברוחב 128 סיביות מחולק ל-16 בתים של 8 סיביות כל אחד. עבור כל בית מופעל מופע נפרד של S-box (הריבועים הירוקים ב-RTL). כל S-box הוא טבלת חיפוש קומבינטורית שממירה בית אחד לבית אחר לפי טבלת ההצפנה של AES. כל ה-S-box פועלים במקביל, ולכן הפלט הוא פשוט 16 הבתים לאחר ההחלפה מחוברים יחד לרוחב של 128 סיביות.

- ה-RTL של ה-MixColumns ב-QUARTUS (גם עם zoom-in):




- ה-RTL של ה-MixColumns (גם עם zoom-in):



הבלוק הזה מממש את שלב **MixColumns** של AES. הקלט ברוחב 128 סיביות מפורק ל-16 בתים, שמסודרים לארבע עמודות של ארבעה בתים כל אחת. כל עמודה עוברת חישוב קבוע מראש: לכל אחד מארבעת הבתים בעמודה נוצרת גרסה חדשה שנבנית משילוב של כל ארבעת הבתים המקוריים, באמצעות הזזות ופעולות XOR כפי שמופיע ב־RTL. השילוב הזה יוצר ערבוב חזק בין הבתים בעמודה ומפזר מידע בין המיקומים השונים. לאחר שעובדים על כל ארבע העמודות, מחברים את התוצאות חזרה לפלט ברוחב 128 סיביות, שהוא תוצאת שלב MixColumns.

תוצאות ה-Testbench (Verification):

waveform עבור 2 ערכים:



הגלים מציגים את פעולת ה-FSM בהתאם לקלט הבקרה הדו-סיביתי s ואת אופן אימות התוצאות. כאשר הביט הראשון של s שווה ל-1 ($s = 1$), המערכת נמצאת במצב איפוס: המצב הפנימי מאותחל, הפלט נשאר לא פעיל, ומוני $failed$ ו- $passed$ אינם משתנים. כאשר האיפוס מבוטל והביט השני שווה ל-0 ($s = 0$), ה-FSM מבצע פעולת SubBytes בלבד. הנתונים נקלטים בקלט, והפלט המתאים מופיע מחזור שעון אחד מאוחר יותר, דבר הגיוני מאחר והעיבוד מתבצע בצורה סינכרונית ונרשם ברגיסטרים. בסיום הפעולה אות $done$ נאסף, ומונה $passed$ גדל, מה שמצביע על התאמה לערך הצפוי.

כאשר האיפוס מבוטל והביט השני שווה ל-1 ($s = 2$), ה-FSM מבצע רצף של SubBytes ולאחריו MixColumns. גם כאן נצפה עיכוב של מחזור שעון אחד בין הקלט לפלט התקף, המשקף את אופי העיבוד הסדרתי מבוסס-מצבים. בסיום הרצף אות $done$ מופעל ומונה $passed$ גדל שוב, בעוד שמונה $failed$ נשאר אפס. התנהגות זו מאשרת שקלט הבקרה הדו-סיביתי מקודד בצורה נכונה את מצבי האיפוס, SubBytes בלבד, ו-SubBytes יחד עם MixColumns, ו-FSM שומר על תזמון נכון ואימות תקינות באמצעות מנגנון ה- $passed/failed$.

פלט הקונסול של הטסטפנץ':

```
# TEST 1 PASS : result=63636363636363636363636363636363
# TEST 1 PASS : result=63636363636363636363636363636363
# TEST 2 PASS : result=16161616161616161616161616161616
# TEST 2 PASS : result=16161616161616161616161616161616
# TEST 3 PASS : result=d4bf5d30e0b452aeb84111f11e2798e5
# TEST 3 PASS : result=046681e5e0cb199a48f8d37a2806264c
# TEST 4 PASS : result=d42711aee0bf98f1b8b45de51e415230
# TEST 4 PASS : result=6507381668c77ce514c982eb9d5aab51
# TEST 5 PASS : result=4ala607dd64c444f6b2750e0975fe72e
# TEST 5 PASS : result=a7a3175e68cdc3f70f35d711ld356f46
# TEST 6 PASS : result=876e46a6f24ce78c4d904ad897ecc395
# TEST 6 PASS : result=473794ed40d4e4a5a3703aa64c9f42bc
# TEST FINISHED: PASSED=12 FAILED=0
# ** Note: $finish : /users_home/mohsena/modelsim_project/sv_tb.sv(191)
# Time: 400 ns Iteration: 1 Instance: /fsm_tb_sv
```

פלט הקונסול מציג את תוצאות האימות האוטומטי של ה-FSM והדאטה-פז' באמצעות מנגנון בדיקת $pass/fail$ בטסטבנץ'. כל שורת $PASS$ מעידה שהתוצאה שחושבה בסימולציה תואמת לערך הצפוי עבור אותו תרחיש בדיקה, כאשר מוצג גם ערך הפלט שהתקבל. הופעה של מספר בדיקות עבור אותו אינדקס משקפת הפעלת מצבי פעולה שונים (כגון SubBytes בלבד או SubBytes יחד עם MixColumns). שורת הסיכום בסיום ההרצה, $PASSED = 8$, $FAILED = 0$, מאשרת שכל הבדיקות עברו בהצלחה ללא כשלים, ובכך מחזקת את נכונות רצף המצבים של ה-FSM ואת אמינות מנגנון האימות.

הערכים שהשתמשנו בטסטבנץ' עם מה צפוי לקבל:

inputs	SubBytes only	SubBytes + Mixcolumns
Test1: 128'h00000000000000000000000000000000	128'h63636363636363636363636363636363	128'h63636363636363636363636363636363
Test2: 128'h11111111111111111111111111111111	128'h16161616161616161616161616161616	128'h16161616161616161616161616161616
Test3: 128'h19f48d08a0c648be9af8e32be93de22a	128'hd4bf5d30e0b452aeb84111f11e2798e5	128'h046681e5e0cb199a48f8d37a2806264c
Test4: 128'h193de3bea0f4e22b9ac68d2ae9f84808	128'hd42711aee0bf98f1b8b45de51e415230	128'h6507381668c77ce514c982eb9d5aab51
Test5: 128'h5c4390134a5d8692053d6ca08584b0c3	128'h4a1a607dd64c444f6b2750e0975fe72e	128'ha7a3175e68cdc3f70f35d7111d356f46
Test6: 128'hea4598c5045db0f065965c2d858333ad	128'h876e46a6f24ce78c4d904ad897ecc395	128'h473794ed40d4e4a5a3703aa64c9f42bc

חישבנו את הערכים על נייר והשתמשנו בהם לבדוק אם המערכת שבנינו תקינה או לא.

:Coverage report

בקובץ ה-fsm.v:

Branch Coverage:				
Enabled Coverage	Bins	Hits	Misses	Coverage
-----	----	----	-----	-----
Branches	20	20	0	100.00%

כיסוי הסעיפים הוא כעת 100% משום שה-testbench עודכן כך שיפעיל את כל צירופי הקלט הרלוונטיים, כולל המקרה שבו start = 1 ו-chain = 1 במצב State_Reset. כתוצאה מכך, שני המסלולים של התנאי בשורה 41 מתבצעים, והכיסוי המלא של לוגיקת ה-FSM מושג.

Condition Coverage:				
Enabled Coverage	Bins	Covered	Misses	Coverage
-----	----	----	-----	-----
Conditions	2	2	0	100.00%

כיסוי התנאים הוא 100% משום שכל התנאים הלוגיים בקוד נבדקו לשני הערכים האפשריים (אמת ושקר) במהלך הסימולציה. כלומר, ה-testbench הפעיל את כל צירופי התנאים הרלוונטיים, ולכן לא נותרו תנאים שלא כוסו.

Statement Coverage:				
Enabled Coverage	Bins	Hits	Misses	Coverage
-----	----	----	-----	-----
Statements	28	28	0	100.00%

כיסוי הפקודות הוא 100%, כלומר כל פקודה ניתנת להרצה בקוד בוצעה לפחות פעם אחת במהלך הסימולציה. הדבר מעיד שכל לוגיקת ה-FSM הופעלה ושלא נותרו שורות קוד שלא נבדקו.

Toggle Coverage:				
Enabled Coverage	Bins	Hits	Misses	Coverage
-----	----	----	-----	-----
Toggles	1308	1286	22	98.31%

כיסוי הטוגלים הוא 98.31%, כלומר רוב האותות בתכן עברו שינוי מ-0 ל-1 ומ-1 ל-0 במהלך הסימולציה. הטוגלים שלא כוסו שייכים בדרך כלל לביטים או מצבים שלא משתנים בתרחישי העבודה התקינים, ולכן ערך זה נחשב גבוה ומספק לאימות ה-FSM.

בקובץ ה-verification (ה-systemverilog):

COVERGROUP COVERAGE:				
Covergroup	Metric	Goal	Bins	Status
TYPE /fsm_tb_sv/fsm_states	100.00%	100	-	Covered
covered/total bins:	5	5	-	
missing/total bins:	0	5	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Coverpoint s	100.00%	100	-	Covered
covered/total bins:	2	2	-	
missing/total bins:	0	2	-	
% Hit:	100.00%	100	-	
Covergroup instance \fsm_tb_sv/cg_states	100.00%	100	-	Covered
covered/total bins:	5	5	-	
missing/total bins:	0	5	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
bin reset	5	1	-	Covered
bin state1	18	1	-	Covered
bin state2	17	1	-	Covered
Coverpoint s	100.00%	100	-	Covered
covered/total bins:	2	2	-	
missing/total bins:	0	2	-	
% Hit:	100.00%	100	-	
bin reset_cmds	4	1	-	Covered
bin op_cmds	36	1	-	Covered
TYPE /fsm_tb_sv/fsm_transitions	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Covergroup instance \fsm_tb_sv/cg_trans	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
bin reset_to_s1	1	1	-	Covered
bin s1_to_s2	5	1	-	Covered
bin s2_to_s1	5	1	-	Covered
TOTAL COVERGROUP COVERAGE: 100.00% COVERGROUP TYPES: 2				

כיסוי ה-covergroups הוא 100%, מה שמעיד שכל התרחישים הפונקציונליים שהוגדרו נבדקו במהלך הסימולציה. המשמעות היא שכל הבינים הוגדרו והופעלו לפחות פעם אחת, ולכן ה-testbench עומד ביעדי האימות ומספק כיסוי פונקציונלי מלא של התכן.

ASSERTION RESULTS:			
Name	File(Line)	Failure Count	Pass Count
/fsm_tb_sv/assert__valid_data_when_done	sv_tb.sv(80)	0	1
/fsm_tb_sv/assert__one_cycle_done	sv_tb.sv(73)	0	1

תוצאות ה־assertions מראות כי לא התרחשו כשלים כלל במהלך הסימולציה, וכל האסרטים עברו בהצלחה. המשמעות היא שהתכונות הפונקציונליות שנבדקו נשמרו בכל מחזורי הפעולה, וה-FSM עומד בדרישות ההתנהגות שהוגדרו ללא הפרות.

Total Coverage By File (code coverage only, filtered view): 88.21%

כיסוי הקוד הכולל של 88.21% נחשב טוב משום שהוא משקף כיסוי מלא של הלוגיקה הפונקציונלית והתרחישים החוקיים של התכן. האזורים שלא כוסו שייכים בעיקר למסלולים שאינם קריטיים לפעולה התקינה או למצבים שאינם אמורים להתרחש לפי הגדרת המערכת וה-testbench. מאחר שכיסוי ה-FSM, המעברים, והדרישות ההתנהגותיות אומתו במלואם באמצעות covergroups ו-assertions, ניתן להסיק שרמת האימות גבוהה והמערכת פועלת כנדרש.