



תכנ ספרתי וסינטיזה לוגית

פרויקט – חלק 3

אחמד מוחסן 324893197

עומר ותד 207510819

361.1.3611

## הקדמה:

עיצוב המערכת מתאר מודול חומרה, אשר ככל הנראה מיישם פונקציות ליבה של אלגוריתם הצפנה כמו AES (Advanced Encryption Standard), והוא מאורגן סביב שלושה מצבי הפעלה עיקריים.

מקרה 1: איפוס המערכת (Reset State), הוא מצב יסודי וחיוני לשלמות המערכת. הוא מחייב ביצוע איפוס מלא של כל האותות הפנימיים, איפוס של משתנים, מונים ורגיסטרים למצב ההתחלתי שלהם. שלב זה מבטיח כי המערכת תתחיל כל פעולה ממצב נקי ומוגדר מראש, לפני ביצוע חישוב כלשהו.

מקרה 2: הפעלת פעולות SubBytes בלבד, מתמקד בטרנספורמציה הלא-לינארית של SubBytes. שלב זה כולל טעינת וקטור הקלט הנדרש למודול, ביצוע המרה של כל הבתים באמצעות טבלת S-Box (Substitution Box), ושמירת התוצאה ברגיסטר ייעודי. ביצוע זה מספק את הלא-לינאריות החיונית לצופן ומאפשר בדיקה נפרדת של רכיב קריטי זה.

מקרה 3: הפעלת פעולות SubBytes ולאחר מכן MixColumns, הוא המקרה המורכב ביותר ומדמה ביצוע שלב (Round) מלא של הצפנה על וקטור 128-ביט (בלוק הנתונים הסטנדרטי). הוא מתחיל בקבלת וקטור הקלט והחלוקה שלו למטריצת המצב בגודל בתים. לאחר מכן, מתבצעת הפעלת SubBytes, ותוצאתה מועברת מיד למודול MixColumns. ה-MixColumns מבצע פעולת ערבוב לינארית על עמודות המטריצה, פעולה המספקת פיזור (Diffusion) גבוה של הנתונים. התוצאה הסופית של שתי הטרנספורמציות הללו נשמרת לצורך הדפסה, בדיקה, או כקלט לשלב ההצפנה הבא. מבנה זה מבטיח כי ניתן לבדוק ולבצע בצורה ברורה הן את הרכיבים הבודדים והן את רצף הפעולות המלא.


## איך עובד ה-TB:

הקוד משמש כסביבת אימות (verification) מסודרת שמפעילה את התכנון הדיגיטלי בסימולציה ובדקת את תקינותו באופן אוטומטי. מוגדר רצף עבודה מסונכרן לשעון כך שהגירויים מוזרמים בצורה מבוקרת וחוזרת, בדומה לאופן הפעולה בחומרה אמיתית. רצף הבדיקות מתקדם דרך מספר תרחישים פונקציונליים, כאשר כל תרחיש מופעל, ניתן לו זמן להתבצע, ולאחר מכן נבדקת התוצאה. Assertions משמשים לאכיפת התנהגות צפויה בנקודות זמן קריטיות, ומאפשרים גילוי מיידי של שגיאות או חריגות ללא תלות בצפייה ידנית בגלי האותות.


בנוסף לבדיקות מעבר/כישלון, הקוד כולל מנגנוני coverage למדידת עומק הבדיקה. Functional coverage עוקב אחר כך שכל מצבי הפעולה והמעברים החשובים אכן הופעלו במהלך הסימולציה, ובכך מספק אינדיקציה לשלמות תהליך האימות. השילוב בין assertions ל-coverage יוצר תמונה מלאה: assertions מבטיחים נכונות של מה שנבדק בפועל, בעוד coverage מראה עד כמה הבדיקה מקיפה. גישה זו מתאימה במיוחד להרצות רגרסיה, שבהן נדרש אימות אוטומטי, עקבי ומדיד של התכנון.

## ה-RTL של המודול:


- ה-RTL של ה-FSM מ-QUARTUS:



## מערכת המצבים של ה-FSM מ-QUARTUS:




## ה-RTL של ה-FSM מ-Design Vision (עם Zoom-in):





מימוש ה-RTL של ה-FSM הגיוני משום שהוא תואם ישירות לדיאגרמת המצבים ולזרימת הבקרה המתוכננת: מצב האתחול מאפס ומכין את המערכת, ולאחריו המעברים בין SubBytes ו-MixColumns נקבעים בצורה דטרמיניסטית לפי אותות הבקרה. לוגיקת ה-next-state הקומבינטורית מופרדת בבירור מרגיסטר המצב הסקוונציאלי, מה שמבטיח התנהגות צפויה ונכונה בחומרה. התאמה זו בין קוד ה-RTL, הלוגיקה המסונתזת ותרשים המצבים מאשרת שה-FSM ממומש בצורה ברורה, נכונה ויעילה.


• ה-RTL של ה-FSM gated מ-QUARTUS:



ה-RTL של ה-FSM gated מ-Design Vision (עם Zoom-in):




ה-RTL של ה-clock gating מ-Design Vision:





מימוש ה-Clock Gating ב-RTL משתמש ב-latch לדגימת אות ה-enable בזמן שהשעון יציב, ולאחר מכן בשער לוגי ליצירת שעון מאוגן. מבנה זה מונע יצירת glitches על קו השעון ומבטיח שהשעון יועבר רק כאשר נדרש. התרשים והקוד ב-Verilog משקפים באופן עקבי את הזרימה הזו, כך שהפעלת השעון נשלטת בצורה מבוקרת ומדויקת לצורך צמצום מיתוג מיותר.

- ה-RTL של ה-subBytes ב-QUARTUS:





ה-RTL של ה-subBytes ב-Design Vision (עם Zoom-in):





הבלוק הזה מממש את שלב **SubBytes** של AES. הקלט ברוחב 128 סיביות מחולק ל-16 בתים של 8 סיביות כל אחד. עבור כל בית מופעל מופע נפרד של S-box (הריבועים הירוקים ב-RTL). כל S-box הוא טבלת חיפוש קומבינטורית שממירה בית אחד לבית אחר לפי טבלת ההצפנה של AES. כל ה-S-box פועלים במקביל, ולכן הפלט הוא פשוט 16 הבתים לאחר ההחלפה מחוברים יחד לרוחב של 128 סיביות.

- ה-RTL של ה-MixColumns ב-QUARTUS (גם עם zoom-in):



- ה-RTL של ה-MixColumns (גם עם zoom-in):




הבלוק הזה מממש את שלב **MixColumns** של AES. הקלט ברוחב 128 סיביות מפורק ל-16 בתים, שמסודרים לארבע עמודות של ארבעה בתים כל אחת. כל עמודה עוברת חישוב קבוע מראש: לכל אחד מארבעת הבתים בעמודה נוצרת גרסה חדשה שנבנית משילוב של כל ארבעת הבתים המקוריים, באמצעות הזזות ופעולות XOR כפי שמופיע ב־RTL. השילוב הזה יוצר ערבוב חזק בין הבתים בעמודה ומפזר מידע בין המיקומים השונים. לאחר שעובדים על כל ארבע העמודות, מחברים את התוצאות חזרה לפלט ברוחב 128 סיביות, שהוא תוצאת שלב MixColumns.

## תוצאות ה-Testbench (Verification):

השתמשנו באותו testbench ב-SystemVerilog מחלק 2 כדי לאמת את מימוש ה-FSM עם ה-Clock Gating. תוצאות הסימולציה מראות שהעיבוב מתנהג כמצופה תחת הגירוי הקיים ושומר על פעולה תקינה של ה-FSM, מה שמאשר ששילוב ה-Clock Gating אינו משנה את ההתנהגות הפונקציונלית של המערכת.

waveform עבור 2 ערכים:



פלט הקונסול של הטסטפנץ':

```
# TEST 1 PASS : result=63636363636363636363636363636363
# TEST 1 PASS : result=63636363636363636363636363636363
# TEST 2 PASS : result=16161616161616161616161616161616
# TEST 2 PASS : result=16161616161616161616161616161616
# TEST 3 PASS : result=d4bf5d30e0b452aeb84111f11e2798e5
# TEST 3 PASS : result=046681e5e0cb199a48f8d37a2806264c
# TEST 4 PASS : result=d42711aee0bf98f1b8b45de51e415230
# TEST 4 PASS : result=6507381668c77ce514c982eb9d5aab51
# TEST 5 PASS : result=4a1a607dd64c444f6b2750e0975fe72e
# TEST 5 PASS : result=a7a3175e68cdc3f70f35d711d356f46
# TEST 6 PASS : result=876e46a6f24ce78c4d904ad897ecc395
# TEST 6 PASS : result=473794ed40d4e4a5a3703aa64c9f42bc
# TEST FINISHED: PASSED=12 FAILED=0
# ** Note: $finish : /users_home/mohsena/modelsim_project/sv_tb.sv(191)
# Time: 400 ns Iteration: 1 Instance: /fsm_tb_sv
```

אפשר לראות שהם אותם תוצאות שקיבלנו בחלק 2, ואפשר לראות בקונסול שכל הטסטים passed, לכן זה מוודא שה-FSM עם clock gating עובד כמו שצריך.

הערכים שהשתמשנו בטסטפנץ' עם מה צפוי לקבל:

| inputs                                       | SubBytes only                         | Subbytes + Mixcolumns                 |
|----------------------------------------------|---------------------------------------|---------------------------------------|
| Test1: 128'h00000000000000000000000000000000 | 128'h63636363636363636363636363636363 | 128'h63636363636363636363636363636363 |
| Test2: 128'h11111111111111111111111111111111 | 128'h16161616161616161616161616161616 | 128'h16161616161616161616161616161616 |
| Test3: 128'h19f48d08a0c648be9af8e32be93de22a | 128'hd4bf5d30e0b452aeb84111f11e2798e5 | 128'h046681e5e0cb199a48f8d37a2806264c |
| Test4: 128'h193de3bea0f4e22b9ac68d2ae9f84808 | 128'hd42711aee0bf98f1b8b45de51e415230 | 128'h6507381668c77ce514c982eb9d5aab51 |
| Test5: 128'h5c4390134a5d8692053d6ca08584b0c3 | 128'h4a1a607dd64c444f6b2750e0975fe72e | 128'ha7a3175e68cdc3f70f35d711d356f46  |
| Test6: 128'hea4598c5045db0f065965c2d858333ad | 128'h876e46a6f24ce78c4d904ad897ecc395 | 128'h473794ed40d4e4a5a3703aa64c9f42bc |

חישבנו את הערכים על נייר והשתמשנו בהם לבדוק אם המערכת שבנינו תקינה או לא.

סינטזה לוגית:

בלי clock gating:

Area •

|                                                         |                                    |         |                 |            |        |        |
|---------------------------------------------------------|------------------------------------|---------|-----------------|------------|--------|--------|
| slow (File: /users_home/avivom/LibraryFiles/db/slow.db) |                                    |         |                 |            |        |        |
| Number of ports:                                        | 261                                |         |                 |            |        |        |
| Number of nets:                                         | 7692                               |         |                 |            |        |        |
| Number of cells:                                        | 7560                               |         |                 |            |        |        |
| Number of combinational cells:                          | 7300                               |         |                 |            |        |        |
| Number of sequential cells:                             | 260                                |         |                 |            |        |        |
| Number of macros/black boxes:                           | 0                                  |         |                 |            |        |        |
| Number of buf/inv:                                      | 1158                               |         |                 |            |        |        |
| Number of references:                                   | 39                                 |         |                 |            |        |        |
|                                                         |                                    |         |                 |            |        |        |
| Combinational area:                                     | 93302.195149                       |         |                 |            |        |        |
| Buf/Inv area:                                           | 7703.942496                        |         |                 |            |        |        |
| Noncombinational area:                                  | 13837.824173                       |         |                 |            |        |        |
| Macro/Black Box area:                                   | 0.000000                           |         |                 |            |        |        |
| Net Interconnect area:                                  | undefined (No wire load specified) |         |                 |            |        |        |
|                                                         |                                    |         |                 |            |        |        |
| Total cell area:                                        | 107140.019322                      |         |                 |            |        |        |
| Total area:                                             | undefined                          |         |                 |            |        |        |
|                                                         |                                    |         |                 |            |        |        |
| Hierarchical area distribution                          |                                    |         |                 |            |        |        |
| -----                                                   |                                    |         |                 |            |        |        |
|                                                         |                                    |         |                 |            |        |        |
|                                                         | Global cell area                   |         | Local cell area |            |        |        |
|                                                         | Absolute                           | Percent | Combi-          | Noncombi-  | Black- |        |
| Hierarchical cell                                       | Total                              | Total   | national        | national   | boxes  | Design |
| -----                                                   |                                    |         |                 |            |        |        |
| fsm                                                     | 107140.0193                        | 100.0   | 93302.1951      | 13837.8242 | 0.0000 | fsm    |
| -----                                                   |                                    |         |                 |            |        |        |
| Total                                                   |                                    |         | 93302.1951      | 13837.8242 | 0.0000 |        |

Power •

|                                                         |                |                 |               |             |             |       |
|---------------------------------------------------------|----------------|-----------------|---------------|-------------|-------------|-------|
| Operating Conditions: slow    Library: slow             |                |                 |               |             |             |       |
| Wire Load Model Mode: top                               |                |                 |               |             |             |       |
|                                                         |                |                 |               |             |             |       |
| Global Operating Voltage = 1.62                         |                |                 |               |             |             |       |
| Power-specific unit information :                       |                |                 |               |             |             |       |
| Voltage Units = 1V                                      |                |                 |               |             |             |       |
| Capacitance Units = 1.000000pf                          |                |                 |               |             |             |       |
| Time Units = 1ns                                        |                |                 |               |             |             |       |
| Dynamic Power Units = 1mW    (derived from V,C,T units) |                |                 |               |             |             |       |
| Leakage Power Units = 1pW                               |                |                 |               |             |             |       |
|                                                         |                |                 |               |             |             |       |
| Attributes                                              |                |                 |               |             |             |       |
| -----                                                   |                |                 |               |             |             |       |
| i - Including register clock pin internal power         |                |                 |               |             |             |       |
|                                                         |                |                 |               |             |             |       |
| Cell Internal Power    =    1.7049 mW    (85%)          |                |                 |               |             |             |       |
| Net Switching Power    = 309.6056 uW    (15%)           |                |                 |               |             |             |       |
| -----                                                   |                |                 |               |             |             |       |
| Total Dynamic Power    =    2.0145 mW    (100%)         |                |                 |               |             |             |       |
|                                                         |                |                 |               |             |             |       |
| Cell Leakage Power      =    2.5222 uW                  |                |                 |               |             |             |       |
|                                                         |                |                 |               |             |             |       |
| Power Group                                             | Internal Power | Switching Power | Leakage Power | Total Power | (   %   )   | Attrs |
| -----                                                   |                |                 |               |             |             |       |
| io_pad                                                  | 0.0000         | 0.0000          | 0.0000        | 0.0000      | (   0.00%)  |       |
| memory                                                  | 0.0000         | 0.0000          | 0.0000        | 0.0000      | (   0.00%)  |       |
| black_box                                               | 0.0000         | 0.0000          | 0.0000        | 0.0000      | (   0.00%)  |       |
| clock_network                                           | 1.3083         | 0.0000          | 0.0000        | 1.3083      | (   64.87%) | i     |
| register                                                | 0.1015         | 2.5713e-02      | 4.6134e+05    | 0.1276      | (   6.33%)  |       |
| sequential                                              | 0.0000         | 0.0000          | 0.0000        | 0.0000      | (   0.00%)  |       |
| combinational                                           | 0.2951         | 0.2839          | 2.0609e+06    | 0.5810      | (   28.81%) |       |
| -----                                                   |                |                 |               |             |             |       |
| Total                                                   | 1.7049 mW      | 0.3096 mW       | 2.5222e+06 pW | 2.0170 mW   |             |       |
| i                                                       |                |                 |               |             |             |       |

Timing •

|                                                  |      |        |
|--------------------------------------------------|------|--------|
| Startpoint: data_out_reg[83]                     |      |        |
| (rising edge-triggered flip-flop clocked by clk) |      |        |
| Endpoint: data_out_reg[83]                       |      |        |
| (rising edge-triggered flip-flop clocked by clk) |      |        |
| Path Group: clk                                  |      |        |
| Path Type: min                                   |      |        |
|                                                  |      |        |
| Point                                            | Incr | Path   |
| -----                                            |      |        |
| clock clk (rise edge)                            | 0.00 | 0.00   |
| clock network delay (ideal)                      | 0.00 | 0.00   |
| data_out_reg[83]/CK (DFFHQXL)                    | 0.00 | 0.00 r |
| data_out_reg[83]/Q (DFFHQXL)                     | 0.34 | 0.34 f |
| U14010/Y (AOI22XL)                               | 0.16 | 0.50 r |
| U14016/Y (NAND2XL)                               | 0.08 | 0.58 f |
| data_out_reg[83]/D (DFFHQXL)                     | 0.00 | 0.58 f |
| data arrival time                                |      | 0.58   |
|                                                  |      |        |
| clock clk (rise edge)                            | 0.00 | 0.00   |
| clock network delay (ideal)                      | 0.00 | 0.00   |
| data_out_reg[83]/CK (DFFHQXL)                    | 0.00 | 0.00 r |
| library hold time                                | 0.00 | 0.00   |
| data required time                               |      | 0.00   |
| -----                                            |      |        |
| data required time                               |      | 0.00   |
| data arrival time                                |      | -0.58  |
| -----                                            |      |        |
| slack (MET)                                      |      | 0.58   |



חישוב תדר מירבי:

$$f_{max} = \frac{1}{T_{current} - slack} = \frac{1}{(10 - 0.58) * 10^{-9}} \approx 106.157MHz$$

עם clock gating:

• Area

```
slow (File: /users_home/avivom/LibraryFiles/db/slow.db)
```

|                                |                                    |
|--------------------------------|------------------------------------|
| Number of ports:               | 267                                |
| Number of nets:                | 7422                               |
| Number of cells:               | 7286                               |
| Number of combinational cells: | 7022                               |
| Number of sequential cells:    | 262                                |
| Number of macros/black boxes:  | 0                                  |
| Number of buf/inv:             | 1027                               |
| Number of references:          | 42                                 |
| Combinational area:            | 90371.636720                       |
| Buf/Inv area:                  | 6832.425685                        |
| Noncombinational area:         | 13911.004974                       |
| Macro/Black Box area:          | 0.000000                           |
| Net Interconnect area:         | undefined (No wire load specified) |
| Total cell area:               | 104282.641702                      |
| Total area:                    | undefined                          |

Hierarchical area distribution

| Hierarchical cell     | Global cell area |         | Local cell area |            |        | Design                     |
|-----------------------|------------------|---------|-----------------|------------|--------|----------------------------|
|                       | Absolute         | Percent | Combi-          | Noncombi-  | Black- |                            |
|                       | Total            | Total   | national        | national   | boxes  |                            |
| fsm                   | 104282.6417      | 100.0   | 90345.0255      | 13837.8242 | 0.0000 | fsm                        |
| clk_gate_data_out_reg | 49.8960          | 0.0     | 13.3056         | 36.5904    | 0.0000 | SNPS_CLOCK_GATE_HIGH_fsm_1 |
| clk_gate_data_reg_reg | 49.8960          | 0.0     | 13.3056         | 36.5904    | 0.0000 | SNPS_CLOCK_GATE_HIGH_fsm_0 |
| Total                 |                  |         | 90371.6367      | 13911.0050 | 0.0000 |                            |

• Power

Global Operating Voltage = 1.62  
Power-specific unit information :  
Voltage Units = 1V  
Capacitance Units = 1.000000pf  
Time Units = 1ns  
Dynamic Power Units = 1mW (derived from V,C,T units)  
Leakage Power Units = 1pW

Attributes

i - Including register clock pin internal power

|                     |   |             |        |
|---------------------|---|-------------|--------|
| Cell Internal Power | = | 1.5149 mW   | (77%)  |
| Net Switching Power | = | 465.1731 uW | (23%)  |
| Total Dynamic Power | = | 1.9801 mW   | (100%) |
| Cell Leakage Power  | = | 2.5290 uW   |        |

| Power Group   | Internal Power | Switching Power | Leakage Power | Total Power | ( % )     | Attr |
|---------------|----------------|-----------------|---------------|-------------|-----------|------|
| io_pad        | 0.0000         | 0.0000          | 0.0000        | 0.0000      | ( 0.00%)  |      |
| memory        | 0.0000         | 0.0000          | 0.0000        | 0.0000      | ( 0.00%)  |      |
| black_box     | 0.0000         | 0.0000          | 0.0000        | 0.0000      | ( 0.00%)  |      |
| clock_network | 1.0554         | 0.1571          | 4.1486e+03    | 1.2126      | ( 61.16%) | i    |
| register      | 0.1412         | 1.6553e-02      | 4.0618e+05    | 0.1502      | ( 7.98%)  |      |
| sequential    | 0.0000         | 0.0000          | 0.0000        | 0.0000      | ( 0.00%)  |      |
| combinational | 0.3183         | 0.2915          | 2.0386e+06    | 0.6118      | ( 30.86%) |      |
| Total         | 1.5149 mW      | 0.4652 mW       | 2.5290e+06 pW | 1.9826 mW   |           |      |
| 1             |                |                 |               |             |           |      |

## • Timing:

Startpoint: current\_state\_reg[0]  
(rising edge-triggered flip-flop clocked by clk)  
Endpoint: calc\_wait\_reg  
(rising edge-triggered flip-flop clocked by clk)  
Path Group: clk  
Path Type: min

| Point                             | Incr  | Path   |
|-----------------------------------|-------|--------|
| clock clk (rise edge)             | 0.00  | 0.00   |
| clock network delay (ideal)       | 0.00  | 0.00   |
| current_state_reg[0]/CK (DFFHQX1) | 0.00  | 0.00 r |
| current_state_reg[0]/Q (DFFHQX1)  | 0.29  | 0.29 f |
| U6950/Y (INVXL)                   | 0.14  | 0.43 r |
| U6984/Y (AOI21XL)                 | 0.10  | 0.53 f |
| calc_wait_reg/D (DFFHQX1)         | 0.00  | 0.53 f |
| data arrival time                 |       | 0.53   |
| clock clk (rise edge)             | 0.00  | 0.00   |
| clock network delay (ideal)       | 0.00  | 0.00   |
| calc_wait_reg/CK (DFFHQX1)        | 0.00  | 0.00 r |
| library hold time                 | -0.07 | -0.07  |
| data required time                |       | -0.07  |
| data required time                |       | -0.07  |
| data arrival time                 |       | -0.53  |
| slack (MET)                       |       | 0.61   |

חישוב תדר מירבי:

$$f_{max} = \frac{1}{T_{current} - slack} = \frac{1}{(10 - 0.61) * 10^{-9}} \approx 106.496 MHz$$

ב-area report ניתן לראות ששטח התאים הכולל של ה-FSM עם Clock Gating קטן מעט מזה של ה-FSM ללא Clock Gating, דבר שקורה משום ש-Design Vision משלב את ה-Clock Gating כחלק מתהליך האופטימיזציה הכללי של התכן. הפעלת ה-Clock Gating מאפשרת לכלי לארגן מחדש את מבנה הבקרה של ה-FSM ולבצע מיפוי יעיל יותר של הרכיבים, כך שההשפעה הכוללת על השטח היא קטנה מאוד ואף מובילה להקטנה קלה של השטח הכולל.

ב-power report יתן לראות שה-FSM עם Clock Gating צורך פחות הספק דינמי לעומת ה-FSM ללא Clock Gating. הסיבה לכך היא ש-Clock Gating מפחית את פעילות השעון כאשר אין צורך בעדכון המצב, ולכן יש פחות מיתוג במהלך העבודה. כתוצאה מכך ההספק הדינמי הכולל קטן מעט, בעוד שההספק הסטטי (Leakage) נשאר כמעט זהה. ההבדל אינו גדול משום שה-FSM עצמו קטן יחסית, אך עדיין ניתן לראות חיסכון ברור בהספק, בעיקר בחלק הקשור לרשת השעון.

ב-timing report ניתן לראות שגם עם Clock Gating וגם בלעדיו כל מסלולי ה-timing עומדים בדרישות, עם Slack חיובי ודומה בשני המקרים. הוספת ה-Clock Gating לא יוצרת החמרה משמעותית בתזמון, משום שהיא משפיעה בעיקר על אופן הפעלת השעון ולא על המסלולים הקריטיים בין האוגרים. בהתאם לכך, תדר העבודה המרבי כמעט זהה: עם Clock Gating מתקבל  $f_{max} \approx 106.496 MHz$  וללא Clock Gating  $f_{max} \approx 106.157 MHz$ , כאשר ההבדל הזניח נובע מאופטימיזציה פנימית מעט שונה של התכן.

לסיכום, שלושת הדו"חות מראים ש-Clock Gating הוטמע בצורה תקינה ויעילה. דו"ח השטח מצביע על שינוי זניח ואף הקטנה קלה בשטח הכולל, דו"ח ההספק מראה ירידה בהספק הדינמי בעיקר בזכות הפחתת פעילות השעון, ודו"ח התזמון מאשר שאין פגיעה בביצועים, עם  $f_{max}$  כמעט זהה ואף מעט גבוה יותר. יחד, התוצאות מדגימות ש-Clock Gating משיג חיסכון בהספק ללא מחיר משמעותי בשטח או בתזמון.