

Betriebssysteme 1 | Bsys1

Zusammenfassung

INHALTSVERZEICHNIS

1. Prozessor	2
1.1. Instruktionen	2
1.1.1. Codierung	2
1.1.2. Sequenzen	2
1.1.3. Takt / Zyklus	3

1. PROZESSOR

Der Prozessor und Speicher sind getrennt und sind durch einen Speicherbus verbunden. Dieser umfasst:

Adressbus: enthält Adresse der Speicherzelle, auf die zugegriffen werden soll

Datenbus: enthält Daten, die aus Speicherzelle gelesen wurde bzw. in diese geschrieben werden soll

Steuersignale: die z.B. angeben, ob gelesen oder geschrieben werden soll

Schreibvorgang	Lesevorgang
1) Prozessor legt Adresse auf Adressbus und Daten auf Datenbus	1) Prozessor legt Adresse auf Adressbus
2) Prozessor aktiviert Speicherbus zum Schreiben	2) Prozessor aktiviert Speicherbus zum Lesen
	3) Speicher legt Daten auf Datenbus

- Jeder Prozessor enthält eine kleine Menge an Speicher: die **Register**
- Jeder Prozessor besteht aus vielen kleinen Bausteinen, die jeweils eine **Operation** durchführen können
 - Operationen können Register und/oder den Speicherbus lesen und/oder schreiben
 - Operationen können 0 bis n Operanden (Register, Adressen, Daten) haben
 - Die Anzahl und Art von Operationen ist immer prozessor-spezifisch, aber auf den meisten Prozessoren ähnlich

1.1. INSTRUKTIONEN

Eine **Instruktion** ist die Kombination einer Operation mit Operanden, z.B. «Kopiere Wert aus Register x in Register y».

TODO:

mov x y

1.1.1. Codierung

Operationen und Register werden durchnummeriert. Gemeinsam mit Daten- und/oder Adressoperanden ergibt sich eine Bytesequenz.

Beispiel 1: «Addiere 12345678_h zu Register 1» auf Intel 64 Architektur

Byte 0	Byte 1	Byte 2	Byte 3	Byte 4	Byte 5
81 _h	C1 _h	78 _h	56 _h	34 _h	12 _h
Opcode		12345678 _h			

Die Gesamtheit aller möglichen (binären) Instruktionscodes eines Prozessors (Maschine) ist sein Maschinencode und wird vom Hersteller festgelegt.

1.1.2. Sequenzen

Die Sequenzen der Instruktionen können an mehreren Orten liegen:

- Hart-codiert im Prozessor: Sequenz kann nach Produktion des Prozessors nie geändert werden
- Im Hauptspeicher: Sequenz kann beliebig geändert werden, muss über den Speicherbus abgefragt werden

Der Prozessor hat ein spezielles Register, das die Adresse des nächsten Befehls im Hauptspeicher enthält (Befehlszeiger / *instruction pointer* IP / *program counter* PC).

1.1.3. Takt / Zyklus

Der gesamte Computer ist getaktet:

– Alle Bausteine (auch im Prozessor, im Speicher etc) erhalten ein Takt-Signal (*Clock*)

- **TODO:**
 - Der Takt besteht aus sich zwei ständig abwechselnden Teilen:
 - Im ersten Taktteil bleibt der Zustand konstant und ist digital (diskrete Zustände)
 - Im zweiten Taktteil darf er sich beliebig verändern, bis er wieder einen fixen Zustand erreicht

Über mehrere Takte hinweg führt der Prozessor folgende Schritte aus (*Zyklus*):

- 1) Prozessor fordert Instruktion ab der Adresse an, die im Befehlszeiger steht
- 2) Prozessor decodiert Operation und Operanden aus Instruktion
- 3) Prozessor wählt mit Operation korrespondierenden Baustein aus
- 4) Aktiver Baustein liest ggf. aus den Registern
- 5) Aktiver Baustein führt ggf. Berechnung aus
- 6) Aktiver Baustein schreibt ggf. in die Register
- 7) Prozessor erhöht Befehlszeiger entsprechend der Länge der Instruktion

Diese Schritte können stark parallelisiert werden (*Pipelining*)