CPU Architecture

LAB2 preparation report

VHDL part2

Sequential code and Behavioral modeling

עומר לוקסמבורג 205500390 עילי נוריאל 312538580

תוכן עניינים

3	הגדרת תכנון המערכת
4	תיאור הרכיבים
7	תיאור הבדיקות
7	sync delay-בדיקת ה
8	בדיקת ה-condition
9	בדיקת ה-counter
10	בדיקת ה-detector detector
11	בדיקת ה-top

הגדרת תכנון המערכת

התבקשנו לכתוב תיאור חומרה למערכת הבאה:

מערכת סינכרונית שמזהה רצפים חוקיים של מספרים, לפי תנאי משתנה.

המערכת מורכבת מארבעה תתי מודולים:

- .1 Synchronous Delay מודול סינכרוני היוצר השהייה בכניסה של סדרת המספרים.
- .cond .2 מודול א-סינכרוני הקובע אם התנאי מתקיים בין שני המספרים האחרונים שנכנסו בסדרה.
- כסunter .3 מודול סנכרוני הסופר את באופן רציף את קיום התנאי מהמודול הקודם. אם התנאי לא מתאפס. סופר עד 7.
 - .4 detector מודול א-סינכרוני המקבל את ערך הcounter ומעלה דגל כאשר ה-vounter הגיע ל-7.

דרישות נוספות:

- .behavioral התכנון של השכבה העליונה יכול להיות
- יש להשתמש בקבצי ייtopיי ו-ייaux_packageיי הנתונים עם המשימה. מותר להוסיף קוד רק בקובץ ה-top.
 - יש להשתמש בקובץ ה-״Adder״ שנתון עם המשימה, פעם אחת בלבד. ●

תרשים המערכת:




Figure 1 : System structure

מיבורים:

. ביט אחד - אות שעון $-\operatorname{Clk}$

rst – ביט אחד - מאפס את המערכת.

ena – ביט אחד - מאפשר את פעולת המערכת.

חוקטור של ביטים - כניסת סדרת המספרים. – Din

ביט אחד – מוצא המערכת, מציין האם סדרת המספרים מקיימת את התנאי. – Detector

: הענאי הנדרש על סדרת המספרים לפי הטבלה הבאה – Cond

cond	Condition type	Explanation
0	din[i] - din[i-1] = 1	ascending sub series by 1
1	din[i] - din[i-1] = 2	ascending sub series by 2
2	din[i] - din[i-1] = 3	ascending sub series by 3
3	din[i] - din[i-1] = 4	ascending sub series by 4

תיאור הרכיבים

לפי הגדרת המשימה הגדרנו את המודולים ותתי הרכיבים הבאים (מסודרים לפי היררכיית השכבות):

	top					
aux_package	Sync_delay	condition	counter	detect		
		Adder				

: הערות


- : המערכת (top) גנרית בערכים הבאים
- . מספר הביטים המייצגים את מספרי הסדרה ${f N}$
 - .counter הערך המקסימלי של \mathbf{M} \circ
 - M מספר הביטים הנדרש לייצוג $\log_2 M \mathbf{K}$
 - מודול ה-Adder מתאר רכיב Adder ל-n ביטים.

תיאור הלוגיקה של המודולים בעמוד הבא

• בכל הרכימית המאית:
- בכל הרכימית המאית:
- בו אטפור כאולת המאין.
- בי בו אטפור כאולת המאין.
- בי בי בי אטפור כאולת המאין.


- - or offe offe - clk

Sync Delay (.)



مرورج ساءاً ود دالم أواليا عام من ورادم: (١٤) اعلم من المحدد دعم المحدد والمعالم والعم على


Condition (טוסינברוני)




- 7627 Jala 10 Sto 35 1191N

cond	d[i]-d[i-1]	rise
o	1	1
1	2	1
2	3	1
3	4	1
е	0	

Counter (o'Locale)



Med all vise of it is of the source of the .'0' MA rise NE ODRANI, 1'/0 38) MA (m) 7-1 ANNO Condition (viole)



'1' באסר לחוט הוא 7 (א האופן גורי m), נקבל מולו מסרכת '1' detector - באסר


תיאור הבדיקות

.counter -ה, condition ,Sync_delay ,detect ,top- למודולי test branches בתיקיית ההגשה מצורפים

sync delay-בדיקת ה

- הערך המוכנס − din •
- הערך המוכנס ללא השהייה Doutnew •
- שהייה כלומר עם השהייה Doutold סערך המוכנס הקודם כלומר עם


ps¬↓ delta	□	/tb_sync_delay/rst_ /tb_sync_delay/ena /tb_sync_delay/o		_	/tb_syn	c_delay/d	out_old-				
		/tb sync delay/din-									
		/tb_sync_delay/dout_new-									
	+0	O				υυυυυυυυ					
	+1	0		0		00000000	UUUUUUUU				
	+1	O	1			υυυυυυυυ					
	+2	O	1			11111111					
	+1	o	1	_		11111111					
	+1	o	1	_		11111111					
	+2	o	1	1		11111110					
	+1	o	1		11111101		11111111				
	+1	o	1			11111110					
	+2	O	1			11111101					
	+1	O	1			11111101					
	+1	o	1			11111101					
	+2	O	1	1	11111100		11111101				
	+1	o	1	0	11111011		11111101				
	+1	o	1	1		11111100					
	+2	O	1	1		11111011					
	+1	O	1	0		11111011					
	+1	O	1	1		11111011					
550000 +	+2	O	1	1			11111011				
	+1	O	1			11111010	11111011				
650000 H	+1	O	1	1	11111001		11111011				
	+2	O	1	1		11111001					
700000 H	+1	O	1	0	11111000	11111001	11111010				
750000 +	+1	O	1			11111001					
750000 +	+2	O	1	1	11111000	11111000	11111001				
800000 +	+1	O	1	0	11110111	11111000	11111001				
850000 +	+1	O	1	1	11110111	11111000	11111001				
850000 +	+2	0	1	1	11110111	11110111	11111000				
	+1	O	1	0	11110110	11110111	11111000				
950000 +	+1	O	1	1	11110110	11110111	11111000				
950000 +	+2	o	1	1	11110110	11110110	11110111				
1000000 +	+1	О	1		11111111		11110111				
	+1	О	1	1	11111111	11110110	11110111				
	+2	О	1	1	11111111	11111111	11110110				
1100000 +	+1	О	1	0		11111111					
	+1	O	1			11111111					
	+2	О	1	1		11111110	11111111				
	+1	О	1	0	11111101		11111111				
1250000 +	+1	0	1	1	11111101	11111110	11111111				



- בריקונ ה־Condtonu • Cond – התנאי
- אם התנאי מתקיים 1-Rise
- שוות -Din_new ,Din_old -Din_new .Din_old

בדקנו את כל התנאים, והכנסנו מספרים שמקיימים ולא מקיימים אותם בכדי לבדוק את תקינות Rise.

ps-, delta-,	/tb_condition/cond-, /tb_condition/rise-, /tb_condition/din_new-, /tb_condition/din_old-,					
	, oz_comazozom, azm_cza v					
0 +0	0 U 000 000					
0 +1	0 0 000 000					
50000 +1	0 0 001 000					
50000 +3	0 1 001 000					
100000 +1	0 1 010 000					
100000 +3	0 0 010 000					
150000 +1	0 0 011 000					
200000 +1	0 0 100 000					
250000 +1	0 0 101 000					
300000 +1	1 0 000 000					
350000 +1	1 0 001 000					
400000 +1	1 0 010 000					
400000 +3	1 1 010 000					
450000 +1	1 1 011 000					
450000 +3	1 0 011 000					
500000 +1	1 0 100 000					
550000 +1	1 0 101 000					
600000 +1	2 0 000 000					
650000 +1	2 0 001 000					
700000 +1	2 0 010 000					
750000 +1	2 0 011 000					
750000 +3	2 1 011 000					
800000 +1	2 1 100 000					
800000 +3	2 0 100 000					
850000 +1	2 0 101 000					
900000 +1	3 0 000 000					
950000 +1	3 0 001 000					
1000000 +1	3 0 010 000					
1050000 +1	3 0 011 000					
1100000 +1	3 0 100 000					
1100000 +3	3 1 100 000					
1150000 +1	3 1 101 000					
1150000 +3	3 0 101 000					




כדיקת ה-counter

- מתקיים (מהמודול הקודם) אם התנאי 1-Rise
- .7- מונה את מספר הפעמים הרצופות שהתנאי מתקיים. מפסיק ב-- count

.rise=1 עולה התאם ל-7 ומפסיק לעלות כשהוא מגיע ל-7 גם אם rise=1


ps-		/tb counter/rst-
deli	ta-	/tb counter/ena-
	•	/tb_counter/clk-
		/tb_counter/rise_
		/tb_counter/count-
0	+0	0 0 0 uuu
0	+1	0 0 1 1 บบบ
0	+2	0 0 1 1 000
50000	+1	0 0 0 1 000
100000	+1	0 0 1 1 000
150000	+1	0 0 0 1 000
200000	+1	0 1 1 1 000
200000	+3	0 1 1 1 001
250000	+1	0 1 0 1 001
300000	+1	0 1 1 1 001
300000	+3	0 1 1 1 010
350000	+1	0 1 0 1 010
400000	+1	0 1 1 1 010
400000	+3	0 1 1 1 011
450000	+1	0 1 0 1 011
500000	+1	0 1 1 1 011
500000	+3	0 1 1 1 100
550000	+1	0 1 0 1 100
600000	+1	0 1 1 1 100
600000	+3	0 1 1 1 101
650000	+1	0 1 0 1 101
700000	+1	0 1 1 1 101
700000	+3	0 1 1 1 110
750000	+1	0 1 0 1 110
800000	+1	0 1 1 1 110
800000	+3	0 1 1 1 111
850000	+1	0 1 0 1 111
900000	+1	0 1 1 0 111
900000	+3	0 1 1 0 000
950000	+1	0 1 0 0 000



detector-בדיקת ה

- . (מהמודול הקודם). מפסיק ב-7 (מהמודול הקודם). count מונה את מספר הפעמים הרצופות שהתנאי
- בתגובה השהייה באילו שעון ולכן בעליית בתגובה count מוציא 1 אם השהייה בעליית שעון ולכן בעליית שעון Detector שלו.

ps⊸ del	ta⊸	/tb_detect/count- /tb_detect/detector	
0	+0	טטט	υ
0	+1	000	1
0	+2	000	0
50000	+1	001	0
100000	+1	010	0
150000	+1	011	0
200000	+1	100	0
250000	+1	101	0
300000	+1	110	0
350000	+1	111	0
350000	+2	111	1
400000	+1	110	1
400000	+2	110	0
450000	+1	111	0
450000	+2	111	1
500000	+1	000	1
500000	+2	000	0
550000	+1	001	0



top-בדיקת ה

בצענו בדיקות דומות לבדיקות המתוארות קודם, אך הפעם במודול הסופי שמאחד את כל תתי המודולים.

- אות המספרים של סדרת המספרים Din
- התנאי (ההפרש הנדרש בין המספרים בסדרה) cond ullet
- שת התנאי Detector עולה ל-1 כאשר נכנסו 8 מספרים רצופים המקיימים את התנאי

		/+1-/			/+1-/-1:-		
ps		/tb/rst-			/tb/din-		
delta⊸					/tb/cond-	*	
		/tb/clk-					
				/	tb/detecto	or	₹
0	+0	0	0	0	00000000	0	U
0	+1	1	0	0		0	1
0	+2	1	0	0		0	0
50000	+1	1	0	1		0	0
100000	+1	0	0	0		0	0
150000	+1	0	0	1		0	0
200000	+1	0	1	0	00000010	0	0
250000	+1	0	1	1		0	0
300000	+1	0	1	0		0	0
350000	+1	0	1	1	00000011	0	0
400000	+1	0	1	0	00000100	0	0
450000	+1	0	1	1	00000100	0	0
500000	+1	0	1	0	00000101	0	0
550000	+1	0	1	1	00000101	0	0
600000	+1	0	1	0	00000110	0	0
650000	+1	0	1	1	00000110	0	0
700000	+1	0	1	0	00000111	0	0
750000	+1	0	1	1	00000111	0	0
800000	+1	0	1	0	00001000	0	0
850000	+1	0	1	1	00001000	0	0
900000	+1	0	1	0	00001001	0	0
950000	+1	0	1	1	00001001	0	0
1000000	+1	0	1	0	00001010	0	0
1050000	+1	0	1	1	00001010	0	0
1050000	+3	0	1	1		0	1
1100000	+1	0	1	0	00001011	0	1
1150000	+1	0	1	1	00001011	0	1
1200000	+1	0	1	0		1	1
1250000	+1	0	1	1		1	1
1250000	+3	0	1	1		1	0
1300000	+1	0	1	0		1	0
1350000	+1	0	1	1		1	0
1400000	+1	0	1	0		1	0
1450000	+1	0	1	1		1	0
1500000	+1	0	1	0		1	0
1550000	+1	0	1	1		1	0
1600000	+1	0	1	0		1	0
1650000	+1	0	1	1		1	0
1700000	+1	0	1	0		1	0
1750000 1800000	+1 +1	0	1	1		1	0
1850000	+1	0	1	1		1	0
1900000	+1	0	1	0		1	0
1950000	+1	0	1	1		1	0
2000000	+1	0	1	0		1	0
2050000	+1	0	1	1		1	0
2050000	+3	0	1	1		1	1
2100000	+1	0	1	0		1	1
2100000	. 1	0		U	00010010	_	_

