

#### בית הספר להנדסת חשמל ומחשבים

קורס: מעבדת ארכיטקטורת מעבדים מתקדמת ומאיצי חומרה 361.1.4693

## FINAL PROJECT

211542089 רומי לוסטיג

עומר פינטל 316085554

מדריך: מר רבוא חנניה

04.09.2024 : תאריך הגשה

# תוכן עניינים

1	קורס: מעבדת ארכיטקטורת מעבדים מתקדמת ומאיצי חומרה 361.1.4693	
	מבוא:	
3	מטרת הפרוייקט -	.1.1
	2. רכיבים במודל MCU :	
3	— MIPS	.2.1
7	- GPIO	.2.2
9	DIVIDER	.2.3
11	- BASIC TIMER	.2.4
12	INTERRUPT CONTROLLER	.2.5
	14: Critical Path ,Fmax מציאת 3	
14	– Fmax	.3.1
14	Critical Path	.3.2
	מוצאות (	

#### 1. מבוא:

#### 1.1. מטרת הפרוייקט -

- מטרת העל של הפרוייקט הינה ליצור מעבד מסוג MIPS, אשר תומך במרבית הפקודות של המעבד הנ״ל (ניתנה רשימה) – ומציג את התוצאות הרלוונטיות, כאשר מתבקש, לרכיבים פריפריאליים. בנוסף, נתבקשנו לתכנן את המעבד כך שיכול לתמוך בפסיקות בעת הצורך. הפסיקות הללו, גם הן קורות באמצעות רכיבים פריפריאליים.
  - כאמור, כמו במעבדות שעשינו בעבר: כל מערכת שיצרנו מורכבת מרכיב top כללי, אשר מורכב מרכיבים קטנים יותר, אשר גם הם מתפצלים לרכיבים קטנים (וכן הלאה).
    - במעבד שיצרנו, הרכיבים הינם:
    - : מערכת MCU, המערכת הכוללת שלנו
    - : רכיב MIPS המעבד שיצרנו
      - IFETCH •
      - IDECODE •
      - EXECUTE •
      - DMEMORY •
      - CONTROL •
      - : GPIO רכיב פריפריאלי
      - OptAddrDecoder •
      - InputPeripheral •
      - OutputPeripheral •
    - SevenSegDecoder o
      - DIVIDER רכיב פריפריאלי
      - Basic Timer − רכיב פריפריאלי
        - : Interrupt Control
        - Priority Encoder •

כל ההסברים על הרכיבים בהמשך.


\*\*להוסיף עוד

#### 2. רכיבים במודל MCU:

#### - MIPS.2.1

• זהו הרכיב העיקרי של המודל, המבצע את כל ההוראות הדרושות לפרוייקט. הוראות אלו כוללות - R\_type – פקודות אריתמטיות/ לוגיות כגון add, and, sub, mul (המתבצעות בין שני רגיסטרים)

- פעולות המתבצעות עם קבוע כלשהו  $I_{\rm Lype}$ ), פקודות הקשורות לזיכון:  $I_{\rm w}$ , ופקודות הקופצות בין מקומות בקוד (בין אם מותנה:  $I_{\rm branch}$ , או לא מותנה:  $I_{\rm col}$ ).
- למדנו בתיאוריה כי הפקודות יכולות להתבצע באמצעות רכיבים שונים (לחלק את הארכיטקטורה הכוללת של פקודה למיקרו ארכיטקטורות), וע"פ הדרישה: המיקרו ארכיטקטורה שהייתה : ifetch, idecode, execute, dmemory, control, כאשר:
- הבאת פקודה חדשה בכל פעם. אנחנו נמצאים בתצורה של מודל פן נוימן, ifetch משמש להבאת פקודה חדשה בכל פעם. אנחנו נמצאים בתצורה (program counter) PC ולכן יש ifetch שעובר על ההוראות לפי סדר של זמנים, בתצורת ifetch בנוסף, כאשר מתבצעת קפיצה בקוד הכתובת החדשה מתעדכנת והוflow להביא את הפקודה החדשה. דבר זה נעשה באמצעות .mux
- idecode משמש לייקידודיי של הפקודה שהובאה מהifetch, והבנת איזו פקודה מתבצעת icecode כ בכל פעם. שלב ביניים המקשר בין הבאת הפקודה לבין ביצועה.
- פאריתמטיות באם execute שלב ביצוע הפעולה. דבר זה אומר: ביצוע פעולות לוגיות / אריתמטיות באם execute כדרש. העברת כתובות רלוונטיות לBUS (שדרכו עובר מידע) כאשר מדובר בפקודות המשתמשות בכתובות, וכן הלאה. כל הפעולות מתבצעות ברכיב זה.
- רכיב המקבל כתובות וקורא / כותב מהזיכרון של התכנית (גם מידע וגם dmemory הוראות) באמצעות port map אותו קיבלנו ממעבדה 5 (שלא נדרשנו לבצע).
- כסחtrol רכיב השולט על כל סיגנלי הבקרה, אותם מדליקים ומכבים בעת הצורך על מנת בצע את הפקודות כמו שצריך. דוגמה לכך, היא סיגנל Memread, מסוג std\_logic אותו לבצע את הפקודות כמו שצריך. דוגמה לכך, היא סיגנל אנו מדליקים (י1י) ומכבים (י0י) כאשר אנו נרצה לקרוא מהזיכרון / לא לקרוא מהזיכרון ומכביר לנו בהתאמה. נדע מתי נרצה לעשות זאת באמצעות ממשק לרכיב הidecode שמבהיר לנו מהי הפקודה בכל פעם.
- מימשנו לאורך כל הקודים את הלוגיקה של התיאורה אותה למדנו בקורס המקביל "ארכיטקטורת יחידת מעבדים תיאוריה".
  - להלן הדברים שנתבקשנו להראות לאחר יצירת הקבצים הללו:
    - -RTL Viewer תוצאות o




MIPSשל הRTL Viewer – 2.1 איור

#### - הסבר לוגי על המודול

פועל בתצורת port maps : יש 5 קומפוננטות המבצעות את כל אחד מהשלבים אותם תיארנו מעלה. החיווטים מתבצעים באמצעות port map, כאשר הכתובת נכנסת מהfetch -> decode מפרק את הפקודה למה היא ההוראה בפועל-> הוראה באמצעות קווי הבקרה -> באמצעות ההוראה שהתקבלה -> הexecute מבצע את ההוראה באמצעות קווי הבקרה הידע מהזיכרון / לזיכרון בעת הצורך.

#### ס הסבר גרפי-

## **MIPS CPU**



Clock = 25MHz

גרף 2.1 – רכיב הmips כפי שנתבקשנו לבצע


## -ports סבלת o

type	size	mode	port
Std_logic	1	in	rst, clk
Std_logic_vector	10	out	PC
Std_logic_vector	32	out	ALU_result_out, read_data_1_out, write_data_out, instruction_out
Std_logic	1	out	branch_out, zero_out, MemWrite_out, Regwrite_out
Std_logic	1	out	MemReadBus
Std_logic	1	out	MemWriteBus
Std_logic_vector	32	out	AddressBus
Std_logic	1	out	GIE
Std_logic	1	in	INTR
Std_logic	1	out	INTA

Std_logic_vector	32	inout	DataBus
Std_logic_vector	8	out	ControlBus
Std_logic_vector	7	in	CS_vec

#### - GPIO.2.2

- i/o interfacea לבין הרכיבים של MIPS לבין הממשש את הממשש את הממשש בין הארכיבים של היכיבים של היכיבים של הרכיבי הראשון, הממשש את הממשש בין הצוח לבין הרכיבי ה- LEDs, Switches, HEX's, KEYs איתם נוכל לראות את הפעולות האריתמטיות / לוגיות שיצרנו, וכן הלאה.
- הינו קומפוננט שמכיל מספר מודולים פנימיים הכוללים input בלבד, ואת GPIO בלבד. זאת משום שלמדנו כי בפרוייקט זה, רכיבי הinput ורכיבי הutput ורכיבי באופן בלתי תלוי, ואינם קשורים זה לזה. לכן יש מודול לכל אחד בנפרד. בנוסף, עיימ שנוכל להבין מהו הרכיב i/o הרלוונטי יצרנו encoder שמפענח זאת בכל פעם.
  - להלן הדברים שנתבקשנו להראות לאחר יצירת הקבצים הללו:
    - -RTL Viewer תוצאות o




GPIOשל הRTL Viewer – 2.2 איור

#### - הסבר לוגי על המודול

באשר לכל אחד - inputs, outputs : סוגים של קומפוננטות יש port maps פועל בתצורת בתצורת מבצעים את העה הפריפריאליים אנו מבצעים את מהרכיבים הפריפריאליים אנו מבצעים את ה

נוסף על כך, יש את רכיב encoder שמפענח מהו הרכיב ברכיב ברכיב פוסף על כך, יש את רכיב ביחספר פחלטות מהו הרכיב (chip select) CS\_vec ביחטור ביחטו

#### ס הסבר גרפי-



GPIOגרף ביב חסבר על מימוש רכיב -2.2

למעשה מימשנו את כל אחד מהרכיבים בנפרד, וחיברנו ביניהם ע״י שימוש בor, and למעשה מימשנו את כל אחד מהרכיבים בנפרד, וחיברנו ביניהם ע״י


#### -ports סבלת o

type	size	mode	port
Std_logic	1	in	ack
Std_logic	1	in	MemRead
Std_logic	1	in	clk, rst
Std_logic	1	in	MemWrite_Contol_Bus
Std_logic_vector	32	in	Address_Bus
Std_logic_vector	32	inout	DataBus
Std_logic	1	out	BTOUT
Std_logic_vector	7	out	HEX0, HEX1, HEX2, HEX3, HEX4, HEX5

Std_logic_vector	8	out	LEDs
Std_logic	1	out	PWM
Std_logic_vector	8	out	Switches
Std_logic_vector	7	out	CS_vec_out


#### - DIVIDER.2.3

- זהו הרכיב הפריפריאלי השני, המממש חילוק של מספר חיובי במספר חיובי אחר כלשהו, ומעלה פסיקה כאשר מסיים לבצע את הפעולה שלו.
- זהו רכיב שפועל באופן בלתי תלוי בMIPS, כלומר אינו חלק מהוראות הISA, ולכן יכול להתבצע בכל פעם כאשר מאפשרים לו לעשות זאת. ע"פ הדרישה, נתבקשנו לאפשר להתבצע כאשר מעם כאשר מאפשרים לו לעשות זאת. ע"פ הדרישה, יצרנו דגל הנקרא "ena", שנדלק כאשר כתובת הרכיב divisor נכתב ע"י היוזר. ע"מ לעשות זאת, יצרנו בAddressBus משמע, יש פקודה הכותבת לזיכרון בע"י היוזר.
  - להלן הדברים שנתבקשנו להראות לאחר יצירת הקבצים הללו:
    - -RTL Viewer תוצאות o



divider של הRTL Viewer – 2.3 איור

- סבר לוגי על המודול- ○
- פועל על פי הלוגיקה שלמדנו עליה במעבדה.
  - הסבר גרפי- c
  - להלן ההסבר שלמדנו עליו:




dividera גרף ביב על לוגיקת -2.3

## -ports סבלת o

type	size	mode	port
Std_logic_vector	32	in	DIVIDEND
Std_logic_vector	32	in	DIVISOR
Std_logic	1	in	DIVCLK
Std_logic	1	in	RST
Std_logic	1	in	ENA
Std_logic	1	out	DIVIFG
Std_logic_vector	32	out	RESIDUE
Std_logic_vector	32	out	QUOTIENT


#### - BASIC TIMER.2.4

- זהו הרכיב הפריפריאלי השלישי, המממש פעולה המוציאה אות pwm, ומוציאה פסיקות כאשר נדרש. הרכיב מקבל כניסת שעון 21 מספרים בגודל של 32 ביטים, ורגיסטר קונטרול.
- הרכיב יודע להשתמש בשעון בו הוא קיבל, או לחלק את התדר שלו ולהשתמש בהם. דבר זה נעשה כתלות בBTSSEL. הרכיב יודע להוציא פסיקה כל 2^x, מחזורים כתלות בBTPI.
- כתלות בשני המספרים שקיבלנו, הרכיב יודע להוציא אות pwm בדיוק לפי הלוגיקה שיצרנו
   במעבדה 4.
  - .hold, ena, mode) בנוסף, ישנם ביטי בקרה נוספים
  - להלן הדברים שנתבקשנו להראות לאחר יצירת הקבצים הללו:
    - -RTL Viewer תוצאות o



basic timera של RTL Viewer – 2.4 איור

- הסבר לוגי על המודול ע"מ לחלק את השעון, על סמך השעון שקיבלנו, השתמשנו במחלק תדר על בסיס דגימת
   ערכי הביטים של רגיסטר counter. שאר הלוגיקה של מוצא אות הpwm, נעשה כפי שכתבנו
   עליה בקובץ מעבדה 4.
  - הסבר גרפי-להלן ההסבר שלמדנו עליו:



Basic Timer שרטוט רכיב-2.4


#### -ports טבלת o

type	size	mode	port
Std_logic	1	in	MCLK
Std_logic	1	in	reset
Std_logic_vector	8	in	BTCTL
Std_logic_vector	32	in	BTCCR0, BTCCR1
Std_logic	1	out	BTIFG
Std_logic	1	out	BTOUT

#### - INTERRUPT CONTROLLER .2.5


- זהו רכיב המנהל את כל הפסיקות שנתבקשנו ליישם. הפסיקות, שיכולות להגיע מהרכיבים הפריפריאליים (או מרכיבים אחרים בעת הצורך), מתבצעות כך שהקטע קוד "קופץ" לכתובת שונה בזיכרון, בעת פסיקה ולחזור לאותו מקום בו היה לפני ביצוע הפסיקה.
- פרט לביצוע רכיב זה, היה צורך לתקן את הMIPS ע"מ שיתמוך בפעולה הנ"ל. התמיכה בכך, נעשית באמצעות פקודות jal הקופצת לפסיקה, jal החוזרת לאותו קטע קוד בסוף פסיקה.

- להלן הדברים שנתבקשנו להראות לאחר יצירת הקבצים הללו:
  - -RTL Viewer תוצאות o



interrupt controllerשל האדר Viewer – 2.5 איור איור

- הסבר לוגי על המודול-זה להסביר תורה שלמה
- הסבר גרפי-



Basic Timer שרטוט רכיב-2.4 ארף - 2.4

## -ports טבלת o

type	size	mode	port
Std_logic	1	in	MCLK
Std_logic	1	in	reset
Std_logic_vector	8	in	BTCTL
Std_logic_vector	32	in	BTCCR0, BTCCR1
Std_logic	1	out	BTIFG
Std_logic	1	out	BTOUT

## :Critical Path ,Fmax מציאת.3

#### - Fmax.3.1


להלן התדר המקסימלי:



 $\mathsf{FMAX}$  טבלה 3.1 סבלה

## - Critical Path.3.2

: critical path להלן •




critical path – 3.2 איור

#### 4. תוצאות:

- ,dmemory בדקנו את הרכיבים שלנו גם באמצעות tb כולל של הTOP של הMCU. בעזרת הtb בעזרת הmemory. בדקנו את הרכיבים שלנו גם באמצעות program את ההוראות, ובכל פעולת שעון מבצע פעולה אחרת.
  - להלן התוצאות
    - :wave o

: test1 של waveform



: signal tap o test1 של signal tapa זהו

