# תכנון מתקדם של מעגלי VLSI

<u>פרוייקט חלק א'</u>

team04c :מגישים

עידו דטנר	idodatner	205664014
גל גור	galgur1	204765614
עמרי אלעד	omri	204620702
איריס טאובקיו	iristaubkin	208410969

#### תיאור כללי


ראש הצוות הוא עמרי אלעד ואת כלל הסביבה שבה פיתחנו את המודולים השונים ניתן למצוא תחת הכתובת: |project/advvlsi/users/omri/ws/pro\_1/ או ב <u>GitHub</u>

.eric\_clapton-ו, sultans\_of\_swing, dire\_straits ו-eric\_clapton. wembley\_88. שורכב מ3 תתי בלוקים שנקראים : wembley\_88.

על כל בלוק נפרט באופן נפרד ממה הוא מורכב, ונצרף דיאגרמות גלים רלוונטיות אשר מאשרות את תקינותו אשר מתחתן יש הסבר שמוכיח את תקינותן \ תקינות אופן פעולת הבלוק.

## **Eric Clapton**

#### הבלוק כפי שמתואר במטלה





לפני שהתחלנו לייצר את הבלוק, היה עלינו לייצר 8 רכיבים שונים שמהם מורכב הבלוק הנ"ל וגם הבלוקים הבאים. הרכיבים האלו הינם:


- mux4to1 assign .1
- mux2to1\_assign .2
- mux4to1\_primitives .3
- mux2to1\_primitives .4
  - mux4to1\_always .5
  - mux2to1 always .6
    - reg4 .7
      - reg1 .8

# <u>הסבר כללי של הבלוק</u>

- רכיבי הreg4 הינם הרכיבים שמתחברים לסיגנלים של כניסת הבלוק eric\_clapton, ומשמשים כרגיסטרים של סיגנלים אלו.
- .B מחובר לארבעת הביטים של היציאה של רגיסטר A ונשלט ע"י שני ביטי הmux4to1 always ה
  - .B מחובר לרגיסר C מחובר לרגיסר mux4to1 primitives ה א mux4to1 primitives
- ה mux4to1\_assign מחובר בשני ביטי הMSB שלו ל1 ו-0 באופן קבוע, ולסיגנלים 10 וt1 שיהם היציאות של mux4to1\_assign בהתאמה, ובוחרים את אחד מארבעת הסיגנלים האלו ע"י חיבור של 2 mux4to1\_primitives וmux4to1\_always של רגיסטר B שמעבירים אותם בשער NOT לתוך הSelect של רגיסטר B שמעבירים אותם בשער אותם בשער הצטר האמר של מדיסים אותם בשער אותם בשער אותם בשער הצטר שלו של רגיסטר שלו שמעבירים אותם בשער אותם בשער הצטר שלו הציטי האמר שלו שלו היציאות שלו היציאות שלו היציאות שלו שלו היציאות היציאות שלו היציאות היציאות היציאות היציאות שלו היציאות שלו היציאות שלו היציאות היציא
  - reg1 מחובר ליציאה של הmux4to1\_assign ומשמש כרגיסטר של יציאת המעגל כאשר מצידו השני הוא מחובר לYout.








- ניתן לשים לב שהתחלנו "למדוד" את הסיגנלים רק לאחר השהייה קטנה של 10ns בכדי שהמערכת כולה reset מבחינת להתאפס מבחינת, פלטים, פלטים וכו'.
- ניתן לראות שהסיגנלים שנכנסים לבלוק נדגמיים על ידי הרגיסטרים (C-ו A, B) בעליית השעון הראשונה.
- נשים לב שאם נעקוב אחרי כניסת הselect של כל אחד מהמוקסים הרלוונטיים, המוצא של כל אחד מהם הוא select בדיוק ע"פ כניסות הselect שלהם.
  - ניתן לראות שה mux4to1\_assign במוצא שלו הינו סיגנל המוצא לאחר שעובר מחזור שעון, מכיוון שהוא מחובר לרגיסטר המוצא ולכן סיגנל המוצא מתעדכן ב'איחור' של מחזור אחד לעומת המוצא של הmux4to1 assign.
  - נשים לב כי סיגנל ה- Yout\_read הוא בעצם החישוב שחישבנו של הסיגנל שאמור להתקבל לאחר המעבר בבלוק בהתאם לכניסות הלוורטיות בכל רגע נתון והוא תואם באופן מוחלט לסיגנל הYout, שזהו הסיגנל שמייצג את מוצא הבלוק האמיתי באותו הרגע ולכן ניתן לסכם כי הבלוק אכן מבצע את פעולתו כנדרש.

# **Sultans of Swing**

#### <u>הבלוק כפי שמתואר במטלה</u>




## הסבר כללי של הבלוק

הבלוק Sultans of Swing הינו בלוק סינכרוני בעל דגימה עבור הכניסות (עושה שימוש בבלוק Peg4 שתואר ברוכרוני בעל דגימה עבור הכניסות (עושה שימוש בבלוק Bitwise) (פעולות לוגיות על ביטים).

לבלוק 3 כניסות דאטא: Ain, Bin, Cin ברוחב 4 ביטים כל אחת, ושתי כניסות נוספות: clk, reset ברוחב ביט יחיד כל אחת. לבלוק 3 מוצאים: A\_out, B\_out, AND\_out ברוחב 4 ביטים על אחת.

. — \_\_\_ AND\_out בעוד שהמוצא Ain, Bin הוא מימוש של AND\_out מעבירים לבלוק הבא את הדגימה של הכניסות AND\_out בעוד שהמוצא e AND\_out הוא מימוש של פונקציה לוגית על הדגימה של שלושת הכניסות: לכל ביט מתקיים:

Ain [i] [sampled]	Bin [i] [sampled]	Cin [i] [sampled]	AND_out [i]
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1 1		0	0
1	1	1	0




בנוסף, הTestbench מדפיס את הערכים שציפה לקבל (ואת אלה שקיבל בפועל) ומשווה ביניהם. במידה והתקבלה סתירה הוא עוצר ומודיע על כך, אחרת הוא מודיע שסיים בהצלחה.

estBend	ch for Sul	tan Of Swing	:		1	1				-11						
Cycle	Signal	Expected	Computed	V	11 11	A   B	out out	1011 0111	1011 0111	1 1	22	   A	 out	0000	   0000	H
1 1	A out		0000   0000	1     1	11	j	out	1100	1100 	1   -	22	В	out	0000	0000	
ī	AND out		0000	1	12   12	A   B	out   out	1001 0111	1001 0111	1 1	22	AND 	out	0000	0000 	- -
2 2	A out		1111	1	12	j	out	0000	0000	1	23	A   B	out   out	0101 1010	0101   1010	ļ
2	AND out		0000	1	13   13	A   B	out	1001 0111	1001 0111	1 1	23	AND 	out	1111	1111	ł
3	A out		1111	1 1	13	j	out	0000	0000	1	24 24	A   B	out   out	0101 1010	0101   1010	ł
3	AND out		0000	1	14   14   14	A   B	out	1001 0111	1001   0111   0000	11	24	AND 	out   	1111	1111 	-
4 4	A out		0000	1 1	14     15	AND 	out    out	0000   1111	0000     1111	1   -     1	25 25	A   B	out   out	0101 1010	0101   1010	H
4	AND out		0000	1 1	15   15   15	A   B   AND	out   out	0000 1111	0000	1 1	25	AND 	out   	1111	1111 	-
5	A out		0000	1	   16	   A	out	1111	1111	-   -   -	26 26	A   B	out   out	0101 1010	0101   1010	ł
5 5	B out   AND out		0000   0000	1 1	16   16	В	out   out	0000 1111	0000	1 1	26	AND	out	0011	0011	-
6	A out		0011	1	17		out	1111	1111	-	27	A   B	out   out	0101 1010	0101 1010	H
6   6	Bout   ANDout		0110 0001	1	17	ј в	out	0000 0110	0000	1 1	27	AND	out	0011	0011	j
7	   A out		0011	   1	18		out	1111	1111	-       1	28 28	јА IB	out   out	1110 0011	1110 0011	İ
7   7	B out   AND out		0110   0001	1     1	18   18	ј в	out out	0000 0110	0000 0110	1 1	28	AND	out	1001	1001	Ì
   8	   A out		0011	   1	19		out	1111	1111	·	29 29	А   В	out   out	1110 0011	1110 0011	İ
8 8	B out   AND out		0110   0001	1     1	19   19	ј в	out out	0000 0110	0000 0110	1 1	29	AND	out	1001	1001	İ
9	   A out		1011	1 1	     20	   A	out	0000	0000	1	30 30	   A   B	out   out	1110 0011	1110 0011	İ
9	B out AND out		0111 1100	1	j 20 J 20	B AND	out out	0000 0000	0000 0000	11	30	AND	out	1001	1001	į
10	   A out		1011	1 1	21	   A	out	0000	0000	1						
10   10	Bout   ANDout		0111   1100	1     1	21   21	B   AND	out   out	0000 0000	0000 0000	1	Success:	Testhe	ench Fi	nshed Succe	essfully	

### **Dire Straits**

#### <u>הבלוק כפי שמתואר במטלה</u>



## הסבר כללי של הבלוק

3- A\_out, B\_out, AND\_out: הבלוק הינו בלוק א-סינכרוני אשר כולל רק לוגיקה קומבינטורית בלבד. לבלוק 3 כניסות: A\_out, B\_out, AND\_out ו-3 מוצאים: A\_e, B\_e, C\_e.


הכניסות A\_out וברות דרך unsigned adder. המוצא A\_e הוא למעשה ארבעת הביטים התחתונים של תוצאת B\_out. A\_out ואילו המוצא C\_e של תוצאת החיבור לבין הכניסה AND\_out בין ה-BSB של תוצאת החיבור לבין הכניסה AND\_out ואילו המוצא הוא Bitwise NOT.

ה-testbench למעשה בודק את 10 הקומבינציות הבאות ועבור כל קומבינציה בודק את שלושת המוצאים ומדפיס אם אחד מהם אינו נכון.

הקומבינציות:


A_out	B_out	AND_out	A_e	B_e	C_e
0000	1111	1010	1111	1010	0101
0001	1111	1010	0000	0101	0101
0101	1111	1111	0100	0000	0000
0100	0001	1010	0101	1010	0101
0111	0001	0000	1000	0000	1111
1010	0111	0000	0001	1111	1111
0110	1111	1111	0101	0000	0000
1111	0000	1110	1111	1110	0001
1001	1111	0001	1000	1110	1110
1111	1111	1100	1110	0011	0011

#### :הגלים



## Wembley 88

#### הבלוק כפי שמתואר במטלה



#### הסבר כללי של הבלוק

הבלוק הנ"ל מכיל את שלושת הבלוקים הנ"ל, ואת הוקטורים הפעם וידאנו בעזרת בניית כלל המעגלים בlogisim ווידוא המוצא של כל המעגלים כאשר הם מחוברים אחד לשני ויוצרים את הבלוק הנ"ל.

- נשים לב בגלים כי בבלוק הראשון- sultans of swing יש רגיסטרים בכניסה ולכן עדכון כלל הערכים במוצא של הבלוק הראשון יקרו בעליית השעון הראשונה לאחר היציאה מreset.
- בבלוק השני dire straits לא קיימים רגיסטרים ולכן ערכי המוצא מתעדכנים ישר באופן מיידי באותו המחזור שערכי הכניסה נכנסים אליו.
- בבלוק השלישי eric clapton הסיגנל "מתעכב" בגלל שני רגיסטרים שהוא עובר דרכם, ולכן ייקח לסיגנל שני מחזורים מהרגע שהגיע לכניסה ועד שיצא סיגנל מהמצוא של הבלוק הזה, ז"א נצפה כי המוצא יתעדכן לאחר 2 עליות שעון מרגע שייכנסו ערכים בכניסה לבלוק.
  - לסיכום, ניתן לראות כי מהרגע שייכנס סיגנל לבלוק ועד הרגע שייצא, עוברים כשלושה מחזורים (3 עליות שעון).
  - <u>הערה:</u> לאחר שקיבלנו ערכי מוצא רלוונטיים מהIogisim, הכנסו אותם לתוך הtb והוספנו הדפסות שיקרו במידה והערך שיוצא מהבלוק לא תואם לערך שאמור להתקבל במוצא של הבלוק כולו ניתן לראות כי אף הדפסה כזו לא קרתה וכל ערכי המוצא מהבלוק תאמו לערכים להם ציפינו וחישבנו מראש :

```
A_in is 0
B_in is 15
C in is 10
SECOND CHECK
A_in is 8
B_in is 15
C in is 10
THIRD CHECK
A_in is 9
B_in is 8
C_in is 10
FOURTH CHECK
A_in is 2
B_in is 11
C in is 11
FIFTH CHECK
A_in is 10
B_in is 15
C in is 15
SIXTH CHECK
A_in is 1
B in is 3
C in is 15
SEVENTH CHECK
A in is 9
B<sup>-</sup>in is 11
C_in is 15
EIGHTH CHECK
A_in is 13
B in is 2
C_in is 10
NINTH CHECK
A in is 6
B in is 11
C_in is 1
TENTH CHECK
A_in is 6
B in is 12
C_in is 9
$finish called from file "../../tb/VFiles/wembley_88/wembley_88_tb.v", line 194.
$finish at simulation time
                                                 3300
            VCS Simulation
                                               Report
Time: 330000 ps
CPU Time: 0
                 0.350 seconds;
                                         Data structure size:
                                                                    0.0Mb
Fri May 13 15:46:55 2022
```

