#### רמעבדה ל - VLSI

# חוברת הדרכה על הרצת סימולציות בעזרת NCSIM

# גואל סמואל אמנון סטניסלבסקי

#### הקדמה

#### התחברות ממחשבי Linux-PC

זאת הדרך המומלצת לעבודה. פשוט יש לבצע login זאת הדרך המומלצת לעבודה. ניתן לפתוח חלון  $\rightarrow$  System Tools  $\rightarrow$  Terminal טרמינל באמצעות

#### התחברות ראשונית ממחשבי Windows-PC

.www.technion.ac.il/GG-GoGlobal יש להתחבר באמצעות

### הקדמה

הכלי ncsim הוא סימולטור מבית Cadence אשר בעזרתו מבצעים סימולציות על קבצי systemverilog, verilog ו- VHDL. רצוי להריץ את הכלי רק על מחשבי הי systemverilog החדשים של המעבדה.

nchelp: פקודה זאת מספקת הסברים נוספים של שגיאות שמתקבלות מהכלים השונים. דוגמא :

nchelp ncvlog BADCLP

: eקודה זאת מציגה רשימת המודולים שנמצאים בספריות המקומפלות. לדוגמא : ncls

ncls -library worklib
ncls module\_name

שימוש באופציה – command מראה גם את פקודת הקומפילציה של המודול.

חכריה: ncrm : מוחקת מודול מהספרייה.

# חשוב : ניתן להפעיל את כל סביבת הסימולציה באמצעות הכלי nclaunch. חוברת הסבר מופיע באתר המעבדה.

#### הכנות מקדימות

הפקודה: יש לעדכן את קובץ ה-cshrc. פתיחת הקובץ לעדכון עייי הפקודה:

nedit ~/.cshrc &

יש לוודא שהשורה הבא מופיעה בקבוץ ואם לא, יש להוסיף אותה:

source /users/iit/cadence/source\_cadence616b

ראשית, מומלץ ליצור ספרייה חדשה אך ורק לצורך סימולציה. בתוכה יש ליצור מקום שהסימולאטור יקמפל לתוכו את הקבצים. לשם כך ניצור עוד ספריה חדשה (בתוך הספרייה הראשונה שייצרנו). לדוגמא ייצרנו את הספרייה /project על מנת שנריץ מתוכה סימולציות. כעת נעבור לספריה זאת :

```
cd ~/project
                                       : העתק קובץ בשם cds.lib בעזרת הפקודה הבאה
cp/users/iit/cadence/ncsim45/cds.lib.
                                        : כעת העתק קובץ בשם hdl.var בעזרת הפקודה
cp /users/iit/cadence/ncsim45/hdl.var.
                                                   : צור את הספרייה worklib בעזרת
mkdir worklib
                                        : הקובץ בשם cds.lib המכיל את השורות הבאות
include .../tools/inca/files/cds.lib
DEFINE worklib . /worklib
השורה הראשונה מייבאת מספר הגדרות של הכלי ואילו השורה השנייה מודיעה לכלי שהספרייה
                                  ~/simulation/worklib נמצאת במקום worklib ששמה
                                                          : מכיל מכיל hdl.var מכיל
DEFINE WORK worklib
 .verilog עבור cds.lib שהוגדר בקובץ worklib עם אותו VHDL כדי לאפשר עבודה גם עם קבצי
                                                         השלבים לביצוע סימולציה:
                                                   א. יצירת קובץ המכיל את המעגל
רשום קובץ Verilog בעזרת ה- verilog למשל) המכיל את התכנון בשם
                                                                   למשל. design.v
module design (input a,b,c, output logic s1,c1);
 always @(a,b,c)
 begin
  s1 = a \wedge b;
  c1 = s1 \land c;
 end
 endmodule
                               ב. יצירת קובץ Verilog המכיל את אותות הכניסה למעגל
פתח את הקובץ design test.v. קובץ זה משמש כ- design test.v. פתח את
                                        אותות הכניסה להלן דוגמא של מבנה הקובץ:
module design_test;
 logic a, b, c;
 logic s1, c1;
 initial begin
  $monitor("a=%b, b=%b, c=%b, c1=%b, time=%t",a,b,c,c1,$time);
```

{a,b,c} = 3'b000; #10 {a,b,c} = 3'b001; #10 {a,b,c} = 3'b011;

#10 \$finish;

end

design U1 (.\*); endmodule

#### ג. ביצוע קומפילציה

יש לקמפל את כל הקבצים בעזרת הפקודות : verilog עבור קוד

ncvlog –sv design.v ncvlog –sv design\_test.v

#### : אופציות

- systemverilog עבור קוד: –sv
- של worklib של ההגדרה בפקודה cdslib אם worklib של א מוגדר ב- work mylib
  - debug לביצוע: –linedebug •
  - שניעת קומפילציה של מודולים מעודכנים. -update •

יש להשתמש בפקודה : VHDL עבור קוד

ncvhdl design.vhd

תוצאות הקומפילציה נשמרת בספרית העבודה (למשל worklib).

#### elaboration - ד. ביצוע אלבורציה

לאחר קומפילציה יש לבצע elaboration של התכנון כלומר קישור המודולים וביצוע generics - החלפת (החלפת ה- preprocessing)

: verilog אם הקובץ העליון ביותר (top level) אם הקובץ

ncelab -access +wrc design\_test

. כאשר design\_test הוא שם המודול העליון.

: VHDL אם הקובץ העליון ביותר (top level) אם הקובץ

ncelab -access +wrc TOP\_LEVEL\_NAME:ARCHITECTURE\_NAME

כאשר TOP\_LEVEL\_NAME הוא שם ה- top level של ה- TOP\_LEVEL\_NAME הארכיטקטורה הרצויה שלו.


#### : אופציות

- של worklib של ההגדרה בפקודה cdslib אם worklib של : –work mylib
  - debug מאפשר גישה מלאה לאובייקטים בזמן: -access +wrc


## ה. תפעול הסימולאטור

ncsim -gui design\_test &

כאשר design\_test הוא שם entity/module של ה- top level. יפחת המסך הבא



על מנת להוסיף סיגנלים ל- waveform יש לסמן את הסיגנלים הרצויים וללחוץ על הכפתור:




- run להרצת הסימולציה ניתן ללחוץ על 

  ש או לרשום בחלון הראשי run TIME להרצת הסימולציה ניתן ללחוץ על 

  לובו-שניות (לדוגמא 50 ns ננו-שניות)
  - על מנת להגיע לשינוי הבא בסיגנל יש לסמנו וללחוץ על 主
  - file->print window... על מנת לשמור תמונה של ה- waveform על מנת לשמור תמונה של
    - file->save source יש ללחוץ wavform על מנת לשמור את מצב ה

-



## ה. הפעלת התהליך בפקודה אחת: irun

ניתן לבצע את כל הפקודות הנייל בעזרת פקודה אחד בלבד:

irun -gui -sv -access +wrc design.v design\_test.v

הפקודה irun לא מסוגלת לזהות את ה- top level entity בעבודה עם קבצי VHDL ולכן לא ניתן להפעיל את התהליך בפקודה אחת במקרה של שימוש בקבצי VHDL.

#### : VHDL ב- package שימוש ב-

אם יש לנו מספר רב של קבצי VHDL – ניתן לפצל אותם למספר ספריות. במקרה שכזה – ניצור כמלוו מספר הרבוי ונוסיף משפט מתאים בקובץ ה-cds.lib .

לדוגמא : ייצרנו קובץ בשם mypack.vhd שבו מוגדר package וברצוננו לשים את הקובץ המקומפל ב- pkglib אז נקפל בעזרת הפקודה :

ncvhdl -work pkglib mypack.vhd

: בקובץ cds.lib יש להגדיר את מיקום הספריה בעזרת הפקודה

DEFINE pkglib ./PKG\_LIB

: כמובן, אם PKG\_LIB לא קיים, יש לצור אותו עם

mkdir ./PKG\_LIB

: אם נניח שקובץ mypack.vhd המכיל את השורה

package mypkg is ...

כל קובץ שירצה להשתמש ב- package מהספרייה הזו יוסיף את הפקודה package כל קובץ שירצה להשתמש ב- cds.lib מיא השם שנתנו לספרייה בקובץ ה- NAME. כל package זה יוסיף את שתי השורות הבאות לפני הגדרתו :

library PKG\_LIB; Use PKG\_LIB.mypkg.all;

# : SystemVerilog ב- package שימוש ב-

אם יש לנו מספר רב של קבצי SystemVerilog – ניתן לפצל אותם למספר ספריות. במקרה שכזה – ניצור ספרייה עם השם הרצוי ונוסיף משפט מתאים בקובץ ה- cds.lib.

שבו מוגדר package שבו מוגדר mypack.sv וברצוננו לשים את הקובץ לדוגמא ייצרנו קובץ בשם pkglib שבו מוגדר pkglib המקומפל ב-

ncvlog -work pkglib mypack.sv

: בקובץ cds.lib יש להגדיר את מיקום הספריה בעזרת הפקודה

DEFINE pkglib ./PKG\_LIB

: לא קיים, יש לצור אותו עם PKG\_LIB כמובן, אם

mkdir ./PKG\_LIB

אם נניח שהקובץ mypack.sv מכיל את השורה הבאה

package PkgName;

. . .

: module -המשפט אחרי הבאה השורה השורה יוסיף את package -כל module יוסיף את module יוסיף module יוסיף module יוסיף package שירצה להשתמש יוסיף module יוסיף את השורה יוסיף את יוסיף את השורה יוסיף את השו