





汎用x86サーバを用いた 高速なソフトウエアパケット処理技術

中島佳宏





発表の概要




- ■パケット処理の流れ
- ■汎用x86サーバにおける高速化の難しさ
- ■高速化技術
- Lagopus






Two Bible











なぜ汎用x86サーバなのか?



■汎用サーバはかなり速くなっている

- ほぼ毎年性能が改善される
- ■コア数もどんどん増えている

■ どこでも入手可能かつ実行可能

- 秋葉原や近くの電気屋で買える
- 仮想環境上でも動作可能

■安い

- 10万以下で8 core CPU, 6 port 1GbEの構成
- 予算にあわせて様々な構成で買える

■エンジニアはいっぱいいる

● 開発環境・コンパイラ・ライブラリは充実





パケット処理の流れ



packet


受信処理

NICのドライバ処理

フレーム処理

パケットのパージング

アルゴリズムの 詳細はBibleにて



フロー検索 ・ヘッダ書換え Lookup, Header書き換え

QoS · Queue

Policer, Shaper Marking

送信処理







Switchの基本アーキテクチャ



外部制御システム



BGP, OSPF, OpenFlow

制御エージェント (外部システムとの通信 データプレーンの制御)

CLI BGP

フロー制御命令





イベント情報 (link up, down) 統計情報

データプレーン (パケット処理)

フロー制御・ 統計情報





OpenFlowとは (OpenFlow 1.3)



従来のネットワーク機器

OpenFlowの構成

コントロールプレーン (ルーティング/ スイッチング)

データプレーン

OpenFlow コントローラ

コントロールプレーン (ルーティング/スイッチング)



OpenFlow スイッチ

データプレーン Flow Table Flow Flow Flow Table Table **Table** フローパター アクション カウンター #2 #3 #4 フローパター アクション カウンター

柔軟なフローパターン定義

(Port #, VLAN ID, MAC アドレス, IPアドレス) フローに対する処理定義 (出力ポート指定,ユニ キャスト,ブロードキャス ト,ドロップ)

フロー統計情報


(パケット数, バイト数, セッション継続時間)





10Gbps達成のために必要なパケット処理数













汎用サーバにおける 高速化の難しさ






汎用サーバの構成







Reference: supermicro X9DAi






汎用CPUの構成




- CPUスロットあたり複数CPUコアを保持
 - 6 18CPUコア
- 階層化キャッシュを保持
 - L1, L2はCPUコア毎に, L3はCPUコア間で共有
- CPU間はリングで接続

Haswell EP Die Configurations



Columns	Home Agents	Cores	Power (W)	Transitors (B)	Die Area (mm²)	
4	2	14-18	110-145	5.69	662	
3	2	6-12	65-160	3.84	492	







CPUのキャッシュとメモリの構成



■ 階層化されたキャッシュを持っている


- キャッシュに入っているデータ・アクセスはとても速い
- ●メインメモリのデータを見る場合はとても遅い
- 連続するデータについてはプリフェッチ機構が 利用可能

	Size (Byte)	Bandwidth (GB/s)	Latency - random
L1 \$	32K	699	4 clock
L2 \$	256K	228	12 clock
L3 \$	6M	112	44 clock
Memory NTT	G class	20	300 cycles (91 ns)



10Gbps達成のために必要なパケット処理数










典型的なパケット処理にかかる CPUサイクル数 (2Ghz CPU)










パケット処理アプリ on Linux/PC






カーネル空間でのパケット処理 (イベントベースの処理)



パケット処理アプリ on Linux/PC



ユーザ空間でのパケット処理アプリ (イベントベースの処理) カーネル空間でのパケット処理 (イベントベースの処理)



汎用x86での高性能パケット処理の課題



- 1. 高負荷時の大量の受信割り込み処理にサーバは耐えられない
- 2. 他のプロセスの介入などのタスクスイッチの オーバヘッドが重い
- 3. CPUと比較してPCI-Express I/O, memoryの バンド幅が狭い
- 4. 複数スレッド時に共有データへの排他処理がボトルネック
- 5. メモリアクセス単位が4KBのため,大量メモリア クセスに伴うアドレス変換機構 (TLB) のキャッ シュ頻繁にスワップアウト (非効率)









高速化のための技術





高速化のための技術



■マルチコアCPU活用

- ●パイプライン処理
- 並列処理
- マルチスレッド化

■ 高速なI/Oライブラリ

- Intel DPDK
- Netmap

■ロックレスライブラリ

RCU

■ 高速なフロー検索

● 詳しくはBibleを参照





高速化のための基本的なアイディア (1)



■パイプライン化

RX	lookup	action	QoS	TX	RX	lookup	action	QoS	TX
RX	lookup	action	QoS	TX					
	RX	lookup	action	QoS	TX				
		RX	lookup	action	QoS	TX			
			RX	lookup	action	QoS	TX		

■並列化

RX	lookup	action	QoS	TX	RX	lookup	action	QoS	TX
RX	lookup	action	QoS	TX	RX	lookup	action	QoS	TX
RX	lookup	action	QoS	TX	RX	lookup	action	QoS	TX




高速化のための基本的なアイディア (2)



■パケットバッチング

- パケット毎にフロー検索と処理を行うのではなく, パケットを複数まとめて実行
 - CPUのメモリプリフェッチが活用可能
 - 共有データに対するロック削減







高速化のための実装の工夫



■処理のバイパス

- 受信時パケットデータをNICのバッファから直接CPU キャッシュへ転送 (Intel Data Direct I/O)
- ●カーネルにおける処理のバイパス
- フロー検索\$活用によるフロー検索処理の軽量化

■メモリアクセスの削減と局所化

- コンパクトな検索木の作成
- Thread local storageの活用
- ●パケット処理の部分化とそのCPUへの明示的な割当て

■パケット処理のCPUコアへの明示的な割り当て

● CPUやバスの内部接続を考慮したスレッドのCPUへの 割り当て






Intel DPDK



- X86アーキテクチャに最適化された データプレーン用ライブラリと NICドライバ
 - メモリ構成を考慮したQueue, buffer管理ライブラリ
 - packet flow classification
 - ポーリングベースのNIC driver
- データプレーン処理に最適化され た低遅延 & 高性能なランタイム
- 抽象化されたパケット処理
- BSDライセンス:)
 - OSSコミュニティにより開発中








Intel DPDKの効果








DPDK パケット処理アプリ





DPDKアプリ (ポーリングベースの処理)





汎用x86上での高性能パケット処理の 課題と解決法



- 高負荷時の大量の受信割り込み処理はサーバにとって辛い
 → ポーリングベースのパケット受信処理
- 3. PCI-Express I/O, memoryのバンド幅が狭い
 → I/Oやメモリへのアクセス回数を可能な限り削減
- 4. 複数スレッド時に共有データへの排他処理がボトルネック
 → ロックレスキューやRCUライブラリ活用
- 5. メモリアクセス単位が4KBのため, 大量メモリアクセス に伴うアドレス変換機構 (TLB) が非効率→Huge DTLB (2MB 1GB)









Lagopus: 高速なソフトウエア OpenFlow Switch





なぜ始めたのか?



■ 高性能なソフトスイッチが欲しかった

- 機能面
 - MPLSサポートしてほしい ⊗
 - PureなOpenFlowスイッチが欲しい

● 性能面

- 10万フロー投入に数時間かかる ⊗
- 思ったよりパケット転送が遅い⊗

● 管理面

- インストールがしやすいほうがいい
- ユーザ空間で動作するほうがいい





背景



- Agile and flexible networking
 - 自動化の重要性
 - ●ユーザ手動のNW構成設定
- サーバ仮想化とNFVからの要求により 高性能なソフトウエアによるパケット処理が必要
 - レイテンシを可能な限り小さく
 - ショートパケット (64B) 時でも高い性能
- まともなOpenFlow 1.3ソフトスイッチがない
 - 大規模なフローテーブル
 - 10Gbs回線
 - 容易なアップデートや管理の容易化の促進





Lagopusのターゲット




■ 高性能なソフトウエアOpenFlow switch

- 10Gbps wire-rate packet processing / port
- 1M flow rules
- 高速なフローの投入

■ SDNの広域NWへの適用

- data center以外の領域へのチャレンジ
- WAN protocols, e.g. MPLS and PBB
- 管理効率化のための管理プロトコル対応

■ ゲートウェイシステムや仮想化基盤向けのvSW











Lagopus 設計・実装の方針





設計・実装の方針 (1)



■複雑にしたら負け

- ●複雑骨折しない
- ●シンプルな方がCPUの高速化機能 を利用できる
- ●OpenFlow 1.0をサポートしない
- ●教科書に従いフルスクラッチ開発





設計・実装の方針 (2)



■メモリコピーしたら負け

- ●一度NICからメモリコピーしたら動かさない
- ●可能な限りメモリコピーしない

■ロックしたら負け

- ●パケットバッチ処理を可能な限り取り入れる
- ●可能な限りロックしないようサボる

■なんでも交換可能

- ●フロー検索,ライブラリとか
- ●研究プラットフォームとして利用可能なように





Lagopus設計



■シンプルなモジュール構成


- ●スイッチ制御
- ●データプレーン

■ Switchエージェント

- 統一スイッチ資源モデル
- HALを介したデータプレーン 制御 (Event Queueベース)

■データプレーン

- 高速NW I/Oライブラリ (Intel DPDK)
- 複数フローテーブルに 対応したフローキャッシュ






複数CPUコアによるパケット処理



- OpenFlow data plane processing
 - パケットはコピーせず参照渡し
 - パケット群に対するバッチ処理
- Exploit many core CPUs
 - I/O処理とFlow処理を分離
 - マルチコアCPUを利用したパイプライン化
 - CPU D-cache利用効率を向上




バイパスするためのキャッシュ機構



■毎回検索するのは厳しい

- とくに複数テーブル設定時
- あたったものだけキャッシュ









Lagopus評価





性能評価



■まとめ

Throughput: 10Gbps wire-rate

Flow rules: 1M flow rules

4000 flowmod add / sec

■ 評価モデル

- WAN-DC gateway
 - MPLS-VLAN mapping
- L2 switch
 - Mac address switching


Evaluation scenario

Usecase: Cloud-VPN gateway

From ONS2014 NTT COM Ito-san presentation

Tomorrow:

- Automatic connection setup via North Bound APIs
- SDN controller maintain mapping between tenant logical network and VPN
- Routes are advertised via eBGP, no need to configure ASBRs on provider side








性能評価



■環境



- Server spec.
 - CPU: Dual Intel Xeon E5-2660
 - 8 core(16 thread), 20M Cache, 2.2 GHz, 8.00GT/s QPI, Sandy bridge
 - Memory: DDR3-1600 ECC 64GB
 - Quad-channel 8x8GB
 - Chipset: Intel C602
 - NIC: Intel Ethernet Converged Network Adapter X520-DA2
 - Intel 82599ES, PCIe v2.0







WAN-DC Gateway



Throughput vs packet size, 1 flow, flow-cache




Throughput vs flows, 1518 bytes packet





L2 switch performance (Mbps) 10GbE x 2 (RFC2889 test)









まとめ



- ■複雑なことをすると負け
- ■メモリコピーしたら負け
- ■ロックしたら負け
- シンプル is Best

■ Lagopusは今後も高速化のための拡張を 継続していきます!





Open Source Activity



- **Okinwa Open Days 2014にてハンズオン**
 - OpenFlow関連Ryu + Lagopusチュートリアル
- Internet Week 2014 (11/18)(こてBoF



http://Lagopus.github.io/

Twitter: lagopusvswitch



