


# STOPPEKLOKKE

2019

Fakultet for ingeniørvitenskap og teknologi

ITE1844, 2019V Kristoffer Johan Garmann



# INNHOLD

Fi	gurliste		2
Ta	bellliste		2
1	Innle	Ining	3
2	Teore	tisk bakgrunn	3
	2.1	Begreper	3
	2.2	555-timeren	4
	2.3	CD4026BE	5
	2.4	CMOS-logikk	
	2.4.1	SN74HCT00N	6
	2.4.2	SN74HCT04N	6
3	Pseud	odesign	6
	3.1.1	Klokke- og kontrollmodul	6
	3.1.2	Displaymodul	6
4	Teore	tisk løsning	7
	4.1	Klokke- og kontrollmodul	7
	4.1.1	Klokke	7
	4.1.2	AV/PÅ-bryter	9
	4.1.3	PAUSE-knapp	10
	4.1.4	Sammensatt kretsdesign, klokkemodul	11
	4.2	Displaymodul	12
	4.2.1	Enkelt siffer 0-9	12
	4.2.2	Enkelt siffer 0-5	12
	4.2.3	Fullstendig modul	12
	4.3	Nøyaktighetsbetraktninger	13
	4.3.1	Klokkefrekvens i en astabil 555-timer	13
	4.3.2	Portforsinkelse	14
5	Simul	ering og oppkobling	14
	5.1	Utstyr	14
	5.2	Simulering av astabil 555-timer	14
	5.3	Målinger	15
	5.3.1	Måling av klokkefrekvens	15
	5.3.2	Måling av bistabil AV/PÅ-bryter	15
	5.3.3	Måling av PAUSE-knapp	16
	5.3.4	Måling av portforsinkelse	
	5.3.5	Måling av nøyaktighet	
6		ering av prosjektet	
7		eiding	
8		ımmering	
	feranser	-	20

Vedlegg.......21

# **FIGURLISTE**

Figur 1 Pull-down motstand	4
Figur 2 7-segment display	4
Figur 3 Intern logisk oppbygning av en 555-timer	4
Figur 4 CD4026B pinout	5
Figur 5 SN74HCT00N pinout-skjema og sannhetstabell	6
Figur 6 SN74HCT04N pinout-skjema og sannhetstabell	6
Figur 7 Designidé for klokke og kontroll	6
Figur 8 Seriekoblede tellere med 7-segment display	7
Figur 9 Astabil modus	7
Figur 10 Endelig klokkekrets	8
Figur 11 Bistabil modus	9
Figur 12 Bistabil modus med enkel trykknapp	9
Figur 13 Monostabil modus	10
Figur 14 Endelig kretsdesign for pauseknapp	11
Figur 15 Endelig kretsdesign, klokke- og kontrollmodul	11
Figur 16 Displaymodul for et enkelt siffer som teller 0-9	12
Figur 17 Displaymodul for enkelt siffer som teller 0-5	12
Figur 18 Kretsen som simuleres	14
Figur 19 Simulering av astabil 555-timer i ngpspice. R <sub>1</sub> =8,2kΩ, R <sub>2</sub> =68kΩ, C <sub>1</sub> =1μF.  Blå er spenning μ	วล <mark>ំ</mark>
utgangen, og rød er spenningen over C $_1$	15
Figur 20 Oscilloskopmåling av astabil 555-timer. Vertikal akse er 1V per rute og horisontal akse ei	r
20ms per rute	15
Figur 21 Oscilloskopmåling av AV/PÅ-bryter, det er markert hvor knappen trykkes inn og slippes	
Figur 22 Spenningsforløp ved trykk på PAUSE-knapp	17
Figur 23 Oscilloskopmåling av innsignal og utsignal fra første teller	17
Figur 24 Kalibrering av klokkesignal	18
Figur 25 Ferdig oppkoblet krets klar til testing	18
Figur 26 Stoppeklokkeboksen	18
Figur 27 Displaydriver med grensesnitt mot display	19
Figur 28 Prototypen av klokkemodulen	19
Figur 29 Oppkoblet display	19
Tabellliste	
Tabell 1 7-segment kode	4
Tabell 2 Teoretisk påvirkning av avvik i R₂ i en astabil 555-timer	
Tabell 3 Beregning av tidsavvik basert på endring i frekvens	
Tabell 4 Avviksmåling av stoppeklokke	

# 1 INNLEDNING

Denne rapporten dokumenterer mitt forsøk på å løse følgende oppgave:

555-timeren skal benyttes til å lage en klokke som teller tideler, sekunder og minutter. Tiden skal kunne avleses på display. Klokken skal kunne stanses (noen sekunder) for avlesing når som helst uten at klokken nullstilles, og klokken skal også kunne nullstilles.

Lag et forslag på løsning, koble opp klokken og test ut.

I tillegg til oppgavens utfordringer har jeg som nettstudent hatt en målsetning om å løse oppgaven både teoretisk og i praksis med det utstyret jeg har tilgjengelig. Denne begrensningen har gitt meg mange spennende utfordringer. Dessverre har det tatt tid å løse de uventede utfordringene og sluttproduktet ser ikke ut slik jeg forventet da jeg startet arbeidet. Likevel fungerer stoppeklokken slik oppgaven beskriver, og den er så nøyaktig som forventet.

Teorien beskrevet i rapporten er stort sett basert på læreboken Digital Fundamentals, 10. utgave (Floyd, 2009) og de tilhørende databladene til komponentene jeg har benyttet.

# 2 TEORETISK BAKGRUNN

# 2.1 Begreper

#### Logisk lav/høy

I en digital krets er et signal enten av eller på, tilsvarende «0» eller «1». Dette tilsvarer normalt jord(0V) og driftsspenning (V<sub>CC</sub>). Driftsspenningen for digital logikk er normalt 5V.

#### ıc

Forkortelse for integrated circuit eller integrert krets på norsk.

#### Diode


En diode er en komponent som kun slipper strøm gjennom i en retning.

#### **Portforsinkelse**

Tiden det tar fra en IC mottar et signal på inngangen til vi ser resultatet på utgangsporten(e). (Floyd, s.138)

#### Pull-down/up motstand

En pull-down eller pull-up motstand er en motstand som sørger for å at inngangspinne ligger på det nivået man ønsker. (Floyd, s.316) Et eksempel på dette er en knapp som skal sende et høyt signal til en inngang som vanligvis er lav som vist i Figur 1.




Figur 1 Pull-down motstand

#### 7-segment kode

7-segment kode er en 7-bit kode som forteller et 7-segment display hvilke segment som skal lyse for det tilsvarende desimaltallet. I Tabell 1 ser vi hvilke segment som skal lyse for å vise et tall på 7-segment displayet. I Figur 2 ser man de merkede segmentene på et 7-segment display.

Tabell 1 7-segment kode

	а	b	С	d	е	f	g
0	1	1	1	1	1	1	0
1	0	1	1	0	0	0	0
2	1	1	0	1	1	0	1
3	1	1	1	1	0	0	1
4	0	1	1	0	0	1	1
5	1	0	1	1	0	1	1
6	1	0	1	1	1	1	1
7	1	1	1	0	0	0	0
8	1	1	1	1	1	1	1
9	1	1	1	1	0	1	1




Figur 2 7-segment display

### 2.2 555-TIMEREN

555-timeren er en integrert krets som kan produsere firkantpulser i forskjellige varianter. Figur 3 viser den interne oppbygningen av timeren. Den består av en tredelt spenningsdeler som fungerer som referanse for to komparatorer som kan sette eller resette en SR-vippe. SR-vippen styrer signalet på utgangen, samtidig som den skrur av eller på en transistor som kortslutter pin 7 til jord. Ved hjelp av eksterne komponenter kan man konfigurere timeren til å fungere i enten astabil, monostabil eller bistabil modus. (Floyd, s.394)

Pinnene «Trigger» og «Threshold» gir tilgang til komparatorene som styrer henholdsvis Set og Reset i




Figur 3 Intern logisk oppbygning av en 555-timer

den interne vippen, mens «Discharge» gir tilgang til utladningstransistoren. Pinne 4 gir tilgang til å resette den interne vippen manuelt, og «Control Voltage» gir tilgang til referansespenningen på den

andre komparatoren. Dette kan brukes til å variere timing basert på spenningsvariasjon. (Texas Instruments, 1973)

#### 2.3 CD4026BE

For å telle klokkepulsene og drive 7-segment display brukes en integrert krets kalt CD4026BE som er en kombinert Johnson dekadeteller og 7segment-dekoder. Den teller til 10, og gir ut 7-segmentkode tilsvarende desimaltallet. Pinout diagram for CD4026BE vises i Figur 4 under. (Texas Instruments, 2003)



Figur 4 CD4026B pinout

#### 1. CLOCK

Her tar kretsen inn det eksterne klokkesignalet. CD4026BE teller på stigende puls.

#### 2. CLOCK INHIBIT

Dersom denne pinnen er logisk høy vil kretsen ignorere klokkesignalet.

## 3. DISPLAY ENABLE IN

Pin 3 skal normal være logisk høy, men dersom den er lav vil alle utganger a-g settes til 0. Telleren vil fortsette å telle.

#### 4. DISPLAY ENABLE OUT

Pin 4 er for viderekobling av DISPLAY ENABLE-signalet.

#### 5. CARRY OUT

Pin 5 er i praksis en frekvensdeler. Den er høy i 5 klokkepulser, og lav i 5 klokkepulser. Brukes til å seriekoble flere tellere.

#### 8. GND

#### 14. UNGATED «C» SEGMENT OUT

Pin 14 er høy med mindre telleren er 2.

#### 15. RESET

Hvis pin 15 settes til logisk høy vil telleren resettes til 0 og vil ikke begynne å telle før den er satt tilbake til lav.


#### 16. VCC

Pinnene 6-7 og 9-13 er alle utganger til 7-segmentdisplayet. (Texas Instruments, 2003)

#### 2.4 CMOS-LOGIKK

#### 2.4.1 SN74HCT00N


En integrert krets bestående av 4 NAND-gates. Pinout-skjema og sannhetstabell fra datablad vises i Figur 5. (Texas Instruments, 1988)



Figur 5 SN74HCT00N pinout-skjema og sannhetstabell

#### 2.4.2 SN74HCT04N

En integrert krets bestående av 6 NOT-gates. Pinout-skjema og sannhetstabell fra datablad vises i Figur 6. (Texas Instruments, 1986)




Figur 6 SN74HCT04N pinout-skjema og sannhetstabell

# 3 PSEUDODESIGN

Jeg har valgt å dele kretsdesignet i to moduler, en klokke- og kontroll-del og en displaydel. Disse skal kunne fungere uavhengig av hverandre.

#### 3.1.1 Klokke- og kontrollmodul


En 555-timer skal fungere som klokke på 10 Hz. Jeg har valgt å la klokken gå uten avbrudd så lenge strømmen er på, blant annet fordi i oppstarten må kondensatoren lades opp fra OV og den første klokkepulsen vil derfor være litt lenger enn de neste. For å aktivere utgangen fra modulen benyttes en 555-timer i bistabil modus med kun en knapp. For å pause utgangen benyttes en monostabil 555-timer med en knapp. Disse kombineres logisk, som vist i Figur 7, til å kun gi ut klokkesignal når klokken er «PÅ» og den ikke er pauset.



Figur 7 Designidé for klokke og kontroll

#### 3.1.2 Displaymodul

Jeg har valgt at displaymodulen skal bestå av fem 7-segment display som drives av seriekoblede tellere/dekodere. De sifrene som skal telle til 6 trenger noe logikk for å resettes når de når 6. Til slutt må resett-funksjonen implementeres i denne modulen. Det opprinnelige utkastet til kretsdesign er vist i Figur 8.



Figur 8 Seriekoblede tellere med 7-segment display

# 4 TEORETISK LØSNING

Utformingen av den endelige teoretiske løsningen måtte, etter eget krav om å gjennomføre prosjektet i praksis, begrenses av hva jeg kunne finne i skuffen min fra tidligere fag. Jeg hadde noen tellere og BCD-dekodere, men fordi jeg har hatt som mål å lage en ferdig klokke i en liten boks ble CD4026B kjøpt inn for å kun være avhengig av én integrert krets per display.

Jeg har nok 555-timere, men logiske porter er begrenset til NAND, NOT og OR. Basiskomponenter som motstander, kondensatorer og dioder har jeg i de vanligste verdiene. Til slutt har jeg en eske med 7-segment display, men ganske seint i prosessen fant jeg ut at jeg kun har felles anode-display og er tom for felles katode-display. Telleren er designet for å drive felles katode-display. Dette problemet har jeg løst ved å invertere utgangene på telleren for å kunne bruke felles anode-display(så ble det to integrerte kretser per display likevel og mye unødvendig arbeid).


#### 4.1 KLOKKE- OG KONTROLLMODUL

#### 4.1.1 Klokke

#### 4.1.1.1 555-timer i astabil modus

I astabil modus vil kretsen produsere oscillerende firkantpulser. Som vist i Figur 9 trenger man to motstander,  $R_1$  og  $R_2$ , og en kondensator,  $C_1$ . Når man setter spenning på denne kretsen vil  $C_1$  lades opp gjennom  $R_1$  og  $R_2$ . Vippen fra Figur 3 er på dette tidspunktet satt fordi spenningen over kondensatoren er lavere enn referansen til den første komparatoren  $(\frac{1}{2} V_{CC})$ . I figuren er  $\overline{Q}$  koblet til

utgangen og en utladningstransistor som kortslutter pin 7 til jord dersom den er på. Utgangen invertes i output driver så når vippen i utgangspunktet er satt vil utgangen være logisk høy, og transistoren vil være av. Når spenningen over kondensatoren når  $\frac{1}{3}$   $V_{CC}$  vil begge komparatorene være av. Når spenningen går over referansen på den andre komparatoren( $\frac{2}{3}$   $V_{CC}$ ) vil vippen resettes. Når vippen er resatt vil utgangen gå til logisk lav, og utladningstransistoren vil kortslutte pin 7 til jord som gjør at  $C_1$  lades ut gjennom  $R_2$ . Spenningen over kondensatoren vil da synke helt til den når  $\frac{1}{3}$   $V_{CC}$  og vippen settes på nytt. Konsekvensen av dette er at



spenningen over kondensatoren vil oscillere mellom  $\frac{1}{3}V_{CC}$  og  $\frac{2}{3}V_{CC}$  samtidig som utgangen vil oscillere mellom logisk høy og lav med samme frekvens.

#### 4.1.1.2 Matematisk beregning av frekvens

Frekvensen kan i følge databladet (Texas Instruments, 1973) utledes ved likning(1)

$$f \approx \frac{1.44}{(R_1 + 2R_2)C_1} \tag{1}$$

Frekvens er gitt i hertz dersom motstander oppgis i ohm og kondensator i farad.

For å finne frem til verdier som vil gi meg omtrent 10Hz med standard verdier på komponentene har jeg brukt en nettside (555 Timer Calculator, u.d.) som gir meg forslag til standardverdier ut i fra ønsket frekvens. Jeg valgt følgende verdier:


- $R_1 = 8.2k\Omega$
- $R_2 = 68k\Omega$   $C_1 = 1\mu F$

Den teoretiske frekvensen blir med det:

$$f \approx \frac{1.44}{(R_1 + 2R_2)C_1} \approx \frac{1.44}{(8.2k\Omega + 2 \cdot 68k\Omega)1\mu F} \approx 9.97Hz$$

#### 4.1.1.3 Kalibrering av klokke

For å få en så nøyaktig frekvens som mulig valgte jeg å bytte ut  $R_2$  med et lineært potensiometer på  $100k\Omega$  slik at klokken kan kalibreres med et oscilloskop. Endelig klokkedesign vil da se ut som Figur 10 under.




Figur 10 Endelig klokkekrets

#### 4.1.2 AV/PÅ-bryter

#### 4.1.2.1 555-timer i bistabil modus


I bistabil modus fungerer 555-timeren som en vippe. I Figur 11 ser vi at både pin 2 og 4, trigger og reset, er koblet til  $V_{CC}$  gjennom en motstand, og en bryter kortslutter en av disse om gangen. Når pin 2 er kortsluttet som på figuren vil den interne vippen være satt og utgangen vil gi logisk høy. Dersom man skrur bryteren over i motsatt posisjon vil vippen resettes gjennom pin 4, og pin 2 har ikke lenger mulighet til å sette den. Dette vil gi logisk lav på utgangen. Man kan i praksis bare bruke en bryter direkte uten 555-timer i denne kretsen.



Figur 11 Bistabil modus

#### 4.1.2.2 Modifisering fra bryter til trykknapp

Det er ikke hensiktsmessig å bruke kretsen i Figur 11 i stedet for en vanlig bryter. Jeg har derfor valgt å modifisere kretsen til å fungere med en trykknapp for av og på. Endelig design i Figur 12 under er basert på et eksempel funnet på nettsiden til Bill Bowden (Bowden, 06).



Figur 12 Bistabil modus med enkel trykknapp


I denne konfigurasjonen er både «trigger» og «threshold» koblet til en spenningsdeler som legger spenningen på  $\frac{1}{2}$   $V_{CC}$ . Når man setter spenning på kretsen vil ingen av komparatorene slå seg på og utgangen vil være logisk lav. Kondensatoren vil være utladet. Ved et trykk på knappen vil spenningen på pinne 2 og 6 bli lik spenningen over kondensatoren (0V ved første trykk). Dette setter den interne vippen som igjen endrer utgangen fra lav til høy og kondensatoren vil lades opp gjennom  $R_3$ . Ved neste trykk vil igjen spenningen på pinne 2 og 6 bli lik spenningen over kondensatoren, men denne gangen er spenningen over kondensatoren  $V_{CC}$ . Dette vil resette den interne vippen som igjen endrer utgangen fra høy til lav. Når dette skjer lades kondensatoren ut igjen, og ved neste trykk er vil spenningen over den være 0V. Dette kan gjentas i det uendelige med det resultat at utgangssignalet vil veksle til det motsatte ved hvert trykk på knappen.

<sup>&</sup>lt;sup>1</sup> Teoretisk sett kan man risikere at utgangen blir satt når man setter på strømmen. Dette kan unngås ved å koble pinne 4 til en motstand fra driftsspenningen og en kondensator fra jord for å resette vippen ved oppstart, men det er ikke implementert i min krets. Jeg har heller ikke opplevd problemet i praksis.

#### 4.1.3 PAUSE-knapp

#### 555-timer i monostabil modus 4.1.3.1

I monostabil modus vil en 555-timer gi ut en firkantpuls med konfigurerbar lengde når den får en puls på inngangen. Kretsen kobles opp som på Figur 13. Når man setter spenning på denne kretsen vil den interne vippen være resatt fordi ingen av komparatorene er på. Kondensatoren,  $C_1$ , være kortsluttet gjennom pin 7 fordi utladningstransistoren er aktiv. Dersom man kortslutter pin 2 i et øyeblikk vil spenningen på pin 2(0V) gå under referansen på den første komparatoren( $\frac{1}{2}V_{CC}$ ) og vippen vil settes og utgangen vil gi logisk høy samtidig som utladningstransistoren skrus av. Når



Figur 13 Monostabil modus

utladningstransistoren skrus av vil kondensatoren ikke lenger være kortsluttet og den vil lades opp gjennom  $R_1$ . Når spenningen over kondensatoren når  $\frac{2}{3}V_{CC}$  vil den andre komparatoren slå seg på og vippen vil resettes. Da aktiveres utladningstransistoren og kondensatoren kortsluttes samtidig som utgangen vil gå fra høy til lav.

#### Matematisk beregning av pulslengde 4.1.3.2

Pulslengden i monostabil modus er i følge databladet (Texas Instruments, 1973) gitt ved formelen(2)

$$t = 1.1R_1C_1 (2)$$

hvor pulslengden t er gitt i sekunder når motstanden og kondensatoren oppgis i henholdsvis ohm og farad. Det er verdt å merke seg at utgangspulsen starter i det man kortslutter pin 2 og timeren vil ikke reagere på flere kortslutninger før utgangspulsen er ferdig. Dersom kortslutningspulsen er lenger enn den konfigurerte utgangspulsen vil utgangspulsen være lik kortslutningspulsen. Det vil si at utgangen vil være høy helt til pin 2 ikke lenger er kortsluttet.

I designet mitt valgte jeg lett tilgjengelige komponenter i standardverdier<sup>2</sup> som gir en puls som tilfredsstiller kravet om å pause i noen sekunder:


- $R_1 = 68k\Omega$
- $R_2 = 8.2k\Omega$   $C_1 = 47\mu F$

Dette gir følgende pulslengde:

$$t = 1.1R_1C_1 = 1.1 \cdot 68k\Omega \cdot 47\mu F = 3.52s$$

Endelig kretsdesign er vist i Figur 14 under:

<sup>2</sup> Motstandene har samme verdier som den astabile 555-timeren kun på grunn av at de lå fremme på pulten.




Figur 14 Endelig kretsdesign for pauseknapp

#### 4.1.4 Sammensatt kretsdesign, klokkemodul

Figur 15 viser de tre foregående kretsene koblet sammen gjennom en logisk krets som har funksjon(3)

$$OUT = Q_{U1} \cdot Q_{U2} \cdot \overline{Q_{U3}} \tag{3}$$

hvor utgangen blir lik klokkesignalet $(Q_{U1})$  dersom AV/PÅ-signalet $(Q_{U2})$  er på og pausesignalet $(Q_{U3})$  er av. Utgangskretsen ble designet med NAND- og NOT-porter fordi det er, som nevnt, det jeg har tilgjengelig. For å spare plass(og fordi jeg tilfeldigvis fant en i en pakke med tilfeldige integrerte kretser) har jeg brukt en NE556 som kombinerer to 555-timere i en integrert krets.



Figur 15 Endelig kretsdesign, klokke- og kontrollmodul

### 4.2 DISPLAYMODUL

#### 4.2.1 Enkelt siffer 0-9

I Figur 16 vises koblingskjema for et enkelt siffer som teller 0-9. Her bruker jeg en CD4026BE teller/dekoder som tar inn et klokkesignal på pinne 1. Pinne 2 og 3 er går til henholdsvis jord og  $V_{CC}$  for å aktivere telling og display. Utgangene a-g inverteres før de går videre til 7-segment displayet.

Reset-pinnen er koblet til jord gjennom en  $10k\Omega$  pull-down motstand og kan aktiveres ved å trykke på reset-knappen, som vil koble pinnen til  $V_{CC}$ .

#### 4.2.2 Enkelt siffer 0-5


Når man teller sekunder og minutter bør man ha muligheten til å kun telle 0-5 fordi det er 60 sekunder i ett minutt og 60 minutter i en time. Dette har jeg løst ved å finne en tilstand på utgangene som er unik for tallet 6 og bruke denne tilstanden til å resette displayet. I oversikten over 7-segment-kode i Tabell 1 kan man se at  $\overline{B}$  kun forekommer i tallene 5 og 6. Den eneste forskjellen mellom 5 og 6 er  $\overline{E}$  i 5 og E i 6.  $\overline{B} \cdot E$  er derfor en tilstand som kan brukes til å resette på tallet seks.

Dette har jeg implementert ved å ta signalet fra E og det inverterte signalet fra B videre i en NAND-port. Utgangen fra NAND-porten kobles deretter til begge inngangene på neste NAND-port og ut fra denne kommer signalet som resetter telleren når den når 6. Dette signalet bruker jeg også til å klokke neste siffer i stedet for CARRY OUT for å spare plass. I følge databladet (Texas Instruments, 1973) kunne jeg også brukt CARRY OUT så lenge telleren skal telle til minst seks fordi dette signalet er høyt fra 0-4 og lavt fra 5-9. Dette kan være verdt å merke seg dersom man skal telle til noe under 6.


Fordi reset-knappen og resett-logikken begge går inn på pinne 15 har jeg isolert signalene med et par dioder. Disse sperrer det automatiske reset-signalet fra å gå ut til de andre tellerne, og sperrer reset-knappen fra å sende en puls til klokken på neste teller i serien. Koblingsskjema for siffer som teller 0-5 er vist i Figur 17.

#### 4.2.3 Fullstendig modul

Hvert display trenger syv NOT-porter, og SN74HCT04N har bare seks, så det kreves minst seks av disse ICene for å få nok porter. I tillegg kreves en SNSN74HCT00N for å dekke behovet for fire NAND-porter. Koblingsskjema for den fullstendige modulen finnes i vedlegg 1 på side 22. Det består av tre 0-9 tellere og to 0-5 tellere. I tillegg til disse sifrene har modulen også en felles reset-knapp for alle siffer og de to midterste sifrene har i tillegg pinne 5 koblet til jord for å få lys i desimalpunktet på riktig plass.



Figur 16 Displaymodul for et enkelt siffer som teller 0-9



Figur 17 Displaymodul for enkelt siffer som teller 0-5

#### 4.3 NØYAKTIGHETSBETRAKTNINGER

For å forsøke å lage stoppeklokken så nøyaktig som mulig har jeg gjort noen vurderinger med tanke på klokkefrekvens og portforsinkelse. Klokkefrekvensen kan beregnes matematisk, men dette vil kun gi et omtrentlig resultat i den virkelige verden på grunn av variasjoner i komponentverdier. Det vil også alltid oppstå portforsinkelse når et signal skal gjennom en integrert krets.

#### 4.3.1 Klokkefrekvens i en astabil 555-timer

For å gå litt nærmere inn på valget om å kalibrere klokken med et oscilloskop har jeg utarbeidet noen eksempler for å begrunne valget.

I følge databladet (Texas Instruments, 1973) kan man finne perioden i sekunder ved formelen(4)

$$T = 0.693(R_1 + 2R_2)C_1 \tag{4}$$

hvor  $R_1$ ,  $R_2$  og  $C_1$  tilsvarer komponentene i Figur 9 på side 7. Perioden med ideelle verdier blir da

$$T = 0.693(R_1 + 2R_2)C_1 = 0.693(8.2k\Omega + 2 \cdot 68k\Omega)1\mu F = 100ms$$

Motstandene jeg har brukt har en toleranse på  $\pm 5\%$ . Ved hjelp av formelen(4) har jeg beregnet tidsavvik i ms for hvert prosent avvik fra 1-5% i  $R_2$ . Resultatene er vist i Tabell 2. Merk at verdiene for 10 minutter og 1 time er omregnet til sekund.

Tabell 2 Teoretisk påvirkning av avvik i  $R_2$  i en astabil 555-timer.

$\Delta R_2$ [%]	ΔT <sup>-1</sup> [ms]	s <sup>-1</sup> [ms]	10s <sup>-1</sup> [ms]	1m <sup>-1</sup> [ms]	10m <sup>-1</sup> [s]	1t <sup>-1</sup> [s]
1	0.87	8.73	87.31	523.85	5.24	31.43
2	1.82	18.16	181.56	1089.34	10.89	65.36
3	2.76	27.58	275.80	1654.82	16.55	99.29
4	3.70	37.01	370.05	2220.31	22.20	133.22
5	4.64	46.43	464.30	2785.80	27.86	167.15

Tabellen viser at ved kun 1% avvik i én av tre komponenter vil man få et avvik på over et halvt minutt per time. Oppgaven stiller ingen krav til nøyaktighet, men jeg har antatt at dette ikke er godt nok.

Jeg har også antatt at jeg skal klare å stille inn frekvensen med en nøyaktighet på rundt  $\pm 0.05$ Hz med det riktige potensiometeret i stedet for en fast  $R_2$ . I Tabell 3 har jeg beregnet tidsavvik per frekvensendring på 0.01Hz.

Tabell 3 Beregning av tidsavvik basert på endring i frekvens

$\Delta f[Hz]$	$\Delta T^{-1}[ms]$	1s <sup>-1</sup> [ms]	10s <sup>-1</sup> [ms]	1m <sup>-1</sup> [ms]	10m <sup>-1</sup> [s]	1t <sup>-1</sup> [s]
0.01	0.10	1.00	9.99	59.94	0.60	3.60
0.02	0.20	2.00	19.96	119.76	1.20	7.19
0.03	0.30	2.99	29.91	179.46	1.79	10.77
0.04	0.40	3.98	39.84	239.04	2.39	14.34
0.05	0.50	4.98	49.75	298.51	2.99	17.91

Dersom antagelsen om at jeg kan stille inn frekvensen innenfor 0.05Hz av 10Hz stemmer kan vi ut i fra den teoretiske beregningen at dette vil gi et maksimalt avvik på ca 18s per time noe som er omtrent halvparten av avviket som oppstår dersom  $R_2$  har et avvik på 1%.

#### 4.3.2 Portforsinkelse

I databladet for CD4026BE oppgis det at portforsinkelse fra både høy til lav og lav til høy ved 5V er maksimalt 500ns på CARRY OUT pinnen, og maksimalt 700ns på utgangene til 7-segment displayet. Det kan også ta inntil 30ns fra reset-pinnen går fra høy til lav før telleren er i gang igjen. Resetlogikken min må også gjennom SN74HCT00N og SN74HCT04N som i de respektive databladene begge oppgis til å ha en maksimal portforsinkelse på 25ns ved 4.5V.

Dette vil gi en forsinkelse på 500ns gjennom et siffer som teller 0-9 og en forsinkelse på 780ns gjennom et siffer som teller 0-6. Til sammen maksimalt 3060ns når klokkesignalet skal helt til siste siffer.

Portforsinkelsen ut til displayet har ingen innvirkning på klokken.

Med den graden av nøyaktighet jeg ønsker å oppnå hvor en unøyaktighet på 0.01Hz gir en tidsforskjell på 0.1ms(100 000 ns) har jeg valgt å se helt bort i fra portforsinkelse i dette prosjektet.

## 5 SIMULERING OG OPPKOBLING


### 5.1 UTSTYR

Jeg har brukt KiCad 5.1.2 for å designe kretsen på PC og ngspice for simulering. Dette er alternativer til PSPICE med åpen kildekode som fungerer utmerket på mitt nivå. Dessverre har jeg ikke funnet noen SPICE-modell for CD4026BE, så det har ikke vært mulig for meg å simulere hele kretsen i SPICE.


Jeg har benyttet en National Instruments myDAQ som jeg har liggende fra et tidligere fag. Denne gir meg alt jeg trenger fra LabVIEW-suiten som multimeter, oscilloskop, digital I/O, og jeg har benyttet den som 5V strømforsyning.

#### 5.2 SIMULERING AV ASTABIL 555-TIMER

Figur 19 viser en simulering i ngspice av den astabile 555-timerkretsen i Figur 18.



Figur 18 Kretsen som simuleres




Figur 19 Simulering av astabil 555-timer i ngpspice.  $R_1$ =8,2 $k\Omega$ ,  $R_2$ =68 $k\Omega$ ,  $C_1$ =1 $\mu$ F. Blå er spenning på utgangen, og rød er spenningen over  $C_1$ .

Her kan man se hvordan kondensatoren lades opp fra 0V ved oppstart og deretter oscillerer. Simuleringen målte en periode på 100.974ms som tilsvarer 9.904 Hz.

#### 5.3 Målinger

## 5.3.1 Måling av klokkefrekvens

Når jeg koblet opp denne kretsen med et potensiometer i stedet for  $R_2$  klarte jeg å legge frekvensen innenfor  $10\pm0.05$ Hz som vist i skjermbildet i Figur 20. Dessverre så fikk jeg ikke til å fange oppstarten på oscilloskopet for å vise den første oppladningen av kondensatoren.




Figur 20 Oscilloskopmåling av astabil 555-timer. Vertikal akse er 1V per rute og horisontal akse er 20ms per rute

Dette er en tilfredsstillende klokke for utførelse av resten av prosjektet.

#### 5.3.2 Måling av bistabil AV/PÅ-bryter

I Figur 21 har jeg gjort en måling av utgangen på AV/PÅ-bryteren samtidig som jeg trykker gjentatte ganger på knappen.




Figur 21 Oscilloskopmåling av AV/PÅ-bryter, det er markert hvor knappen trykkes inn og slippes

I målingen vises det at utsignalet aktiveres med en gang jeg trykker inn knappen fordi spenningen på «Trigger»-pinnen beveger seg fra 0 til  $\frac{1}{2}V_{CC}$ , forbi  $\frac{1}{3}V_{CC}$ . Deretter ligger spenningen over kondensatoren på  $\frac{1}{2}V_{CC}$ helt til jeg slipper knappen og den lades opp til  $V_{CC}$ . Man kan se at spenningen på utgangen stiger litt samtidig som kondensatoren lades opp. Dette er forventet fordi spenningsfallet over  $R_3$  vil gå mot 0V når spenningen over kondensatoren går mot  $V_{CC}$ . Når knappen trykkes inn på nytt blir utgangen lav fordi spenningen på «Threshold»-pinnen endres fra  $V_{CC}$  til  $\frac{1}{2}V_{CC}$  og synker dermed under referansen som er  $\frac{2}{3}V_{CC}$ .

#### 5.3.3 Måling av PAUSE-knapp

I Figur 22 under viser jeg spenningsforløpet på utgangen og over kondensatoren på pause-kretsen når man trykker på knappen. Jeg har brukt en ELVISmx Data Logger for å samle data og plottet i Excel.




Figur 22 Spenningsforløp ved trykk på PAUSE-knapp

Etter dataen starter pulsen på 21.901s og varer til 25.997s noe som gir en pause på 4.096s. Dette tilfredsstiller kravet i oppgaven.

#### 5.3.4 Måling av portforsinkelse

I Figur 23 har jeg målt klokkesignalet på inngangen til en teller i kretsen samtidig som jeg har målt signalet på CARRY OUT-pinnen i et forsøk på å se etter portforsinkelse. Det ser ikke ut som utstyret mitt kan se noen forsinkelse om den eksisterer.




Figur 23 Oscilloskopmåling av innsignal og utsignal fra første teller

#### 5.3.5 Måling av nøyaktighet

For å teste hvor nøyaktig klokken er valgte jeg å måle tiden det tar å telle en time. Måten jeg gjør dette på er å logge spenningen på reset-pinnen på siste siffer. Hvis jeg restarter klokken ved å trykke på reset-knappen mens klokken er PÅ vil klokken starte å telle i det spenningen på denne pinnen går fra høy til lav. Neste gang det skal komme et signal på denne pinnen er når telleren skal resette seg selv etter å ha talt til 60 minutter. Jeg har brukt ELVISmx Data Logger for å sample signalet, og hentet tidspunktene direkte fra loggen. I forkant av målingen kalibrerte jeg klokken ved å skru på

potensiometeret samtidig som jeg gjorde en måling på utgangen fra klokkemodulen som vist i Figur 24.



Figur 24 Kalibrering av klokkesignal

Resultatet av tidsmålingen mellom resetsignal på siste siffer er vist under i Tabell 4.

Tabell 4 Avviksmåling av stoppeklokke


Display	Tidspunkt
00.00.0	21:37:32.246
60.00.0	22:37:35.893
Avvik	00:00:03.647

Et avvik på 3.6 sekunder per time er akseptabelt for en stoppeklokke som drives av en 555-timer. Det stemmer også


#### 6 REALISERING AV PROSJEKTET

Jeg hadde som mål å lage en ferdig stoppeklokke i av den praktiske boksen avbildet på Figur 26. Av diverse grunner og hinder kom jeg aldri så langt, og måtte ty til en løsning med en ferdigstilt selvloddet displaydriver, og mange upraktiske kabler for å koble til displayet. Den ferdige oppkoblingen som er avbildet i Figur 25 ser ikke bra ut, men den stemmer overens med koblingsskjemaene mine og den fungerer som forventet.

Selve displaydriveren er klar til å monteres, og skulle etter planen kobles til et display gjennom et grensesnitt på syv pinner per siffer som vist under i Figur 27. Dette ble ikke ferdigstilt. På driveren har man en pinne for driftsspenning, en pinne for jord, en pinne for klokkesignal(må ha felles jord med klokkemodulen), og til slutt har den to pinner som kan kortsluttes for å resette kretsen. Alt i boksen skulle drives av et 9V batteri med en spenningsregulator.




Figur 25 Ferdig oppkoblet krets klar til testing




Figur 27 Displaydriver med grensesnitt mot display

Selve klokkemodulen er det kun lagd en prototype av på en lite koblingsbrett som vist på bilde i Figur 28.



Figur 28 Prototypen av klokkemodulen

Selve displayet(Figur 29) ble preget av hastverk og det er kun gjort en enkel oppkobling med en motstand per 7-segment. Hvert enkelt display har 7 kabler som skal til displaydriveren.



Figur 29 Oppkoblet display

# 7 BEARBEIDING

Resultatene og målingene fra den oppkoblede stoppeklokka er som forventet. Det er helt klart at de beregningene som ble gjort kun kan brukes som et utgangspunkt og at denne typen kretser må justeres og tilpasses i praksis for å fungere så godt som mulig. Når den integrerte kretsen kontrolleres av utvendige komponenter er det for mange feilkilder til at man kan stole på teoretiske beregninger. Jeg mener klokken mest sannsynlig ville vært ubrukelig hvis man kun baserte seg på teoretiske beregninger med mindre man har ekte flaks. Den manuelle kalibreringen gjør at klokken går fra å mest sannsynlig være ubrukelig til å faktisk kunne brukes i praksis.

Avviket på 3.6s per time jeg målte stemte utrolig godt overens med det forventede avviket jeg hadde beregnet for kretsen.

Jeg vil i samme tankegang påstå at å lage en stoppeklokke basert på en 555-timer ikke har noen annen hensikt enn i undervisningsøyemed. Jeg merker selv at jeg har fått bedre intuisjon for hvordan kretser oppfører seg i løpet av dette prosjektet, men det finnes mange alternativer som er mangfoldige ganger bedre dersom man faktisk trenger en fungerende stoppeklokke. Hvis man tar med frakt i beregningen får man en brukbar mikrokontroller til omtrent samme pris som en 555-timer.

Den største utfordringen med dette prosjektet kom da jeg manglet felles katode-display og ikke hadde tid til å skaffe dette. Kretsen min vokste til nesten dobbel størrelse på grunn av dette. Det var et tilbakeslag når målsetningen var å produsere et ferdig produkt og har påvirket kvaliteten på arbeidet. For å ta en positiv tilnærming til dette kan jeg si at jeg har fått mye praktisk erfaring med lodding, tilhørende feilsøking, og kretsplanlegging. Jeg har oppdaget noen funksjoner på utstyret mitt jeg ikke engang visste jeg hadde.

Dersom jeg skulle gjennomført dette prosjektet på nytt ville jeg gjort noen forbedringer:

- Skaffet riktig eller bedre display. Arbeidsmengden vokste betraktelig når jeg ikke hadde riktig display. I tillegg ville jeg nok prøvd meg på et multiplekset display for å forenkle kretsen ytterligere.
- Kalibreringen av klokken kan optimaliseres slik at man kombinerer en motstand og et potensiometer eller kanskje til og med bruker to potensiometer i stedet for to motstander. Jeg tror dette vil gi kalibreringen større nøyaktighet.
- Kretsen kan optimaliseres for støy med kondensatorer over spenningsinngangen.
- Det anbefales å koble «control voltage»-pinnen på 555-timere til jord gjennom en kondensator, dette har jeg foreløpig ikke gjennomført.

# 8 OPPSUMMERING

I denne rapporten har jeg dokumentert arbeidet jeg har gjort for å designe og produsere en stoppeklokke som kan telle tideler av et sekund og opp til en time. Prototypen av klokken fungerer etter kravene i oppgaven. Utfordringene jeg har støtt på har vært overkommelige, men det endelige designet bærer preg av dette og er ikke optimalt. Dette er også delvis skyld i at selve produktet ikke er ferdigstilt.

Med tanke på læringsverdien av dette prosjektet har det likevel vært en stor suksess selv om sluttproduktet ikke står i stil til mine egne forventninger.

# REFERANSER

- 555 Timer Calculator. (n.d.). Retrieved from House of Jeff: https://houseofjeff.com/555-timer-oscillator-frequency-calculator/
- 555 Timer Tutorial. (2019, Mai 1). Retrieved from ElectronicsTutorials: https://www.electronicstutorials.ws/waveforms/555\_timer.html
- Bowden, B. (06, September 11). Retrieved from Bowdens Hobby Circuits: http://www.bowdenshobbycircuits.info/page9.htm
- Floyd, T. L. (2009). Digital Fundamentals. Pearson.

- Texas Instruments. (1973, September). *NA555, NE555, SA555, SE555*. Retrieved from http://www.ti.com/lit/ds/symlink/ne555.pdf
- Texas Instruments. (1986, Juli). SN54HCT04, SN74HCT04 HEX INVERTERS. Retrieved from https://www.ti.com/lit/ds/symlink/sn74hct04.pdf
- Texas Instruments. (1988, November). SN54HCT00, SN74HCT00 QUADRUPLE 2-INPUT POSITIVE-NAND GATES. Retrieved from https://www.ti.com/lit/ds/symlink/sn74hct00.pdf
- Texas Instruments. (2003, Juli). *CD4026B, CD4033B Types CMOS Decade Counters/Dividers*. Retrieved from https://www.ti.com/lit/ds/symlink/cd4026b.pdf

# **V**EDLEGG

1. Komplett koblingsskjema for displaymodul

s.22

