

思考题 1. 为什么超前进位加法器变快了？它到底优化了什么？（提示：你可以从物理层面考虑这个问题）

答：

因为暴力加法器中每一步计算都跟前一步有关，因此只要有一步速度慢就会拖慢整体；然而超前进位加法器每一位的计算结果都与前一位没有关系（四个超前进位四位加法器中间的连接处除外），因此是并行的，故速度较快。

思考 2. 什么时候应该使用 wire？什么时候应该使用 reg？可以只从语法层面考虑（这不是提示）。

答：

Reg 一般只用于 always@, initial 中，其余的地方连同 input, output 都要用 wire。也可以简单理解为在程序的嵌套中使用 reg，嵌套外使用 wire。

拓展：reg 根据情况不同可能会被实现为导线，或者带有存储功能的硬件（触发器、锁存器或者 RAM）。查询资料或自己思考：什么时候 reg 可以变成 wire，什么时候不能？（这和下次的作业有关）

答：

我认为 reg 能不能转化为 wire 与这个 reg 的具体用法有关，如果某一个 reg 是电平触发的，不是时钟沿触发（比如做一个门电路操作），这时 reg 就可以转换为 wire；但是如果这个 reg 是其他情况的，比如时钟沿触发，就不能转化为 wire。

