

基于 PCI 总线的高速数据采集系统研究

成都西南交通大学机械工程学院(610031) 潘丽丽 高品贤

摘要: 研究了影响高速数据采集系统性能的两个主要因素——微机总线与 A/D 转换器。在阐述了 PCI 总线的结构、特点及 A/D 转换技术的基础上,进一步介绍了专用 PCI 接口芯片 S5933 和分辨率为 16 位的 A/D 转换芯片 AD7723,并给出一个应用实例。

关键词: 高速数据采集 PCI 总线 S5933 芯片 A/D 转换 虚拟仪器

现代电子技术给传统仪器的发展提供了强大的推动力。从模拟仪器到数字化仪器,再由智能仪器发展到今天的虚拟仪器,已经完全摆脱了传统仪器独立使用、功能单一、精度低、用户无法改变的模式。虚拟仪器是由软硬件结合实现的。自从“软件就是仪器”这一口号提出后,虚拟仪器开发厂商与研究人員尽量减少硬件在仪器中的使用,而采用软件替代这些硬件,例如,数据处理与显示部分完全可以用软件来实现。这样不仅降低了仪器成本,而且解决了硬件难于维护的问题。

虚拟仪器主要包括数据采集与处理及最终结果显示三个部分。数据采集作为其中的重要组成部分,须用软硬结合实现。其性能的提高不仅依赖于微机总线的性能,更取决于 A/D 转换器的性能。

在瞬态信号测量、图像处理等一些高速、高精度的测量中,需要进行高速数据采集。一些厂商推出了通用的高速或超高速数据采集卡,只需在其前端接上传感器,后端加上后继数字信号处理部分便可使用。这些数据采集卡虽然使用方便,但价格也比较昂贵。随着新的微机总线技术的出现和发展,为自行研发高速度、高性能的数据采集卡提供了便利的条件。提高高速数据采集卡的性能,关键在于:一微机总线的选择;二 A/D 转换芯片。

1 关于 PCI 总线

传统的微机总线(如 ISA、EISA 和 MCA 等)由于带宽的限制,已成为制约微机性能的瓶颈,不能满足高速数据采集与处理的要求。ISA 只有 8 位和 16 位两档,最高传输速率只有 8MB/s;EISA 兼容 ISA,虽然能支持 32 位数据、32 位地址,速率可达 32MHz,但其成本比较高,应用于服务器较多。IBM 公司的微通道(MCA)可以认为是标准总线,由于其专利的封闭性而难以广泛流行。

局部总线 PCI (Peripheral Component Interconnect) 即外围设备互连总线的出现解决了这一问题(此外,还有另一种流行比较广泛的局部总线 VESA,其特点更适用于视频显示信号,而 PCI 总线信号适用性更

强)。PCI 总线是 32 位并可升级到 64 位的独立于 CPU 的总线结构,总线速度高达 33/66MHz,同步控制、猝发(burst)传送使得数据传输速率高达 132MB/s(32 位总线)、264MB/s(64 位总线)。线性猝发、成组数据传输是 PCI 总线的基本传输机制。一次猝发传输通常由一个地址周期和一个或多个数据周期组成。它解决了总线的速度问题,为 PCI 外设提供了一个高带宽的数据通道,将外设从 I/O 总线上移下来,不需处理器的介入便可进行数据传输。PCI 总线可进行隐式仲裁。当前主设备正在执行数据传输时,PCI 机理允许总线仲裁发生。如果仲裁器决定将下一次总线所有权授予某个主设备,而不是当前交易的主设备,它从当前主设备取回 GNT(仲裁信号,允许主设备使用总线,低电平有效)并将之发给总线的下一个所有者,但是,直到当前主设备让总线空闲,下一个所有者才取得总线所有权。这样,在执行仲裁总线周期的时间里没有浪费总线时间,提高了总线的效率。

PCI 有三个相互独立的物理空间:存储器地址空间、I/O 地址空间和配置地址空间。配置地址空间是 PCI 所特有的一个物理空间,所有的 PCI 设备必须提供配置地址空间。在桥和配置地址空间的支持下,PCI 提供了功能强大而又方便灵活的配置能力。

由于 PCI 总线协议非常复杂,通常采用两种接口方案来执行 PCI 协议——专用芯片(AMCC 公司的 S593x,PLX 公司的 PCI9052、PCI9054、PCI9050 等,放置于系统或插卡与 PCI 总线之间,提供数据和控制信号的接口电路)和 PLD (ALTERA 公司的 FLEX8000 (CPLD),Xilinx 的 XC3100A(FPGA)等,不受插卡功能限制)。专用 PCI 接口芯片使用简单方便,设计者不需在处理系统与 PCI 总线接口的问题上花很多时间。

2 A/D 转换技术

在信号的采集与处理中,必须将模拟信号转换为数字信号,这就用到了模/数(A/D)转换技术。现在 A/D 芯片的最高采样速率可达 1GSPS(次/每秒),属于超高速 A/D 转换芯片。常用的超高速 A/D 芯片有 AD9038,采样速率 300MSPS,分辨率 8 位;MAX100

《电子技术应用》2001 年第 9 期




图1 AD7723 结构图

芯片,采样速率 250MSPS,分辨率 8 位。转换速率低于 60MSPS 的常用高速 A/D 转换芯片有 AD9058,采样速率 50MSPS,分辨率 8 位。

A/D 芯片采样速率提高的同时,转换精度也大大提高了。并且近年来兴起的 $\Sigma-\Delta$ A/D 转换技术能以较低的成本获取高分辨率,使分辨率高达 16、24 位。 $\Sigma-\Delta$ A/D 转换器以很低的采样分辨率和很高的采样速率将模拟信号数字化,利用过采样技术、噪声整形和数字滤波技术增加有效分辨率。其内部含有自采样和跟踪电路,不需外加采样保持或跟踪保持电路,从而提高了采样速率,降低了孔径误差。ADI 公司的 AD7705/6、AD7723/2/1/0 等为典型的 16 位 $\Sigma-\Delta$ A/D 转换器;24 位 A/D 芯片有 AD7714/5/6 等。

3 数据采集系统的实现

3.1 总线接口

笔者设计的高速数据采集系统采用 AMCC 公司的 S5933 专用芯片来实现 PCI 协议。S5933 功能强大,既可以作为 PCI 总线从设备接口,也可以作为系统主设备接口,最大传输速率可达 132M/s (32 位数据总线)。

S5933 提供了三种物理总线接口: PCI 总线接口、外加总线接口和可选的 NV 存储器接口。数据传送可以在 PCI 总线与外加总线之间进行,也可以在

PCI 总线与 NV 存储器之间进行。PCI 总线与外加总线的数据传送有三种通道:信箱寄存器 (MailBox)、FIFO (First In First Out) 和直通 (PASS-THRU) 通道。本高速数据采集系统中采用 FIFO 通道方式。S5933 片内提供两个独立的 FIFO 数据通道,一个是用于 PCI 到外加总线的数据传送;另一个是用于外加总线到 PCI 总线的数据传送。这两个 FIFO 的深度都只有 $8 \times 32\text{bit}$,即每传递 8 个双字就要产生一次中断。但是 S5933 为 FIFO 提供的控制信号允许将内部 FIFO 与外加 FIFO 串联,增加 FIFO 的深度。选择一片 (因为数据采集只需在一个方向上进行数据传送) 单向的外加 FIFO IDT723651 ($2\text{K} \times \text{bit}$) 来加深 FIFO。采用 ALTERA 公司的

FLEX8636 来完成内部 FIFO 与外加 FIFO 的串联。

表 1 AD7723 芯片引脚说明

引脚名称	引脚号	说明
REF1	21 脚	参考输出端,通过 $3\text{k}\Omega$ 的电阻接到 2.5V 的内部参考电压的输出上和驱动芯片的缓冲放大器上
REF2	23 脚	参考输入端,连接到驱动芯片的内部缓冲放大器的输出上,当它作为输入端时,REF1 必须接地,以使内部缓冲放大失效
VIN (+)	20 脚	模拟差分输入的正极端
VIN (-)	19 脚	模拟差分输入的负极端
CLKIN	12 脚	时钟输入端
XTAL	13 脚	晶振放大器的输入端,如果用外部时钟,此脚接地
XTAL_OFF	14 脚	振荡器使能端
MODE1/2	8, 7 脚	模式控制端,选择使用串行口还是并行口
STBY	27 脚	备用逻辑输入端,高电平时将 AD7723 置为低电状态
SYNC	29 脚	同步逻辑输入端,此脚允许许多片 AD7723 同时工作
HALF_PWR	15 脚	高电平时,电压被降一半左右,CLKIN 最高频率为 10MHz
DV _{in} /CS	30 脚	并行口的片选输入端;使用串口时,接数字电压端 DV _{in}
DGND/DRDY	5 脚	串口时接数字地 DGND
DGND/DB15~DGND/DB14	31, 32 脚	并口的数字输出位;串口时接数字地 DGND
CFMT/RD	4 脚	并口时读输入端;串口时钟输入
SLDR/DB12	34 脚	并口时数据输出位;串口时,选择高/低输出速率位
SLP/DB11	35 脚	并口时数据输出位;串口时,选择低/带通滤波器位
SCR/DB13	33 脚	并口时数据输出位;串口时,时钟选择输入位
TSI/DB10	36 脚	并口时数据输出位;串口时,时间输入
FSO/DB9	37 脚	并口时数据输出位;帧同步输出
SDO/DB8	38 脚	并口时数据输出位;串口时,串行数据输出
SCO/DB7	40 脚	并口时数据输出位;串口时钟输出
FSI/DB6	41 脚	并口时数据输出位;串口时,帧同步输入
SFMT/DB5	42 脚	并口时数据输出位;串口时,串行数据格式输入
DOE/DB4	43 脚	并口时数据输出位;串口时,数据输出使能端
DGND/DB0	3, 2, 1, ~DGND/DB3	并口数据输出位;串口时,接 DGND 脚

FIFO 具有较强的中断能力,可以向 PCI 总线或外加总线请求中断。

3.2 A/D 芯片的选择

A/D 芯片的性能对数据采集系统的影响是不容忽视的,选择何种 A/D 芯片是设计高速数据采集系统的关键之一。本系统采用 ADI 公司的 AD7723 芯片来进行模数转换,其结构如图 1 所示。

AD7723 为 $\Sigma-\Delta$ A/D 芯片,分辨率为 16 位,单极性或双极性输入,输入带宽可达 460kHz,转换速度 1.2MSPS,数据传送有串行和并行两种方式,这里采用并行数据传送方式。AD7723 内部有低通和带通数字滤波器。芯片的供电电压为 +5V。

芯片内部提供了一个 2.5V 的参考电压,也可以选用外加参考电压。芯片封装形式为 44 脚 PQFP 封装,部分引脚说明见表 1。

3.3 系统电路说明

数据采集系统的电路结构如图 2 所示。模拟信号经过用户调理电路处理后送到 A/D 转换器。A/D 转换后输出 16 位的数字信号。为了充分利用 PCI 总线的传输带宽,将两次 A/D 转换的数据分别送入数据锁存器,组合成一个 32 位数,送入 32 位的 FIFO。数据经接口芯片传至 PCI 总线,送入内存。

软件设计时,将 FIFO 设置成由 PCI 初始化同步主控方式。定义中断条件:允许读计数器(MRTC)到零时产生中断。本系统中没有其它的中断,所以中断服务程序中不需做中断查询,可以直接处理采集到的数据。如果有必要,可以启动另外一次数据采集。




图 2 高速数据采集系统电路结构图

本文从影响数据采集系统性能的主要因素——微机总线和 A/D 转换器两个方面着手,对高速数据采集系统进行了研究,并提出实现方案。该数据采集系统采用 PCI 总线结构,以及 16 位分辨率的 AD7723 芯片进行 A/D 转换,改善了高速数据采集系统的性能,既提高了数据传输速度,又提高了数据测量精度,满足用户高速、高精度的测量要求。

参考文献

- 1 刘晖译. PCI 系统结构(第四版).北京:电子工业出版社, 2000
- 2 陈利学. 微机总线与接口设计. 成都:电子科技大学出版社, 1998
- 3 班荣峰. 基于专用芯片 S5933 的 PCI 总线接口设计. 北京:电子技术应用, 1998; 24(11): 55~57
- 4 高光天. 模数转换器应用技术. 北京:科学出版社, 2001

(收稿日期: 2001-04-20)


精密全自动台式表面贴装再流焊炉

年产量可达数万块表贴电路板;

非常适合中小企业、院校和科研单位中小批量生产和研发

北京航天华泰电子技术研究所推出新型台式 SMT 再流焊炉。该专利产品采用远红外辐射及强制热风混合加热、模糊控温技术和抽屉式工件台。实现绝对静止状态下的焊接,可贴装最精细表贴元器件,能完成双面板焊接,具有返修功能。主要技术指标:有效焊接面积(mm²):260×180、260×230、310×260、310×360;额定功率:2~3kw;工艺周期:4~5 分钟;外型尺寸(mm³):600×500(600)×280;电源电压:220V;整机重量约:40kg。

该表面贴装再流焊炉采用微电脑控制,可满足不同 SMD 焊接要求,整个焊接过程自动完成,操作简单,效率高,该产品采用免维护高可靠性设计。



北京航天华泰电子技术研究所

地址:北京航天二院西工业区内物资大楼 201 号

电话:(010)68766142 68765212

传真:(010)68766142

电子信箱:huatai@public.fhnet.cn.net