

# DS1990A iButton<sup>®</sup>序列号

#### www.iButton.com


#### DS1990A 独有特性

- DS1900 的升级版本,可在一个公共总线 上使用多种序列号的 <u>i</u>Button 产品
- 每设备有唯一的 48 位序列号
- 用于接近控制的廉价电子密钥
- 用于数据完整性测试的 8 位 CRC 校验码
- 读取时间可在 5ms 以内
- 温度范围 -40°C 至 +85°C


### iButton 的共性

- 工厂刻入检测过的64位注册码(8位家族码+48位序列码+8位CRC校验码),
   没有任何两个器件的注册码是相同的,这一唯一性确保每一个器件能够被绝对跟踪
- 适用于 MicroLAN<sup>TM</sup> 的多点控制器
- 短时间接触实现数字识别
- 基于芯片的数据载体提供了一种紧凑的存储信息方案
- 可以安装在某一物体上、并读取数据
- 通过单线与主机进行数据通信,传输速率 可达 16.3kbps,经济实惠
- 标准 16mm 直径和 1-Wire<sup>®</sup>协议,保证了与 其它 <u>i</u>Button 产品的兼容性
- 纽扣外形使其可以自动对准杯状检测器
- 注册号刻在耐用的不锈钢外壳上,能够经 受住恶劣的环境
- 安装时可以很容易地用自粘胶粘贴背面、 固定其翻边,或嵌装其环籍
- 当阅读器首次上电时进行在线检测应答。
- 符合 UL#913 (第四版)标准;本质安全设备, 经过 I级,1区,A,B,C组和指定 D区域 场合的认证

#### F3 MicroCan<sup>TM</sup>



#### F5 MicroCan



图中数据单位: mm

#### 定购信息

DS1990A-F3 F3 MicroCan DS1990A-F5 F5 MicroCan

#### 常用附件

DS9096P自粘胶垫DS9101多用途夹DS9093RA安装固定环

DS9093F 链扣

DS9092 iButton 读取探头

<u>i</u>Button 和 1-Wire 是 Dallas Semiconductor 的注册商标。 MicroCan 和 MicroLAN 是 Dallas Semiconductor 的商标。

1 of 10 011800

#### <u>i</u>Button 概述

DS1990A 为序列号 iButton ,是一种坚固的数据载体,可作为自动识别系统的电子注册号,DS1990A 内含一个工厂刻入的 64 位 ROM,其中包括: 48 位唯一序列码、8 位 CRC 校验码和 8 位 家族码 (01H)。数据采用 1-Wire 协议,仅通过一个信号引线和一个地回路来串行传送。DS1990A 与同属 iButton 系列的 DS1900 完全兼容,只是 DS1990A 提供了附加的 1-Wire 协议支持,从而允许使用 Search ROM 命令,这一功能使多个 DS1990A 能够同时存在于一个数据线上。

坚固耐用的 MicroCan 具有优秀的环境适应能力,可防尘、防潮、防震。这种紧凑的纽扣外形使其自动对准相应的探测器,易于人工操作使用。各种附件使 DS1990A 可以安装在塑料键盘、图像身份证、印刷电路版等各种光滑表面上。典型应用包括:访问控制、工作流程跟踪、管理工具和库存控制等。

#### 操作方式

DS1990A 内建 ROM 仅由单根数据线访问。依据 Dallas 的 1-Wire 协议,可以从中提取 48 位序列码,8 位家族码和 8 位 CRC 校验码。1-Wire 通信协议规定总线的收发按照特殊时隙下的总线状态进行、由主机发出的同步脉冲下降沿初始化。所有数据读写都按照低位在前的原则。

#### 1-Wire 总线系统

1-Wire 是在一条总线上连接一个主控器和多个从机设备的系统。任何情况下,DS1990A 都是从机设备,而总线控制器常由微控器充任。有关总线系统的讨论我们分为三个主题:硬件结构、处理流程和 1-Wire 的信令(信号类型和时钟)。对于更详细的协议描述,请参考 Book of DS19xx iButton Standards 第四章。

### 硬件配置


1-Wire 总线仅定义了一根信号线,所以让总线上每个设备都在适当的时刻运行是非常重要的。 为便于达到这一目的,每一个接入 1-Wire 总线的设备都采用开漏连接或三态输出。DS1990A 为漏极开路输出,内部等效电路(如图 2 所示)。总线主控器可以采用与其一致的等效电路。如果没有可利用的双向引脚,可将独立的输入、输出管脚连接起来用。在主控制器端需加一个上拉电阻,总线控制器的等效电路请参见图 3。在短距离传输情况下约需一个 5kΩ上拉电阻。一个多点系统由一个1-Wire 总线和连接在上面的多个从机设备组成。1-Wire 总线的最高数据传输率为 16.3kbps。

要注意的是 1-Wire 单总线的闲置状态为高电平。不管是何种原因,当传输操作过程需要暂停下来,且要求传送过程还能继续,则总线必须处于闲置状态;如果情况不是这样或者总线保持低电平超过 120μs,那总线上的所有器件将要复位。

### DS1990A 存储器图 图 1


|     | 8位 CRC 校验码 |     | 48 位序列码 |     | 8位家族码( | 01H) |
|-----|------------|-----|---------|-----|--------|------|
| MSB | LSB        | MSB |         | LSB | MSB    | LSB  |

### DS1990A 等效电路 图 2




# 总线主控器电路 图 3

#### A) Open Drain



#### B) Standard TTL



#### 处理流程

DS1990A 在 1-Wire 总线上的数据访问命令流程如下所示:

- 初始化
- ROM 功能命令
- 读取数据

#### 初始化

1-Wire 总线上所有的传输操作均由初始化序列开始。初始化序列由主机发出的复位脉冲(Reset Pulse)和从机发出的在线应答脉冲(Presence Pulse)组成。

在线应答脉冲使主机检测到 DS1990A 在总线上,并且已经准备就绪。详细内容请参阅"1-Wire 信令"一节。

#### ROM 功能命令

一旦主机检测到应答脉冲,就可以发出 ROM 功能命令。所有 ROM 操作命令的长度为 8 位。以下列出了这些命令的简要介绍(流程图参见图 4):

### Read ROM [33H] 或 [0FH]

此命令允许总线主控器读取 DS1990A 的 8 位家族码、唯一的 48 位序列码和 8 位 CRC 校验码。此命令仅当总线上只有一个 DS1990A 设备时可以使用。若总线上的从机设备超过一个,当各设备同时发送时将会引发数据冲突(开漏时产生线与结果)。为了确保与 DS1990 的兼容性,DS1990A 的 Read ROM 功能可以由 33H 或 0FH 命令实现,但针对 64 位 ROM 数据的命令,DS1990 只响应 0FH 命令。


# Match ROM [55H] / Skip ROM [CCH]

依据完整的 1-Wire 协议,Dallas Semiconductor 的所有 iButton 都可执行 Match ROM 和 Skip ROM 命令(参见 Book of DS19xx iButton Standards)。DS1990A 仅有一个 64 位的 ROM 而无其他附加的存储空间,所以 Match ROM 和 Skip ROM 命令都不可使用,若要在 1-Wire 总线中执行这一命令将无任何动作发生。DS1990A 将不会干扰任何在 1-Wire 多路总线中可以响应 Match ROM 和 Skip ROM 命令的设备(例如 DS1990A 和 DS1994 同时接入总线时)。

### Search ROM [F0H]

当一个系统启动初始化时,总线主控器可能并不知道有什么设备在 1-Wire 总线上或不知道它们的 64 位 ROM 码。Search ROM 命令允许总线主控器采用排除法来确认总线上所有设备的 64 位 ROM 码。具体的 ROM 搜索方法是反复执行一个简单的三步程序:读一位,读该位的补码,然后写入其期望值。总线控制器将对 ROM 中的所有位执行这三步程序。在此操作全部审查通过之后,主机就能读出每台从机设备 ROM 中的内容了。从机设备中余下的数码和它们的 ROM 代码可由另外的操作检测出来。有关 ROM 搜索的进一步讨论请见 Book of DS19xx iButton Standards 第五章,那里有一个实例介绍。

# ROM 功能流程图 图 4



### 1-Wire 信令

DS1990A 需要严格的通信协议来确保数据的完整性,此协议载单线上定义了四种类型的信号:包括复位脉冲和在线应答脉冲的复位过程、写0(Write0)、写1(Write1)和读数据(Read Data)。除了在线脉冲以外,其它类型的信号都由主机启动。


DS1990A 进行任何通信都要进行初始化处理(如图 5 所示)。一个复位脉冲紧跟一个在线应答脉冲表明 DS1990A 就绪,可执行恰当的 ROM 命令进行数据收发。

总线主控器发送  $(T_X)$  一个复位脉冲 (一个至少  $480\mu$ s 的低电平),然后总线主控器释放信号线进入接收模式 $(R_X)$ 。1-Wire 总线此时被  $5k\Omega$  上拉电阻拉至高电平,当检测到数据线上信号的上升沿后,DS1990A 等待 $(t_{PDH}, 15\text{-}60\mu$ s) 然后发送在线应答脉冲 $(t_{PDL}, 60\text{-}240\mu$ s)。

#### 读/写时隙

读/写时隙的定义如图 6 所示,主机将数据线置低初始化所有时隙。在数据线的下降沿通过触发 DS1990A 中的延时电路使得 DS1990A 与主机同步;在写时隙期间,延时电路决定何时 DS1990A 对数据线进行采样。至于读数据的时隙,如果传输的是"0",延时电路将决定 DS1990A 要高于主机写 1 即拉低数据线多长时间;如果数据位是"1",则 iButton 保持读数据的时隙不变。


### 初始化过程"复位和在线应答脉冲"图 5



\* 为了保证 1-Wire 总线上其它从机设备的中断信号不被屏蔽掉,必须使 t<sub>RSTL</sub> + t<sub>R</sub> 始终小于 960 μs。


### 读/写时隙图图6

# 写 1 (Write 1) 时隙




$$60\mu s \le t_{SLOT} < 120\mu s$$
  
 $1\mu s \le t_{LOW1} < 15\mu s$   
 $1\mu s \le t_{REC} < \infty$ 

### 写 0 (Write 0) 时隙



 $60\mu s \le t_{LOW0} < t_{SLOT} < 120\mu s$  $1\mu s \le t_{REC} < \infty$ 

# 读数据(Read-Data)时隙





$$60\mu s \le t_{SLOT} < 120\mu s$$

$$1\mu s \le t_{LOWR} < 15\mu s$$

$$0 \le t_{RELEASE} < 45\mu s$$

$$1\mu s \le t_{REC} < \infty$$

$$t_{RDV} = 15\mu s$$

$$t_{SU} = 1\mu s$$

### CRC 校验汇编程序 表 1

| DO_CRC:   | PUSH   | ACC                                    | ; save the accumulator  |
|-----------|--|--|---|
|           | PUSH   | B                                      | ; save the B register   |
|           | PUSH   | ACC                                    | ; save bits to be shifted   |
|           | MOV  | B,#8                                   | set shift=8 bits  |
| CRC_LOOP: | XRL  | A,CRC                                  | ; calculate CRC   |
|           | RRC  | A                                      | ; move it to the carry  |
|           | MOV  | A,CRC                                  | ; get the last CRC value  |
|           | JNC  | ZERO                                   | ; skip if data=0  |
|           | XRL  | A,#18H                                 | ; update the CRC value  |
| ZERO:     | RRC<br>MOV<br>POP<br>RR<br>PUSH<br>DJNZ<br>POP<br>POP<br>POP | A CRC,A ACC A ACC B,CRC_LOOP ACC B ACC | ; position the new CRC ; store the new CRC ; get the remaining bits ; position the next bit ; save the remaining bits ; repeat for 8 bits ; clean up the stack ; restore the B register ; restore the accumulator |

#### CRC 校验码的产生

为验证从 DS1990A 发送过来的数据的有效性,总线主控器将根据收到的数据产生一个 CRC 值。产生的校验码将与储存在 DS1990A 的最后 8 位数据进行比较。总线主控器根据 8 位家族码和 48 位识别码计算 CRC 值,但不处理记录在 DS1990A 中的 CRC 值。如果两个 CRC 值一致,则这次发送确认成功。

表一列出了产生 CRC 校验码的汇编程序。该程序用于 DS5000 软控制器,DS5000 与 8031/51 系列 微控器兼容。DO\_CRC 函数计算所有通过累加器字节的累计 CRC。需说明,CRC 变量应在程序执行前被初始化为 0。数据的每一字节放入累加器,调用 DO\_CRC 函数依次更新 CRC 变量。当所有数据经过 DO CRC 函数处理后,得到的 CRC 变量就是所求值。此程序的等效多项式如下:

$$CRC = X^8 + X^5 + X^4 + 1$$

在 Book of DS19xx iButton Standards 中您可看到详细介绍。

### 极限参数\*

任一管脚对地电压 工作温度 储存温度 -0.5V 至+7.0V -40°C 至+85°C -55°C 至+125°C

\* 这只是器件所能承受的极限值。在不超出极限参数的前提下,要使器件正常工作还需保证不超出特性参数列表中的限定条件。如果器件长时间处于这些极限参数下会影响其可靠性。

### 直流电特性

(V<sub>PUP</sub>=2.8V 至 6.0V; -40°C 至+85°C)

| 参数          | 符号                | 最小   | 典型        | 最大                   | 单位 | 注释  |
|-------------|-------------------|------|-----------|----------------------|----|-----|
| 逻辑 1        | $V_{ m IH}$       | 2.2  |           | V <sub>CC</sub> +0.3 | V  | 1,6 |
| 逻辑 0        | $V_{ m OL}$       | -0.3 |           | +0.8                 | V  | 1   |
| 输出逻辑低 @ 4mA | $V_{ m OL}$       |      |           | 0.4                  | V  | 1   |
| 输出逻辑高       | $V_{\mathrm{OH}}$ |      | $V_{PUP}$ | 6.0                  | V  | 1,2 |
| 输入负载电流      | $I_{\mathrm{L}}$  |      | 5         |                      | μΑ | 3   |
| 工作电荷        | $Q_{OP}$          |      |           | 30                   | nC | 7,8 |

电容 (TA = 25°C)

| 参数           | 符号                  | 最小 | 典型  | 最大  | 单位 | 注释 |
|--------------|---------------------|----|-----|-----|----|----|
| I/O (1-Wire) | C <sub>IN/OUT</sub> |    | 100 | 800 | pF | 9  |

### 交流电特性

(V<sub>PUP</sub>=2.8V 至 6.0V; -40°C 至+85°C)

| 参数        | 符号               | 最小       | 典型 | 最大  | 单位 | 注释 |
|-----------|------------------|----------|----|-----|----|----|
| 时隙        | $t_{ m SLOT}$    | 60       |    | 120 | μs |    |
| 写 1 低电平时间 | $t_{ m LOW1}$    | 1        |    | 15  | μs |    |
| 写 0 低电平时间 | $t_{ m LOW0}$    | 60       |    | 120 | μs |    |
| 读数据有效     | $t_{ m RDV}$     | 15 (精确值) |    | μs  |    |    |
| 释放时间      | $t_{ m RELEASE}$ | 0        | 15 | 45  | μs |    |
| 读数据建立时间   | $t_{ m SU}$      |          |    | 1   | μs | 5  |
| 恢复时间      | $t_{REC}$        | 1        |    |     | μs |    |
| 复位高电平时间   | $t_{RSTH}$       | 480      |    |     | μs | 4  |
| 复位低电平时间   | $t_{ m RSTL}$    | 480      |    |     | μs | 10 |
| 在线检测高电平   | $t_{PDH}$        | 15       |    | 60  | μs |    |
| 在线检测低电平   | $t_{ m PDL}$     | 60       |    | 240 | μs |    |

#### 注释:

- 1. 所有电压皆为对地电压。
- 2. V<sub>PIIP</sub>= 外部上拉电压。
- 3. 输入负载对地。
- 4. 在复位时间结束前,无法进行其它复位操作或数据通信序列。
- 5. 读数据建立时间表示主机必须把 1-Wire 总线拉低读 1 位数据,数据保证在这一下降沿的 1μs 内有效、并在随后的 14μs 内保持有效(从 1-Wire 总线下降沿算起共 15μs)。
- 6. V<sub>III</sub> 是外部上拉电阻和 V<sub>CC</sub> 电源的函数。
- 7. 30 纳库仑每 72 时隙@ 5.0V。
- 8. 当  $V_{CC}$ =5.0V 和对  $V_{CC}$ 有 5k $\Omega$  上拉电阻,最大时隙是120 $\mu$ s。
- 9. 刚加电时,I/O 管脚可能产生 800pF 的电容。如果 I/O 线上电压经  $5k\Omega$ 电阻被上拉至  $V_{CC}$ ,5μs 之后寄生电容将不再对正常通信构成影响。
- 10. 为允许中断信号正常运转,复位置低时间(t<sub>RSTL</sub>) 应当限制在 960μs 以内, 否则与 DS1994 在总线上公用时, 它将屏蔽或禁止中断脉冲。