

2021/4/26

## コンピュータアーキテクチャ論 Ex04

S1260027  
Shunsuke Onuki

### 課題 4-1: ALU のシミュレーション

### 課題 4-2: レジスタファイルのシミュレーション

### 課題 4-1: ALU のシミュレーション

ALU 全体が正しく動作しているのかを確認するため、シミュレーション結果と期待値を比べる。以下の表を参考にシミュレーションを行う。

AND: ALU制御入力: 0000				加算: ALU制御入力: 0010			
A	B	ゼロ判定期待値	結果期待値	A	B	ゼロ判定期待値	結果期待値
0000 0000	0000 0000	1	0	0000 0000	0000 0000	1	0
0F0F 0F0F	F0F0 F0F0	1	0	0F0F 0F0F	F0F0 F0F0	0	FFFF FFFF
F0F0 F0F0	0F0F 0F0F	1	0	7FFF FFFF	0000 0001	0	8000 0000
FFFF FFFF	FFFF FFFF	0	FFFF FFFF	FFFF FFFF	0000 0001	1	0
D8A3 B8D4	63B9 D6F2	0	40A1 90D0	D8A3 B8D4	63B9 D6F2	0	3C5D 8FC6

OR: ALU制御入力: 0001				減算: ALU制御入力: 0110			
A	B	ゼロ判定期待値	結果期待値	A	B	ゼロ判定期待値	結果期待値
0000 0000	0000 0000	1	0	0000 0000	0000 0000	1	0
0F0F 0F0F	F0F0 F0F0	0	FFFF FFFF	0000 0000	0000 0001	0	FFFF FFFF
F0F0 F0F0	0F0F 0F0F	0	FFFF FFFF	0000 0001	8000 0001	0	8000 0000
FFFF FFFF	FFFF FFFF	0	FFFF FFFF	0000 0001	0000 0001	1	0
D8A3 B8D4	63B9 D6F2	0	FBBB FEF6	D8A3 B8D4	63B9 D6F2	0	74E9 E1E2

Set on less than: ALU制御入力: 0111			
A	B	ゼロ判定期待値	結果期待値
0000 0000	0000 0000	1	0
0000 0000	0000 0001	0	1
0000 0001	8000 0001	0	1
0000 0001	0000 0001	1	0
D8A3 B8D4	63B9 D6F2	1	0

## Testfixture.verilog

```
// Verilog stimulus file.  
// Please do not create a mc
```

```
// Default verilog stimulus.
```

```
initial  
begin
```

```
    A[31:0] = 32'h00000000;
```

```
    B[31:0] = 32'h00000000;
```

```
    ALUCode[3:0] = 4'b0000;  
#300
```

```
    A[31:0] = 32'h0F0F0F0F;
```

```
    B[31:0] = 32'hF0F0F0F0;
```

```
#300
```

```
    A[31:0] = 32'hF0F0F0F0;
```

```
    B[31:0] = 32'h0F0F0F0F;
```

```
#300
```

```
    A[31:0] = 32'hFFFFFFFF;
```

```
    B[31:0] = 32'hFFFFFFFF;
```

```
#300
```

```
    A[31:0] = 32'hD8A3B8D4;
```

```
    B[31:0] = 32'h63B9D6F2;
```

```
#300
```

```
    A[31:0] = 32'h00000000;
```

```
    B[31:0] = 32'h00000000;
```

```
    ALUCode[3:0] = 4'b0001;
```

```
#300
```

```
    A[31:0] = 32'h0F0F0F0F;
```

```
    B[31:0] = 32'hF0F0F0F0;
```

```
#300
```

```
    A[31:0] = 32'hF0F0F0F0;
```

```
    B[31:0] = 32'h0F0F0F0F;
```

```
#300
```

```
    A[31:0] = 32'hFFFFFFFF;
```

```
    B[31:0] = 32'hFFFFFFFF;
```

```
#300
```

```
    A[31:0] = 32'hD8A3B8D4;
```

```
    B[31:0] = 32'h63B9D6F2;
```

```
#300
```

```
    A[31:0] = 32'h00000000;
```

```
    B[31:0] = 32'h00000000;
```

```
    ALUCode[3:0] = 4'b0010;
```

```
#300
```

```
    A[31:0] = 32'h0F0F0F0F;
```

```
    B[31:0] = 32'hF0F0F0F0;
```

```
#300
```

```
    A[31:0] = 32'h7FFFFFFF;
```

```
    B[31:0] = 32'h00000001;
```

```
#300
```

```
    A[31:0] = 32'hFFFFFFFF;
```

```
    B[31:0] = 32'h00000001;
```

```
#300
```

```
    A[31:0] = 32'hD8A3B8D4;
```

```
    B[31:0] = 32'h63B9D6F2;
```

```
#300
```

```
    A[31:0] = 32'h00000000;
```

```
    B[31:0] = 32'h00000000;
```

```
    ALUCode[3:0] = 4'b0110;
```

```
#300
```

```
    A[31:0] = 32'h00000000;
```

```
    B[31:0] = 32'h00000001;
```

```
#300
```

```
    A[31:0] = 32'h00000001;
```

```
    B[31:0] = 32'h80000001;
```

```
#300
```

```
    A[31:0] = 32'h00000001;
```

```
    B[31:0] = 32'h00000001;
```

```
#300
```

```
    A[31:0] = 32'hD8A3B8D4;
```

```
    B[31:0] = 32'h63B9D6F2;
```

```
#300
```

```

    A[31:0] = 32'h00000000;

    B[31:0] = 32'h00000000;

    ALUCode[3:0] = 4'b0111;
#300
    A[31:0] = 32'h00000000;

    B[31:0] = 32'h00000001;

#300
    A[31:0] = 32'h00000001;

    B[31:0] = 32'h80000001;

#300
    A[31:0] = 32'h00000001;

    B[31:0] = 32'h00000001;


#300
    A[31:0] = 32'hD8A3B8D4;

    B[31:0] = 32'h63B9D6F2;

#300
$finish;
end

```

回路図

[illegible]

5,000,000ps				6,000,000ps				7,000,000ps			
00000000		00000001		D8A3B8D4	00000000		00000001		D8A3B8D4		
00000000	00000001	80000001	00000001	63B9D6F2	00000000	00000001	80000001	00000001	63B9D6F2		
6					7						
1	0	0	1	0	1	0	0	1	1		
00000000	FFFFFFFF	80000000	00000000	74E9E1E2	00000000	00000001	00000001	00000000	00000000		
Zeroが1 なので Sは0になる	負の符号が 付かない ので 繰り下げて 00000000 -	負の符号が 付かない ので 繰り下げて 00000001 -	Zeroが1 なので Sは0になる	D8A3B8D4 - 63B9D6F2 は 74E9E1E2	Zeroが1 なので Sは0になる	00000000 より 00000001 は大きい ので Sは1になる	00000001 より 80000001 は大きい ので Sは1になる	Zeroが1 なので Sは0になる	D8A3B8D4 より 63B9D6F2 は 小さいので Sは0になる		
00000001 80000001 は FFFFFFFF 80000000											
ALUCodeが110(2) の時は減算回路の挙動をする								ALUCodeが111(2) の時は比較回路の挙動をする			

理想値の表と見比べると正しい値が出力されていることがわかる。

## 課題 4-2: レジスタファイルのシミュレーション

レジスタファイルの動作を確認するためテストベンチ(testfixture)を作成し、動作を確認する

Testfixture

```
// Verilog stimulus file.
// Please do not create a module in this file.

// Default verilog stimulus.

initial
begin

    CK = 1'b0;
    CLR = 1'b1;
    WriteEN = 1'b1;
    ReadReg1[4:0] = 5'b00001;

    ReadReg2[4:0] = 5'b00010;

    #100

    CLR = 1'b0;

    #50

    WriteData[31:0] = 32'b0000000010010011000000000000100111;
    WriteReg[4:0] = 5'b00001;

    #150

    WriteReg[4:0] = 5'b00010;
    WriteData[31:0] = 32'b0000000000000000000010000000100001;

    #150

    WriteEN = 1'b0;

    #150

    $finish;

end
always #50 CK = ~CK;
```

回路図

Baseline▼=0		Baseline = 0					
Cursor-Baseline▼=600,000ps		TimeA = 600,000ps					
Name	Cursor	0	100,000ps	200,000ps	300,000ps	400,000ps	500,000ps
WriteData[31:0]	1h 00002021	xxxxxxxxxx		01260027	00002021		
WriteReg[4:0]	1h 02	xxx		01	02		
CK	1	0	0	0	0	0	0
CLR	0	1	0	0	0	0	0
WriteEN	0	1	1	1	1	1	0
ReadData[31:0]	1h 01260027	▶ 00000000		xxxxxxxxxx	01260027		
ReadReg[4:0]	1h 01	01					
ReadData2[31:0]	1h 00002021	▶ 00000000		xxxxxxxxxx		00002021	
ReadReg2[4:0]	1h 02	02					
		CLRが1なので何も書き込まれない	CKが0なので何も書き込まれない	CKが1でもWriteDataとWriteRegに何も書き込まれない	CKが0なので書き込み何も書き込まれない	CKが0なので何も書き込まれない	WriteENが0なので何も書き込まれない
		CLRが1なので何も書き込まれない	CKが1でもWriteDataとWriteRegに何も書き込まれない	WriteRegとReadReg 1が同じなのでWriteDataがReadData 1に書き込まれる	WriteRegとReadReg 2が同じなのでWriteDataがReadData 2に書き込まれる		WriteENが0なので何も書き込まれない

結果