得分

第五题(15分)

Cache 为处理器提供了一个高性能的存储器层次框架。下面是一个 8 位存储器地址 引用的列表(地址单位为字节,地址为10进制表示):

3, 180, 43, 2, 191, 88, 190, 14, 181, 44

1. (7分)考虑如下 cache (S=2, E=2),每个 cache block 大小为 2 个字节。假设 cache 初始状态为空,替换策略为LRU。请填补下表:

(Tag 使用二进制格式; Data 使用十进制格式,例: M[6-7]表示地址 6 和 7 对 应的数据)

SET 0 SET 1

V	Tag	Data	V	TAG	Data
1			1		
1			1		

次(1分),分别访问地址 共命中 (地址用 10 进制表示,

2分)

解答:

答案:

CET	Λ
OLI	U

	V	Tag	Data	V	TAG	Data	
SET 0 1 101101		1	001011				
		M[180-181]			M[44-45]		
SET 1 1		000	0011 1		1011	101111	
		M[14	1-15]		M[190-	191]	

共命中 3次

(表格上每空格 1 分, tag 和 data 都正确才得分;)

命中次数回答正确得1分;

分别为访问地址 2、190、181(三个地址完全正确得 2分, 答对两个得 1分)

2. (4分)现在有另外两种直接映射的 cache 设计方案 C1和 C2, 每种方案的 cache 总大小都为8个字节,C1块大小为2个字节,C2块大小为4个字节。假设从 内存加载一次数据到 cache 的时间为 25 个周期,访问一次 C1 的时间为 3 个周 期,访问一次 C2 的时间为 5 个周期。针对第一问的地址访问序列,哪一种 cache 的设计更好?(请分别给出两种 cache 访问第一问地址序列的总时间以及 miss rate)

答案:

Address	Binary address	C1 hit/miss	C2 hit/Miss
3	000000 11	M	М
180	101101 00	M	М
43	001010 11	M	М

2	000000 10	M	M
191	101111 11	M	М
88	010110 00	M	М
190	101111 10	Н	Н
14	000011 10	M	M
181	101101 01	Н	M
44	001011 00	M	M

C1 更好。(1分)

C1: miss rate = 8/10 = 80%, (0.5 分) total cycles = 8 * 25 + 10 * 3 = 230 (1 分)

C2: miss rate = 9/10 = 90%, (0.5分) total cycles = 9 * 25 + 10 * 5 = 275 (1分)

3. (2分)现在考虑另外一个计算机系统。在该系统中,存储器地址为 32 位,并采用如下的 cache:

Cache datasize	Cache block size	Cache mode
32 KiB	8 Bytes	直接映射

此 cache 至少要占用_____Bytes. (datasize + (valid bit size + tag size) * blocks)

答案:

cache block 为 8 bytes, 所以 b=3;

cache block 一共 32*1024 / 8 = 4096 个,又因为是直接映射,所以 s=12; 于是 tag 位一共 t = 32 - s - t = 17。所以总大小为:

totalsize = datasize + (valid bit size + tag size) * blocks = 32 * 1024 + (1 + 17) * 4096 / 8 = 41984 (bytes)