MF KVM v2 r7d 訊號完整性（SI）通道模型報告

來源：analysis_r7f/si/SI_REPORT.md（本文）；v2_r7f/R7F_REPORT.md 第 5 節（附錄）

本文是對 r7d 板做的通道分析，檔案沒有隨 r7f 改寫。r7f 新增的 SD 22 Ω、LCD 33 Ω 串聯電阻的結果在最後的附錄。CSI、TMDS、USB 的銅沒有因這些項目改變（見 pairs / refplane 驗證）。

日期 2026-11-08 ~ 09。對象是 `v2_r7d/out/p4_kvm_mini.kicad_pcb`（6 層，40 × 45 mm，JLC06121H-3313）。**只讀，沒有動 `v2_r7d` 和 `v2_r7e`。** 所有腳本、模型和結果都在 `analysis_r7d/si/`，重跑方式見第 9 節。

範圍聲明： 這份報告**不宣稱** HDMI 或 CSI-2 協定相容，也不宣稱「HDMI / CSI 已驗證」。TC358743 和 ESP32-P4 都沒有公開的 IBIS 或 S 參數，HDMI 連接器、模組內部走線、microSD 卡和 LCD 排線也沒有。下面的結論分兩類，每一項都會標出來：

- **模型驗證：** 板上銅箔幾何（從板檔截面抽出）、JLC 疊構，加上 TI 的 ESD 模型。
- **依賴假設：** 端點、連接器、模組、排線，以及 P4 的驅動邊緣。

---

1. 判定總表

#	項目	判定	關鍵數字	依據
1	疊構和 JLC06121H-3313 一致	**符合**	3313 0.0994 / core 0.35 / 2116 0.1088 mm，銅 0.035 / 0.0152，總厚 1.1384 mm，和板檔逐層相同	JLC 官方 API（2026-11-08）
2	TMDS / CSI 100 Ω（0.127/0.198）	**符合**	標稱 100.7 Ω。MC 100.2 ± 4.1 Ω，99% 區間 91.6–110.1 Ω，超出 ±10% 的比例 0.7%	模型驗證；Dk/厚度/蝕刻公差是假設
3	USB HS 90 Ω（0.18/0.32）	**符合**	標稱 90.2 Ω。MC 90.1 ± 3.6 Ω，超出比例 0.3%。板上實際（兩側有 GND 鋪銅）約 85–86 Ω	同上
4	TMDS 在 U8/U9 flow-through 段（0.127/0.373）	**注意，影響很小**	標稱 107.6 Ω，28.7% 的組合會超出 ±10%。這段約 1 mm，35 ps TDR 最高 107 Ω	模型驗證
5	HDMI TMDS ×4，板上通道（J2 → ESD → U7 球）	**符合（只限板子）**	371 MHz 的 IL ≤ 0.062 dB，RL ≤ −41.9 dB。TDR：200 ps 下 97.3–100.3 Ω，35 ps 下 89.4–107 Ω。組內 skew ≤ 1.9 ps	模型驗證
6	HDMI 接收端（含 TC358743 輸入電容）	**未驗證**	假設 C_rx 1.5 pF/腳時，200 ps TDR 為 75.7–96.2 Ω，會跌破 85 Ω	缺 TC358743 IBIS
7	CSI-2 D0/D1/CK，板上通道（U7 → 模組焊盤）	**符合（只限板子）**	486 MHz（972 Mbps）的 IL ≤ 0.058 dB，RL ≤ −31.4 dB。TDR：100 ps 下 90.5–95.4 Ω，CK 離 −10% 只剩 0.5 Ω，原因是模組焊盤和 BGA 焊盤。eye 在所有角落值下 ≥ 98.8%	模型驗證；模組內部是假設
8	USB HS（J3 → U3 → U1）	**符合**	240 MHz 的 IL 0.033 dB。TDR 81–86 Ω（±15% 內，±10% 內）	模型驗證；PHY 端是假設
9	TMDS 對間串音（8 線等距 0.325 mm 並排）	**符合，餘裕大**	tr 75 ps 時 FEXT ≤ 0.61%、NEXT ≤ 1.55%；eye 中心沒有可量到的閉合	模型驗證；端點是假設
10	CSI 對間串音	**符合**	FEXT ≤ 0.06%，NEXT ≤ 0.19%（平行段 ≤ 0.8 mm）	模型驗證

#	項目	判定	關鍵數字	依據
11	**SD 長線反射（寫入）**	**不符合，要修（韌體或硬體擇一）**	驅動 level 3（約 17 Ω，IDF 的 SDMMC driver 寫死）、邊緣 0.5 ns 時，卡端未鉗位過衝 0.79–1.16 V，超過 VDD + 0.3 V。邊緣 1 ns 時是 0.32–0.75 V。改用 22 Ω 串聯：≤ 0.16 V。改驅動 level 2：≤ 0.24 V	依賴假設（P4 沒有 IBIS）
12	SD 長線反射（讀取，卡驅動）	**依賴假設**	卡驅動 25 Ω、0.5 ns 時，P4 端 0.42–0.80 V；卡驅動 50 Ω 或 1 ns 時 ≤ 0.25 V	卡沒有模型
13	SD 上拉分支（14–19 mm）	**符合，沒有傷害**	有分支時過衝反而小 0–0.15 V，延遲不變	模型驗證（分支幾何是實際的）
14	SD 串音	**符合**	CLK → D0 平行 6.3 mm、間隙 0.148 mm，卡端最壞 46 mV（tr 0.5 ns），VIL 是 825 mV	模型驗證；驅動是假設
15	SD_D1 在 In2 貼板邊 7.4 mm、沒有參考面	**注意**	線離板邊 0.257 mm。In1/In3 平面從 x = 80.45 才開始，這段 Zse 升到 66–74 Ω。SI 影響已含在第 11 項裡，影響很小；EMI 沒有量化	模型驗證（SI 部分）
16	SD 換層沒有 GND 回流孔	**注意**	SD_CMD、SD_D3（F↔B）1.5 mm 內沒有 GND 孔，SD_D2 最近 1.44 mm。估計回流電感約 1 nH	估算
17	**LCD SPI（J6 → 排線 → GC9A01）**	**依賴假設，餘裕不足**	預設 level 2（假設約 34 Ω）、不加串聯 R 時：CLK 未鉗位過衝最高 1.51 V；CLK 邊緣打到 CS 0.80 V，VIL 0.99 V，只剩 0.19 V。level 3 時 1.08 V，不符合。加 33 Ω：0.65 V / 0.58 V	排線、面板全是假設
18	REFCLK 27 MHz（Y1 → R24 22 Ω → U7）	**符合**	所有角落值都沒有過衝	振盪器邊緣取自 YSO110TR 規格 ≤ 4 ns；快的那端是假設
19	USB FS（J5，12 Mbps）	**符合（只用速率論證）**	27 mm ≈ 0.19 ns，遠小於 FS 的 4–20 ns 邊緣，可以當集總元件。沒有另外模擬	—

一句話結論： 高速差動通道（TMDS、CSI、USB HS）的板上部分損耗和反射都很小，有大量餘裕。真正有風險的是兩條單端低速線：SD 和 LCD。原因是 P4 的強驅動沒有串聯端接，LCD 還多了排線的 LC 諧振和共用回流造成的串音。兩項都可以用韌體降低驅動強度來處理，不改板也行。如果要在板上加串聯 R，只有送板前這一次機會。

---

2. 送板前必改（must-fix-before-fab）

這一節沒有「板子不改就會壞」的硬性 SI 阻擋項。下面兩項列在這裡，原因是**硬體做法只能在送板前決定**。如果確定走韌體做法，硬體就不用動。

2.1 SD 的串聯端接，兩條路擇一

- **硬體：** 在 SD_CLK、SD_CMD、SD_D0–D3 上加 0402 串聯 **22 Ω**（33 Ω 更保守），**放在 U1 焊盤旁 1–2 mm 內**，也就是 U1.67–72 和第一個 via 之間。
  - 預期效果（寫入，level 3，0.5 ns）：過衝從 0.79–1.16 V 降到 **0.03–0.16 V**（22 Ω）或 **≤ 0.01 V**（33 Ω）。
  - 10–90 上升時間從約 0.45 ns 變成約 0.8 ns（22 Ω）。40 MHz 的半週期是 12.5 ns，時序影響可忽略。
  - 這和 Espressif《ESP32-P4 Hardware Design Guidelines》p.20「SDIO 預留串聯電阻」的建議一致。
- **韌體：** espkvm 帶了自己的 `components/esp_driver_sdmmc`。它在 `configure_pin_iomux()` 寫死 `gpio_set_drive_capability(gpio_num, 3)`（`sd_host_sdmmc.c:1204`）。把 GPIO39–44 改成 **level 2**：
  - 預期效果：過衝降到 **0.05–0.24 V**（0.5 ns）或 **≤ 0.12 V**（1 ns）。
  - 不用改板。但這是在改 ESP-IDF 元件，要在 v2 韌體記錄裡註明。
- **依賴假設：** P4 的實際邊緣速率和輸出阻抗。17 Ω 是從規格書 Table 5-4 的 VOH/IOH 推出來的；0.5 ns 和 1 ns 是假設的區間，因為沒有 IBIS。

2.2 LCD SPI 的串聯端接或驅動強度，兩條路擇一

- **硬體：** 在 LCD_CLK、LCD_DIN 上加串聯 **33 Ω**（CS、DC 也可以加），放在 U1.24–27 旁。板上走線只有約 1 mm，所以 R 必須緊貼 U1 或 J6。
  - 預期效果（level 2，最壞假設）：CLK 過衝從 1.51 V 降到 0.65 V；單一 CLK 邊緣打到 CS 的串音從 0.80 V 降到 0.58 V，對 VIL 0.99 V 的餘裕從 0.19 V 變成 0.41 V。
- **韌體：** SPI 初始化後，把 GPIO9–13 設成 **level 1**（假設約 68 Ω）。
  - 預期效果：過衝 0.63 V，CS 串音 0.57 V。不用改板。
  - **不要用 level 3：** CS 串音會到 1.08 V，超過 VIL。
- **依賴假設：** 排線長度（50–200 mm）、線材（AWG28，1 mm 間距平排）、面板輸入電容（5–15 pF）、GC9A01 的 VIL/VIH（0.3/0.7 VDDI；這個資料夾裡沒有 GC9A01 規格書）。
- **這個串音主要來自共用回流：** J6 的 8 腳裡只有第 2 腳是 GND，CLK 在第 4 腳，CS 在第 5 腳。排線上 CLK 和 CS 的反向耦合係數 Kb 達 0.24。因為是比例型的電感耦合，放慢邊緣只能減輕一部分。腳位由 Waveshare 模組決定，改不了。

---

3. 建議修改（recommended）

依效益排序。

1. **SD_D1 離開板邊。**
   - 現況：In2 上 y 97.5–104.8 有 7.4 mm 走在 x = 80.32–80.39，板邊在 x = 80.0，In1/In3 的平面在 x = 80.45 才開始，這段沒有上下參考面。
   - 做法：往內移到平面邊緣內至少 0.5 mm。
   - 預期效果：Zse 從 66–74 Ω 回到 49.5 Ω；回流不必繞到平面邊緣，板邊輻射也會降低。SI 部分在 40 MHz 下影響很小（已含在第 11 項的模擬裡）。主要是 EMI 和回流的考量，這部分沒有量化。
   - 這段符合專案 0.2 mm 的板邊規則，所以不是 DRC 問題。
2. **SD 換層加 GND 回流孔。**
   - SD_CMD（83.44, 99.96）、SD_D3（83.01, 99.67）、SD_D2（83.44, 97.06）都是 F→B 換層，參考面從 In1 換到 In4，但 1.5 mm 內沒有 GND 孔（D2 最近 1.44 mm）。
   - 做法：每顆旁邊 0.5 mm 內加一顆 GND 孔。
   - 預期效果：回流電感從約 1 nH（d ≈ 2 mm 的估算）降到約 0.4 nH。17 Ω 驅動、0.5 ns 邊緣時，換層處的地彈從約 0.1 V 降到約 0.04 V。
   - F→In2 的換層（SD_CLK/D0/D1 第一顆 via）共用 In1 GND，比較不急。但 In2 的另一半回流在 In3（3V3）上，要靠去耦電容回來。
   - Espressif 指南 p.25 要求 SDIO 不換層；目前每條 SD 換 1–2 次層，模擬結果可以接受。
3. **TMDS 對間間距**（只有在之後要重新佈線時才做）。
   - 現況：8 條線等距 0.325 mm，對間間隙和對內一樣是 0.198 mm。
   - 做法：對間改 3W（0.381 mm）。
   - 預期效果：D0←CK 的 NEXT 1.55% → 0.45%，FEXT 0.61% → 0.26%。4W 是 0.25% / 0.16%；間隙 0.40 加 0.10 mm GND guard 是 0.14% / 0.08%。
   - 現有串音已經很小，不值得為這個單獨改版。
4. **SD_CLK 和 SD_D0 的間距**（In2，平行 6.3 mm，平均間隙 0.148 mm，最小 0.10 mm）。
   - 做法：改 3W（0.381 mm）。
   - 預期效果：卡端串音 46 mV → 8 mV；間隙 0.30 加 GND guard 是 4 mV。
   - 現況已經有約 18 倍的雜訊餘裕，所以優先度低。
5. **CSI_CK_P 換層孔**（105.60, 97.30）最近的 GND 孔在 1.3 mm，其他 CSI 換層孔是 0.52–0.65 mm。Espressif p.28 要求每個換層旁有一對 GND 回流孔，建議在 CK 旁補一顆。這項只是規則對照，沒有模擬出問題。

---

4. 原型實測（measure-on-prototype）

量什麼	怎麼量	用來補哪個缺口
HDMI 接收端 TDR	在 J2 用 TDR 量（200 ps，100 Ω 差動），TC358743 要上電	TC358743 的輸入電容和終端（第 6 項）。CTS 式的接收端阻抗只能這樣確認
CSI 鏈路品質	972 Mbps 下看 TC358743 和 P4 CSI 的錯誤計數，跨溫度跑長時間。有 ≥ 4 GHz 差動探棒的話，量模組焊盤的 HS 訊號	模組內部走線和 P4 的 D-PHY RX（第 7 項）
SD 過衝	用 ≥ 1 GHz 的探棒在 J7 的 CLK、D1 腳量，比較修改前後	P4 的實際邊緣和鉗位（第 11、12 項）
LCD 面板端 CLK/CS	用實際排線，在面板端量 CLK 和 CS，觸發在 CLK 邊緣	排線和面板假設（第 17 項）
USB HS	至少確認 HS 列舉，並長時間大量傳輸看錯誤；有 USB-IF 測試治具的話量 eye	P4 HS PHY 和 USB-C 連接器
近場 EMI	掃 SD_D1 板邊段和 LCD 排線	第 15 項的 EMI 部分
JLC 阻抗測試報告	下單時要求阻抗測試條	取代假設的 Dk 公差。注意 JLC 兩頁規格不一致：能力頁寫 ±10%，疊構說明頁寫免費測試是 ±20%

5. 缺少的模型，以及各自能補上的缺口

缺少的模型	來源	能補上的判定
TC358743 IBIS（HDMI RX 終端和輸入電容、CSI D-PHY TX）	Toshiba 業務，可能要 NDA。公開頁面只有規格書，2026-11-08 查過	第 6 項 HDMI 接收端 TDR/RL；第 7 項的 TX 邊緣
ESP32-P4 IBIS（GPIO 各驅動 level、CSI RX、USB PHY）	Espressif。官網、docs、GitHub 都沒有，要另外申請	第 11、12、17 項的過衝和串音數字；第 7、8 項的接收端
Waveshare ESP32-P4-Module 內部佈線（CSI/SD/USB 長度和疊構）	Waveshare 只公開原理圖，沒有長度	第 7、8、11 項模組端的長度假設（目前 CSI 5–20 mm、SD 5–20 mm）
HDMI-001S（XUNPU）S 參數	原廠沒有公開	第 5、6 項連接器段（目前假設 100 Ω ± 15%、40 ps）
microSD 座（Molex 104031-0811）、SD 卡 IBIS	Molex / 卡廠	第 11、12 項卡端（目前假設接觸 1 nH/0.3 pF、卡 7–10 pF/2 nH）
LCD 排線的實際規格、GC9A01 面板輸入模型	實際採購的排線和 Waveshare 面板	第 17 項（目前假設 50–200 mm、AWG28、5–15 pF）

6. Task 1：疊構與阻抗

6.1 JLC06121H-3313（官方，2026-11-08）

來源：

- JLC 即時 API：`https://jlcpcb.com/api/overseas-shop-cart/v1/shoppingCart/getImpedanceTemplateSettings`，POST `{stencilLayer:6, stencilPly:1.2, cuprumThickness:1, insideCuprumThickness:0.5}`。這就是 `https://jlcpcb.com/impedance` 選 6 層、1.2 mm 時顯示的資料，也是 6 層 1.2 mm「無要求」的預設模板。原始回應存在 scratchpad 的 `jlc/` 底下。
- `https://jlcpcb.com/impedance`
- `https://jlcpcb.com/help/article/User-Guide-to-the-JLCPCB-Impedance-Calculator`
- `https://jlcpcb.com/capabilities/pcb-capabilities`
- `https://jlcpcb.com/help/article/multi-layer-pcb-standard-laminated-structures`
- 摘要在 `models/jlc_stackup_research.json`。

層	材料	厚度 mm	Dk（JLC）
L1 F	銅 1 oz	0.035	
PP	3313 × 1	0.0994	4.1
L2 In1（GND）	銅 0.5 oz	0.0152	
Core	0.35 mm	0.35	4.6
L3 In2（訊號）	銅	0.0152	
PP	2116 × 1	0.1088	4.16
L4 In3（3V3）	銅	0.0152	
Core	0.35 mm	0.35	4.6
L5 In4（GND）	銅	0.0152	
PP	3313 × 1	0.0994	4.1
L6 B	銅 1 oz	0.035	

- **壓合厚度** 1.1384 mm，和板檔完全相同。
- **防焊：** 基材上 1.2 mil，銅上 0.6 mil，Dk 3.8。
- **梯形：** 上寬 = 下寬 − 0.7 mil。
- **板材：** 計算器說明寫 4–8 層假設 Nan Ya NP-155F。
- **JLC 沒有公布的：** Dk 的量測頻率、Df、蝕刻因子、銅厚公差。
- **外層銅厚** JLC 自己就不一致：疊構資料寫 0.035 mm，計算器說明寫 1.6 mil。

6.2 Dk/Df 對頻率（Djordjevic-Sarkar 模型，錨定在 1 GHz）

- **Dk：** 用 JLC 的數值，**假設**它是 1 GHz 的值。
- **Df：** 0.016 是**假設**。NP-155F 的第三方資料是 0.013–0.016 @ 1 GHz，官方沒有公布。
- 高 Df 角落值用 0.020。

f	Dk 3313	Df	Zdiff（0.127/0.198）	ps/mm
100 MHz	4.196	0.0156	99.9	5.87
240 MHz（USB Nyq）	4.160	0.0158	100.2	5.85
371 MHz（TMDS Nyq）	4.141	0.0158	100.3	5.84
486 MHz（CSI Nyq）	4.130	0.0159	100.4	5.84
1 GHz	4.100	0.0160	100.7	5.82
3 GHz	4.054	0.0162	101.1	5.80

6.3 各受控幾何的阻抗與公差

計算方法：

- 2D 場解算器 `scripts/s3_solver.py`，從 r6 複製過來，只修了導體標記的容差，見 6.5 節。
- 防焊和梯形用 JLC 的數字。
- MC 跑 300 組，各參數的變動範圍：

參數	範圍
Dk	±0.2
介質厚	±10%
線寬	±0.0127 mm（線距反向變，pitch 不變）
外層銅	0.030–0.041 mm
銅上防焊	8–25 µm

- **角落值：** 所有參數同時往低 Z 或高 Z 推到極限，比 MC 悲觀。

幾何	標稱 Ω	目標	MC 平均 ± σ	MC 99% 區間	角落值	超出目標的比例
TMDS/CSI 0.127/0.198（F/B）	100.7	100 ± 10%	100.2 ± 4.1	91.6–110.1	87.8–114.2	0.7%
TMDS flow-through 0.127/0.373	107.6	100 ± 10%	107.2 ± 4.3	96.9–117.1	94.0–122.0	28.7%
USB HS 0.18/0.32	90.2	90 ± 10%	90.1 ± 3.6	82.5–97.6	79.2–101.7	0.3%
單端 0.127 F/B（SD、LCD、REFCLK）	56.0	50 ± 10%（Espressif SDIO）	55.9 ± 2.5	50.7–61.2	48.9–63.6	63%
單端 0.0952 neck	63.1	50 ± 10%	63.1 ± 2.7	56.7–69.2	54.9–71.9	100%
單端 0.127 In2（In1 GND / In3 3V3）	49.5	50 ± 10%	49.5 ± 1.8	45.2–53.4	44.1–55.4	0%
USB FS In2 0.127/0.14	85.2	90 ± 15%	—	—	—	—

板上實際環境：

- TMDS 在 8 線並排中：99.8 Ω。
- TMDS 兩側 0.12 mm 有 GND 鋪銅：97.4 Ω。
- USB 兩側有鋪銅：約 86 Ω（r7 工具算 86.2）。

單端線：

- SD/LCD 在外層是 56 Ω，neck 段 63 Ω，超出 Espressif 建議的 50 ± 10%。
- 在 40 MHz 下這不是問題：第 11 項的過衝主要來自 17 Ω 驅動和線阻抗的失配，而且已用實際截面模擬。
- 只有在想讓 SD 符合 Espressif 規則時才需要改：外層線寬加到約 0.16 mm 可到約 50 Ω。這項沒有列入建議。

6.4 和 `tools/r7/impedance_r7.py` 的假設比較

項目	impedance_r7.py	本分析（JLC 計算器的假設）	對 TMDS Zdiff 的影響
防焊	基材 20 µm、銅上 12 µm	30.5 µm、15.2 µm（JLC）	兩項合計 +1.6 Ω（99.1 → 100.7）
線截面	矩形	梯形，上寬 −0.7 mil（等面積矩形）	同上
外層銅	0.035	0.035（改成 JLC 計算器的 1.6 mil 時是 99.2 Ω）	±0.1 Ω
Dk	4.1 / 4.16 / 4.6	一樣（JLC 官方值，已確認）	0
In2 介質	H_MID 0.1164	0.1088（JLC）	In2 單端 50.9 → 49.5 Ω
Df / 頻率	沒有	Djordjevic-Sarkar，Df 0.016（假設）	Nyquist 下約 −0.4 Ω
公差	單參數靈敏度	MC 加角落值	見 6.3

結論： r7 的阻抗數字（99.1 / 89.1 / 105.9 Ω）和本分析差 1.1–1.7 Ω。r7 選的線寬維持不變就可以。

6.5 解算器的修正

- 複製來的 `s3_solver.py`（原檔 `v2_r7d/tools/r6/s3_solver.py`，**原檔沒有改**）有一個潛在 bug：
  - **原因：** `graded()` 把網格線取整到 1e-6，但 `assemble()` 標記導體時的容差只有 1e-9。導體邊緣不是 1 µm 的整數倍時，邊上那一列格點會被漏掉，導體被算窄一格，Z 偏高。
  - **重現：** 同一個幾何，取整到 0.1 µm 時是 101.1 Ω，不取整時是 108.0 Ω（Monte Carlo 抽到的 w = 0.12267 mm），也就是多出 **+7 Ω**。
- 這份分析的副本**只改了導體標記的容差**（1e-9 改成 2e-6），和下面「s3_solver bug 對專案工具的影響」第 3 點建議給專案的最小修正一字不差。

- 改了以後，solver 的 `__main__` 驗證輸出和原版完全相同（Cohn stripline 111.81 / 124.49、coupled 225.01、H-J 49.81）。

更正：

- 我一度在副本裡多加了一段「合併距離小於 fine/4 的格線」，之前的報告和訊息說它「不改變驗證數字」，**這是錯的**。
- Cohn 驗證用的導體厚度是 0.4 µm，那段合併會把導體的上下兩條線併掉，讓數字變成 112.08 / 124.90 / 225.75。
- 那段已經拿掉。
- 本報告的結果都不受影響，下面兩項檢查的差異都是 0：
  - 60 個隨機截面用現在的 solver 重算，和快取相比。
  - stackup.py 的關鍵幾何用兩種版本各算一次。
- 這份分析用到的導體最薄是 15.2 µm，所以合併處理本來就碰不到。

---

7. Task 2：通道抽取（實際幾何）

做法（`scripts/extract.py`）：

- 主路徑：用 Dijkstra 在每條 net 的銅箔圖上，從驅動焊盤找到接收焊盤。
- 分支：所有不在主路徑上的銅。
- 每 0.05 mm 記錄層、線寬、對 partner 的間隙、參考面有沒有、同層 GND 距離、鄰近的他 net。
- via：記錄跨度、上下 stub、各層 antipad（從平面填銅量出來）、1.5 mm 內的 GND 孔。

截面建模（`scripts/model_build.py`）：

- 每 0.05 mm 切一刀垂直於走線的截面，和本 net、partner、同層 GND（包含 P/N 之間的 GND，例如 HDMI 連接器的 shield 腳）、參考面填銅、板外框求交集。
- 每個截面用場解算器算 L/C。共 2860 個不同的截面，結果在 `results/sections.json`。

通道	主路徑	層	via	ESD	端點
TMDS D0/D1/D2/CK	13.37 / 10.75–11.08 / 8.93 / 15.43–15.52 mm	全在 B	0	U9（D0、CK）、U8（D1、D2），flow-through，第 4/5/6 等腳在線上	J2（HDMI-001S）→ U7 C1–F2 球
CSI D0/D1/CK	10.10 / 9.73–9.84 / 10.16–10.25 mm	D0 主要在 B；D1、CK 主要在 F（蛇形）	每腳 1 顆 F↔B，全跨度 1.138 mm，無 stub；antipad 半徑 0.32 mm；GND 孔 0.52–1.3 mm	無	U7 → U1.41–46
USB HS	8.32 / 8.35 mm	F 1.7–2.2、B 6.2–6.6	每腳 2 顆 F↔B，無 stub；GND 孔 0.6–1.3 mm	U3（B，flow-through）	J3 A6/B6、A7/B7（USB-C 兩面的 stub 0.65、1.15 mm）→ U1.48/49；R60 1M 下拉，stub 0.7 mm
USB FS	27.1 / 24.5 mm	F + In2（參考 In1 GND / In3 3V3）	2 顆 F↔In2，stub 0.62 mm	U14	J5 → U1.50/51
SD_CLK	10.88 mm	F 1.23 / In2 7.52 / B 2.13	F→In2、In2→B	無	U1.71 → J7.5
SD_CMD	5.74 mm，分支 15.80 mm 到 R45	F/B	F→B，1.5 mm 內沒有 GND 孔	無	U1.72 → J7.3

通道	主路徑	層	via	ESD	端點
SD_D0	15.90 mm，分支 15.26 mm（2 via）到 R46	F/In2/B	2	無	U1.67 → J7.7
SD_D1	21.86 mm，分支 17.85 mm（2 via）到 R47	F/In2（7.4 mm 貼板邊，沒有參考面）/B	2	無	U1.68 → J7.8
SD_D2	7.53 mm，分支 14.06 mm 到 R43	F/B	F→B，GND 孔 1.44 mm	無	U1.69 → J7.1
SD_D3	6.69 mm，分支 19.02 mm（從 U1 焊盤直接分出）到 R44	F/B（分支經 In2）	F→B，1.5 mm 內沒有 GND 孔	無	U1.70 → J7.2
LCD ×5	每條 1.08 mm（板上）	F	0	無	U1.24–28 → J6.3–7 → 排線
REFCLK	1.85 + 4.74 mm	B	0	無	Y1.3 → R24 22 Ω → U7.H5（C30、C31 不上件）

截面阻抗沿線分佈： 見 `results/zprofile.txt`。

- TMDS：90–110 Ω 佔 70–80% 的長度。低於 85 Ω 的 1.3 mm 是連接器焊盤、ESD 焊盤和 BGA 球焊盤。
- CSI：低值在模組焊盤（0.865 mm 寬）和 BGA dogbone 處。

圖： `results/plots/tmds_bcu.png`、`sd_in2.png`、`sd_bcu.png`、`usbhs.png`。

---

8. Task 3–4：模型、假設與模擬結果

8.1 使用的原廠模型（只從原廠下載，當資料用）

檔案	來源	用途
`models/ti/SLVMBU0/TPD4E05U06 sparams.s2p`	`https://www.ti.com/lit/zip/SLVMBU0`（2026-11-08）	擬合成並聯 R-L-C：**C 0.391 pF、L 0.226 nH、R 8.66 Ω**，10 GHz 內誤差 ≤ 0.009（`results/esd_fit.txt`）
`models/ti/SLVM741/TPD4E05U06_IBIS/TPD4E05U06.ibs`	`https://www.ti.com/lit/zip/SLVM741`	高電容角落值：C_comp max 0.672 + C_pkg 0.128 = 0.80 pF
`models/toshiba/TC358743XBG_datasheet_en_20260511.pdf`	Toshiba 官網	只有規格書：CSI ≤ 1 Gbps/lane，韌體設 972 Mbps
`models/espressif/esp32-p4_datasheet_en.pdf`	Espressif 官網	C_IN 2 pF；level 3 的 IOH 40 mA / IOL 28 mA，推出約 17 Ω；預設 20 mA
`models/other/waveshare/ESP32-P4-Module-datasheet.pdf`	Waveshare wiki	模組原理圖：CSI、SD 直通焊盤，中間沒有串聯元件

雜湊和網址都在 `models/MANIFEST.json`。

8.2 參數化假設（沒有原廠模型的部分）

元件	假設	掃描範圍	依據
HDMI 來源（纜線）	每腳 50 Ω，邊緣 75 ps（最快）/ 150 ps	—	HDMI 1.4 TX 最快 75 ps；纜線匹配 100 Ω

元件	假設	掃描範圍	依據
HDMI-001S 連接器	耦合線 Zodd 50、Zeven 60、40 ps	Zodd 42.5–57.5	100 Ω ± 15% 的常見要求
TC358743 HDMI RX	每腳 50 Ω、0.5 nH、1.5 pF	1.0–2.5 pF	HDMI RX 終端 50 Ω 到 AVcc；電容是典型值，**沒有原廠數據**
TC358743 CSI TX	每腳 50 Ω、0.5 nH、0.4 pF，邊緣 100–150 ps	ZOS 40–62.5 Ω	D-PHY TX 規格範圍
模組內部 CSI/USB 走線	100/90 Ω 耦合線，εeff 3.3	CSI 5–20 mm、USB 4–16 mm	Waveshare 沒有公開
P4 CSI/USB RX	每腳 50/45 Ω、0.5 nH、1.0/1.5 pF	0.5–3 pF	—
via	每腳一段同軸式 TL，Z 40 Ω、跨度 1.138 mm	30–55 Ω	同軸 antipad 公式算出 33 Ω，回流孔距會把它推高
P4 GPIO（SD/LCD）	戴維寧 17 Ω（level 3）/ 34（level 2）/ 68（level 1）	邊緣 0.5–1 ns	17 Ω 由規格書推出；其他 level 按 2 倍估；邊緣**純假設**
SD 卡	接觸 1 nH / 0.3 pF，卡 2 nH + 7 pF；讀取時卡驅動 25/50 Ω	卡 7–10 pF	SD 規格每卡 ≤ 10 pF
LCD 排線	8 芯 AWG28、1 mm 平排、PVC εr 3.0；GND 和 3V3 當交流地；場解算結果 Zse 122–140 Ω、5.24 ns/m、CLK→CS Kb 0.238	50–200 mm	線材**純假設**
GC9A01 面板	5 nH + 5–15 pF；VIH/VIL 0.7/0.3 VDD	—	規格書不在資料夾裡
銅損	集膚效應加 Hammerstad 粗糙度 1 μm rms	—	JLC 沒有說銅箔種類

8.3 模擬引擎與自測

- **引擎：** `scripts/mtl.py`，頻域多導體傳輸線（特徵分解求鏈矩陣），串接集總元件，解端接，轉成混合模態 S 參數，再用 IFFT 得到步階、TDR 和 PRBS7 eye（線性疊加）。
- **自測**（`results/engine_validation.txt`）：

檢查	模擬	解析值
匹配線延遲	120.0 ps	120 ps
80 Ω 段 TDR	80.0 Ω	80 Ω
耦合微帶 NEXT 平台	0.0324	0.0323（modal）
均勻介質 NEXT	0.04626	0.04626
頻域對解析 even/odd	差 1e-5	—

- **自測中發現並修正的三個後處理 bug**（都在出結果前修好）：
  - IFFT 步階：高斯邊緣在 fmax 處截斷，而且有一半折到視窗尾端。
  - eye：轉態幅度少了一半，視窗也沒有對中。
  - TDR：原本用 V/(Vs−V)，把入射邊緣也當成反射；改成標準的 ρ(t) = (V − Vinc)/Vinc。

8.4 差動通道結果（`results/diff_tables.txt`，圖在 `results/plots/*_sparam/_tdr/_eye.png`）

通道	Nyquist	板上 IL	板上 RL（≤Nyq / ≤3Nyq）	板上 TDR（規格 tr / 35 ps）	含假設端點的 TDR	eye 最差（含角落值）	過衝最差
TMDS D0	371 MHz	−0.053 dB	−42.3 / −34.4 dB	97.9–100.3 / 89.8–103.0	78.8–93.8	99.4%	0.7%

通道	Nyquist	板上 IL	板上 RL（≤Nyq / ≤3Nyq）	板上 TDR（規格 tr / 35 ps）	含假設端點的 TDR	eye 最差（含角落值）	過衝最差
TMDS D1	371	−0.044	−45.6 / −38.1	98.9–100.3 / 90.6–106.8	82.0–90.6	99.5%	0.6%
TMDS D2	371	−0.035	−41.9 / −33.3	97.3–98.1 / 89.4–99.9	77.3–85.5	99.5%	0.6%
TMDS CK	371	−0.062	−42.0 / −35.1	98.3–100.0 / 90.4–105.6	75.7–96.2	99.4%	0.9%
CSI D0	486	−0.057	−33.6 / −25.3	92.5–95.4 / 86.6–97.5	88.6–93.0	98.8%	1.2%
CSI D1	486	−0.056	−32.1 / −23.7	91.1–94.1 / 86.3–93.7	85.9–92.1	99.2%	1.1%
CSI CK	486	−0.058	−31.4 / −23.0	90.5–92.8 / 87.6–95.7	87.1–90.3	99.0%	1.0%
USB HS	240	−0.033	−38.7 / −29.9	84.9–85.0 / 81.0–85.8	84.0–84.9	99.2%	0%

規格線與預算：

- **TMDS：** HDMI 1.4 接收端 100 Ω ± 15%（85–115 Ω），TDR 用 200 ps。這是常見的 CTS 數值，HDMI 規格不公開，也不在資料夾裡。
- **CSI：** D-PHY 100 Ω ± 10%（Espressif p.28）。D-PHY 的通道 IL/RL 限值只給會員，這裡改用自訂預算：板上 IL ≤ 1 dB、RL ≤ −10 dB。
  - 餘裕：IL 0.94 dB，RL 21 dB。
  - TDR 下限 90 Ω：CK 只剩 0.5 Ω。原因是模組焊盤（0.865 mm 寬，板上改不了）和 BGA 區，不是走線。
- **USB HS：** 90 Ω ± 15%（USB 2.0），板上 85 Ω，餘裕 8.5 Ω。對 Espressif 的 ±10%（81 Ω）餘裕 4 Ω。

其他觀察：

- **eye 和過衝：** 在所有角落值下都只差 1–2%，代表板子在電氣上很短，反射不是問題。
- **TMDS ESD：** 用 TI 模型時，35 ps TDR 在 ESD 處下探到 89–90 Ω。換成 IBIS 最大電容 0.8 pF 時，eye 仍有 99.4%。
- **HDMI 接收端：** 「含假設端點」的 TDR 下探到 75–79 Ω，完全是假設的 TC358743 1.5 pF 和 0.5 nH 造成的，板上改不了。這就是第 6 項的缺口。

8.5 串音（`results/xtalk_summary.txt`、`results/parallel_runs.json`）

受害 ← 干擾	平行長度 / 間隙	邊緣	FEXT（受害者接收端）	NEXT（受害者源端）
TMDS D0 ← CK	9.22 mm / 0.198	75 ps	0.61%	1.55%
TMDS D0 ← D1	6.23 / 0.198	75 ps	0.51%	1.30%
TMDS D1 ← D0	6.48	75 ps	0.51%	1.34%
TMDS D1 ← D2	4.73	75 ps	0.44%	1.12%
TMDS D2 ← D1	4.98	75 ps	0.45%	1.15%
TMDS CK ← D0	8.71	75 ps	0.58%	1.52%
同上，邊緣 150 ps			0.24–0.41%	0.67–1.17%
CSI CK ← D1 / D1 ← D0 / CK ← D0	0.7–0.81 mm	100 ps	≤ 0.06%	≤ 0.19%
SD D0 ← CLK（In2）	6.34 / 0.148	0.5 / 1 ns	卡端 46 / 25 mV	主機端 17 / 8 mV
SD CLK ← D0 / D3 / D2	6.34 / 1.12 / 0.84	0.5 ns	卡端 43 / 11 / 7 mV（合計約 61 mV）	—

- 百分比都是相對干擾對在接收端的差動擺幅。
- TMDS 的 eye（D0–D2，兩側鄰對都用 PRBS7 當干擾）閉合 0.00%：FEXT 脈衝寬度約等於邊緣，不會落在取樣中心。用 PRBS 模擬 CK lane 會高估它的貢獻。
- SD 的雜訊預算是低電位 VIL 825 mV、高電位 1.24 V，所以有約 13 倍以上的餘裕。

8.6 單端反射：SD / LCD / REFCLK（`results/se_tables.txt`、`se_summary.txt`、`lcd_multi.txt`，圖在 `plots/sd_steps.png`、`lcd_clk_cs.png`）

SD 寫入：卡端未鉗位過衝，單位 V。條件是卡 7 pF、模組走線 10 mm、包含分支。

net	17 Ω、0.5 ns：Rs 0 / 22 / 33	17 Ω、1 ns：Rs 0 / 22 / 33	34 Ω、0.5 ns：Rs 0 / 22 / 33
SD_CLK	1.03 / 0.16 / 0.01	0.49 / 0.07 / 0.00	0.20 / 0 / 0
SD_CMD	0.79 / 0.03 / 0	0.34 / 0.01 / 0	0.05 / 0 / 0
SD_D0	0.99 / 0.08 / 0	0.58 / 0.04 / 0	0.14 / 0 / 0
SD_D1	1.16 / 0.15 / 0.01	0.75 / 0.08 / 0	0.24 / 0 / 0
SD_D2	0.84 / 0.04 / 0	0.38 / 0.02 / 0	0.07 / 0 / 0
SD_D3	0.79 / 0.04 / 0.01	0.32 / 0 / 0	0.05 / 0 / 0

- 所有情況都沒有門檻帶內的非單調現象，回彈也沒有跌回 VIH 以下。穩定時間 ≤ 4 ns，半週期是 12.5 ns，所以沒有重複時脈的風險。
- 判定標準是 SD 輸入的絕對最大值 −0.3 V 到 VDD + 0.3 V。實際電路有鉗位二極體，峰值會被壓在大約 VDD + 0.6 V，但鉗位二極體會導通電流。
- **SD 讀取**（卡 25 Ω、0.5 ns），P4 端 Rs 0 / 22 / 33：
  - 0.42–0.80 / 0.22–0.47 / 0.13–0.35 V。
  - 卡 50 Ω 或 1 ns 時 ≤ 0.25 V。
  - 主機端的串聯 R 對讀取只有部分效果，因為讀取的源端在卡那邊。
- **上拉分支：** 拿掉分支時，SD_D1 過衝是 1.27 V（有分支 1.16），SD_CMD 0.92（有分支 0.79），讀取也一樣。分支的電容在這些邊緣速率下等於在阻尼，**沒有 stub 共振的問題**。
- **模組走線長度：** 5 mm 與 20 mm 對應 SD_CLK 0.92 與 1.21 V、SD_D1 1.06 與 1.31 V。結論方向不變。

LCD（面板端；最壞值取自排線 50–200 mm、面板 5–15 pF、邊緣 0.5–1 ns）：

驅動	Rs	CLK 過衝	CS 串音（單一 CLK 邊緣）	DIN 串音	最慢 10–90
17 Ω（level 3）	0	2.20 V	**1.08 V（超過 VIL 0.99）**	1.00 V	1.5 ns
17 Ω	33	1.03	0.66	0.54	2.1
34 Ω（level 2，預設）	0	1.51	0.80（餘裕 0.19）	0.68	1.8
34 Ω	33	0.65	0.58	0.49	2.5
34 Ω	47	0.52	0.54	0.49	2.9
68 Ω（level 1）	0	0.63	0.57	0.49	2.6
68 Ω	47	0.26	0.48	0.49	4.2

- 40 MHz 的半週期是 12.5 ns，表中最慢的邊緣仍在可接受範圍。
- **為什麼放慢邊緣幫助有限：** 排線在 40 MHz 下等於一個集總電感（100 mm 約 70 nH），和面板電容在約 145 MHz 諧振；串音主要是共用遠處 GND 回流造成的互感。
- **CLK 和 DIN 同向一起切換（上界）：** CS 的雜訊最高 1.38 V（level 2、Rs 0），加 33 Ω 後 0.96 V。
  - 同向上升：SPI mode 0 下 DIN 只在 CLK 下降沿改變，所以不會發生。
  - 同向下降、CS 為低：CS 被往負電壓拉，邏輯上沒有影響。
  - 同向下降、CS 為高：CS 會從 3.3 V 掉到約 1.92 V，低於 VIH 2.31 V，可能被誤判成選取。但 ESP-IDF esp_lcd 在 CS 為高（交易之間）時 CLK 是閒置的，所以機率低。這項列入實測（第 4 節的 LCD 項目）。

REFCLK：

- 振盪器 20/40 Ω，邊緣 1/2/4 ns（YSO110TR 規格 tr/tf ≤ 4 ns），有或沒有 R24：都沒有過衝。路徑只有 6.6 mm。

8.7 s3_solver bug 對專案工具的影響

誰在用這個 solver：

- 會 `import s3_solver` 並計算的有三支：`tools/r7/impedance_r7.py`、`tools/r6/tmds_z.py`、`tools/r6/rf_width.py`。
- `tools/verify.py` 和 `gen_mini.py` 只在註解裡提到 s3_solver（verify.py:441 引用一個已算好的 5.93 ps/mm / 55 Ω），並沒有呼叫它，所以不受影響。
- v2_r7e 的 `tools/r6/s3_solver.py` 和 v2_r7d 的完全相同。

怎麼比的：

- 在 scratchpad 複製三份工具（輸出另存在 `results/solver_ab/`，含 `minimal_patch.diff`），分別配上三種 solver：
  - 原版。
  - 最小修正：只改容差。
  - 加上格線合併的版本（只是拿來對照）。
- v2_r7e 沒有改，也沒有寫入任何檔案。
- 用 `python -I`、`PYTHONDONTWRITEBYTECODE=1` 跑，所以也沒有在 v2_r7e 留下 pycache。
- 每支工具都跑它自己檢查的全部幾何：
  - `impedance_r7.py` 分別讀 r7d 和 r7e 的板檔：3 組差動、LNA CPWG、薄銅交叉檢查、6 個靈敏度點、In2 兩種介質厚度。
  - `tmds_z.py`：5 個間隙、鋪銅、3 種齒距。
  - `rf_width.py`：7 種線寬 × 6 種間隙，加上靈敏度和收斂檢查。

1. 這個 bug 有沒有改變工具在 r7d 幾何上報告的任何數值？沒有。

工具	原版 vs 最小修正
`impedance_r7.py`（r7d 板）	輸出逐位元組相同。原版輸出也和已發表的 `fab_r7d/impedance_r7d.txt` 一致，只差腳本附加的 rc 行
`impedance_r7.py`（r7e 板）	逐位元組相同
`tmds_z.py`	逐位元組相同
`rf_width.py`	逐位元組相同

- 原因：這些工具的導體邊緣都落在 1 µm 的整數倍上，例如 0.1625 − 0.0635 = 0.099、−0.1185 ± 0.0635。浮點誤差遠小於 1e-9 的容差，所以沒有觸發 bug。
- 合併格線的版本只有一處不同：`impedance_r7.py` 的「0.5 µm 薄銅」交叉檢查變成 118.8 → 119.1、123.9 → 124.2、101.6 → 101.8。這是合併處理的副作用（0.5 µm 小於 fine/4），不是 bug 的影響。這也是不建議把合併處理放進專案的原因。

2. 它有沒有可能藏住一個真的超出公差的幾何？就已報告的數字而言，沒有。

- 這個 bug 只有一個方向：導體變窄，Z 被算高。所以它只可能把「實際太低」的幾何算成合格，或把合格的算成「太高」。
- 但上表顯示修正前後完全相同，所以沒有任何已報告的數字被它推過 ±10% 的界線。
- 已發表的「IMPEDANCE ALL ON TARGET」結論維持不變。

- 會觸發的情況：
  - 以後有人用非整數尺寸呼叫 solver，例如 Monte Carlo、從板檔量出來的寬度、或 mil 換算成 mm。
  - 偏移只在 0 到約 +7 Ω 之間，視截斷的格寬而定。

3. 最小修正（給 v2_r7e 的 builder 套用，`tools/r6/s3_solver.py`，`Xsec.assemble()` 內）：

```
-            ix = np.where((x >= x0 - 1e-9) & (x <= x1 + 1e-9))[0]

-            iy = np.where((y >= y0 - 1e-9) & (y <= y1 + 1e-9))[0]

+            ix = np.where((x >= x0 - 2e-6) & (x <= x1 + 2e-6))[0]

+            iy = np.where((y >= y0 - 2e-6) & (y <= y1 + 2e-6))[0]
```

- 2e-6 要比 `graded()` 的 `round(x, 6)` 取整誤差大，又要遠小於最小格寬 0.002–0.004 mm。
- 套用後的已驗證結果：
  - 三支工具的輸出全部不變。
  - Cohn/H-J 驗證不變。
  - MC 的偏差案例從 108.0 Ω 回到 101.1 Ω，和取整版本一致。
- **不要**一起加格線合併。

---

9. 檔案與重跑方式

```
analysis_r7d/si/

  SI_REPORT.md            本報告

  PROGRESS.md             進度紀錄

  venv/                   Python 3.9 venv（scikit-rf 1.9、numpy 2.0、scipy、shapely、matplotlib），不動全域設定

  models/                 原廠模型與研究摘要（MANIFEST.json、jlc_stackup_research.json）

  scripts/

    brd.py                板檔解析（從 v2_r7d/tools/r6 複製，未改）

    s3_solver.py          2D 場解算器（複製後只改導體標記容差，見 6.5 節）

    stackup.py            Task 1：疊構、Dk/Df、阻抗、MC 和角落值

    extract.py            Task 2：路徑、分支、via、參考面、鄰線抽取

    summarize.py          抽取結果的文字表

    plot_region.py        區域銅箔圖

    model_build.py        截面切片建模，產生 sections.json

    zprofile.py           沿線阻抗分佈

    mtl.py / test_mtl.py  MTL 引擎與自測
```

```
    esd_fit.py            TI s2p 擬合
    run_diff.py           TMDS、CSI、USB HS 的 S 參數、TDR、eye、角落值
    run_xtalk.py          串音與修正方案比較
    run_se.py             SD、LCD、REFCLK 反射與 R 掃描
    run_lcd_multi.py      LCD 多干擾源上界
  results/                所有 json/txt 結果與 plots/
```

重跑（從 `analysis_r7d/si/`，全部約 20 分鐘）：

```
venv/Scripts/python scripts/stackup.py results
venv/Scripts/python scripts/extract.py ../../v2_r7d/out/p4_kvm_mini.kicad_pcb results/channels.json
venv/Scripts/python scripts/model_build.py
venv/Scripts/python scripts/esd_fit.py
venv/Scripts/python scripts/run_diff.py
venv/Scripts/python scripts/run_xtalk.py
venv/Scripts/python scripts/run_se.py
venv/Scripts/python scripts/run_lcd_multi.py
```

10. 方法限制

- **截面模型：** 每個截面是 2D 準靜態解。轉角、BGA 出線、焊盤端點和 via 的 3D 效應沒有算；via 用的是一段 TL 的近似（掃 30–55 Ω）。
- **差動模型：** 以 P 線的路徑為骨架。P/N 長度差只當 skew 報告（≤ 1.9 ps），沒有算模態轉換 Scd。
- **損耗：** 用解析近似。通道都只有 8–28 mm，IL ≤ 0.06 dB，損耗模型的誤差影響不了結論。
- **單端驅動器：** 線性戴維寧模型。實際驅動器的非線性和鉗位會讓峰值比表中低，邊緣形狀也會不同。
- **板子尺寸：** README 寫 40 × 40 mm，但板外框是 80–120 × 80–125，也就是 40 × 45 mm，和任務描述一致。

附錄：r7f 串聯電阻前後（R7F_REPORT 第 5 節原文）

5. SI：串聯電阻前後（`analysis_r7f/si/results_r7f/se_r7f.txt` 、 `se_r7f.json`）

方法和 SI_REPORT 第 8.6 節相同（線性驅動、沒有鉗位二極體，所以過衝是「未鉗位值」）。r7f 是從最後的板子（`analysis_r7f/si/board_r7f.kicad_pcb`，SD / LCD 銅和 `out/` 的板子逐段相同）重新抽出通道（`extract.py`、`model_build.py`，`SI_R7F=1`）：**模組焊盤 → 實際走線（含過孔）到電阻 → 22 Ω → 卡端走線（含上拉分支）**，電阻前的那段長度就是第 1 節表裡的 1.5–8.8 mm，不是理想化的「電阻在驅動端」。驅動強度維持 IDF 預設（`sd_host_sdmmc.c` level 3，約 17 Ω）；表中是 level 3 / level 2、邊緣 0.5 / 1 ns 的最壞值。

SD，未鉗位過衝（V），模組內走線 10 mm：

線	寫入 r7d 無 R	寫入 r7f 22 Ω	讀取 r7d 無 R	讀取 r7f 22 Ω
SD_CLK	1.03	**0.23**	0.67	0.38
SD_CMD	0.79	**0.22**	0.42	0.30
SD_D0	0.99	**0.14**	0.59	0.32
SD_D1	1.16	**0.12**	0.80	0.30
SD_D2	0.84	**0.05**	0.45	0.13
SD_D3	0.79	**0.06**	0.43	0.19

- 寫入（P4 驅動，串聯電阻真正起作用的方向）全部 ≤ 0.23 V，低於 VDD + 0.3 V。模組內走線改成 5–20 mm 時最壞 0.40 V（SD_CLK）。
- 讀取（卡驅動）方向，電阻在接收端附近，作用比較小，最壞 0.38 V。
- 振鈴回落都沒有跌回 VIH 以下，臨界區內 0 個非單調。
- 同樣用 r7f 新線長但電阻設為 0 Ω 時是 0.73–1.19 V，證明改善來自電阻，不是線長變了。

LCD（面板端，排線 50–200 mm、面板 5–15 pF、邊緣 0.5–1 ns 的最壞值）：

	驅動 level 3（17 Ω）	level 2（34 Ω，GPIO SPI 預設）
CLK 過衝：r7d 無 R → r7f	2.20 → **1.01 V**	1.51 → **0.61 V**
DIN 過衝	2.48 → 1.16 V	1.71 → 0.70 V
CLK 串到 CS / DC（CS 的 VIL 0.99 V）	1.08 → 0.79 V	0.80 → **0.62 V**（餘裕 0.19 → 0.37 V）

排線和面板仍然全是假設（SI_REPORT 第 5 節），一定要在面板端實測 CLK 和 CS。