MF KVM v2 r7f 送廠前獨立審查

來源：v2_r7f/REVIEW_r7f/REVIEW_r7f.md

審查日期 2026-11-09。對象：`D:/git/p4-kvm-box/v2_r7f`。

- 板檔 `kicad/p4_kvm_mini.kicad_pcb`（與 `out/` 同一份）sha256 `d6fa5a05…b84e`。
- Gerber zip sha256 `d132d3854c923cfc5f7a18edd087dfc8faa4f43a6ab720348088703eb6a2d0e0`，我自己算過，和指定值一致。
- 設計檔一個都沒有改。我的腳本、複本和輸出都在 `REVIEW_r7f/work/`。
- 沒有碰 JLC，沒有下單，沒有 commit。

審查方式：

- 為了知道改了什麼，我一開始讀過 R7F_REPORT。之後的結論全部以板檔、Gerber 和規格書為準，自己量。
- 我自己跑了 KiCad DRC / ERC，自己寫了 r7e→r7f 的板子差異比對，並用自己設計的故障注入去測設計者的檢查工具。

判定：有條件可送 JLC

板子本身沒有找到會讓它壞掉的接線或幾何錯誤。六項修改都照核准內容做了，r7e 的其他部分沒有被動到。

下單前必須做完一件事：

1. **在 JLC 擺件預覽裡核對 U16（eFuse）的第 1 腳方向**（主要-1）。轉錯的話 VBUS 會直接接到 GND，整片板子不會動。這一項任何工具都驗證不了，只能看預覽。r7d 審查留下的其他 16 顆 UNKNOWN 角度也要一起看。

不影響 PCB 下單、但要在**訂鋁蓋之前**處理：

2. **上蓋整個做黑色陽極，柱子端面和肩部沒有指定遮蔽**（主要-2）。陽極膜是絕緣層，所以「上蓋和散熱板經安裝孔接地」這個說法在現在的規格下不成立。

等級	件數
嚴重	0
主要	4（1 項下單前必做；1 項外殼規格；1 項檢查工具缺口；1 項觸摸溫度要你裁決）
次要	8

---

1. 發現

主要

主要-1　U16（TPS259531，WSON-8）的 JLC 擺件角度沒有人驗證過；轉錯會把 VBUS 短路到 GND。

- **證據**
  - `fab_r7f/CPL_JLC.csv`：U16 是 Bottom、90°。
  - `fab_r7f/CPL_polarity_pin1_r7f.md` 第 33 行：offset UNKNOWN。
  - 板檔裡 U16 是 `rotate 0`，焊盤已經是轉好的排列；`out/design.json` 記 r = 90。CPL 的 90° 是假設「JLC 庫方向的 offset 為 0」得來的，沒有依據。

    - SOT-23-5 在同一個產生器下需要 +270°（`data/jlc_offsets.json`），可見產生器的封裝方向和 JLC 庫的方向不一定對齊。
    - 我想用 EasyEDA 公開 API 取 C2155674 和已驗證的 C78988 封裝來校準，但被拒絕（HTTP 403，`work/eda_fetch.py`）。所以沒辦法用計算確認。
- **我確認過、沒問題的部分**
    - 板上焊盤排列本身是對的。底面元件從板子下方看，排列是 TI 頂視圖（SLVSE57C p4）的純旋轉，沒有鏡像：上排 8-7-6-5、下排 1-2-3-4。
    - 焊盤網路：1 dVdt、2 EN、3/4 IN、5 OUT、6 FLT（空）、7 ILM、8 / EP GND，和規格書 p4 一致。
- **轉錯的後果**
    - 轉 180°：晶片 GND 腳（8）落在 VBUS_IN 焊盤（4），晶片 EP 仍焊在 GND → VBUS_IN 對 GND 短路。
    - 轉 ±90°：IN 腳落在 dVdt 或 ILM 一側，dVdt 腳絕對最大 2.5 V（p5 表 7.1），會燒。
- **怎麼核對**
    - 在 JLC 底面預覽裡，**U16 的第 1 腳標記要在靠近 C71（dVdt 電容）、R71 / R72（EN 分壓）的那個角**。頂視座標是相對中心 (+0.75, +0.95) mm，底視預覽在左下。
    - C70（輸入電容）在第 3、4 腳那一側。
    - 對不上就改 CPL 的 Rotation 再上傳。

主要-2　上蓋做黑色陽極，接觸面沒有遮蔽；「上蓋與散熱板接地」不成立。

- **證據**
    - `case/stl/case_spec.json`：`"lid": "Al 6061-T6, black anodized"`，整件，沒有遮蔽或局部去膜的要求。
    - `case/gen_case.py` 第 17、22、26 行寫「metal on metal (ground and heat)」、「lid posts bear on the plated GND rings」。
    - `check_case.py` 新增的接地檢查（「at least three lid posts bear on a plated GND ring」、「plate is clamped by all four post shoulders」）只算**幾何接觸面積**，不管表面處理。
    - `verify.py` 只檢查 PCB 上的孔是 GND 焊盤。
- **為什麼不成立**
    - 陽極氧化膜是絕緣的陶瓷層（一般 10–25 µm，耐壓數百伏）。柱子端面壓在 GND 銅環上、肩部壓在散熱板上，電氣上都是斷開的。
    - 結果是上蓋和裸鋁散熱板都浮接。
    - 散熱板離 J6 只有 0.5 mm 的開孔間隙，又蓋在模組上方。浮接的大片金屬會成為 ESD 放電和雜訊耦合的路徑。
    - 熱方面影響很小，因為膜很薄。
    - R7F_REPORT §8 要做的「裝金屬蓋前後 RSSI」量的會是「浮接的蓋」，和設計意圖不同。
- **我確認過、沒問題的部分**
    - 四個安裝孔確實是鍍通孔、接 GND，Gerber PTH 檔裡有 4 個 2.2 mm 孔，NPTH 檔是空的。
    - 柱子 Ø3.8 mm 端面範圍內沒有任何非 GND 的 F.Cu 銅（`work/` 腳本量過，四孔都是 0 件）。所以將來改成裸鋁接觸也不會壓到訊號線。
- **修正（外殼規格，不用改 PCB）**
    - 在 case_spec / 加工圖註明：柱子端面和肩部**遮蔽不陽極**（或陽極後銑出接觸面）。
    - 散熱板維持裸鋁。
    - 組裝後量上蓋對 GND（例如 USB 外殼）的電阻，< 1 Ω 才算接地。
    - `check_case.py` 加一條材料檢查：接觸面要寫明遮蔽。

主要-3　eFuse 的檢查有漏洞：周邊零件值、接法和反向旁路都沒有閘門。

設計者的突變測試是 108 次 0 失手，但測項沒有涵蓋這些。我用自己的故障注入（`work/my_mutate.py`、`my_mutate2.py`，輸出 `my_mutate.txt`）跑設計者的 verify（--fast）、hotplug、hand_solder_gap、csi_via：

注入的故障	實際後果	verify	hotplug	結果
一顆 0 Ω 從 5V（第 1 腳）接到 VBUS_IN（第 2 腳）——eFuse 被旁路	失去所有保護	pass	pass	**漏抓**
同上，但腳序反過來（VBUS_IN 在第 1 腳）	同上	FAIL	pass	抓到
R73（ILIM）改 10 kΩ	限流 0.24 A，板子開不了機	pass	pass	**漏抓**
R73 不上件	ILM 浮接，規格書明寫不可（p4）；ILIM ≈ 0 A	pass	pass	**漏抓**
C71 與 R73 互換（dVdt 接 1 kΩ、ILM 接 100 nF）	不能正常開機或限流	pass	pass	**漏抓**
R71 不上件（EN 被拉低）	eFuse 永遠不導通	pass	pass	**漏抓**
C71 不上件	斜坡變最快，湧浪變大	pass	pass	漏抓（後果輕）
U16 IN / OUT 對調	錯接	**crash**（`too many corners: 29`）	pass	被擋下，但原因是程式當掉，不是診斷

- **原因**
  - `tools/verify.py` 第 574–579 行的旁路檢查只找「第 1 腳在 IN 網路、第 2 腳在 5V」的雙腳零件，**方向反過來就看不到**。
  - R73、C71、R71/R72 的值只出現在 `coldstart.py` 的註解和常數。coldstart 在 release 裡是「analysis (no gate)」。
- **這片板子本身是對的**
  - 我直接從板檔核對：VBUS_IN 只接 J5 兩腳、U16.3/4、C70.2、R71.1，沒有任何零件跨到 5V。
  - R73 = 1 kΩ（BOM C11702），C71 = 100 nF（C1525，16 V），R71/R72 = 100k/47k。
  - 計算見第 2 節。
- **修正（r8 或下一次 release 前）**
  - 旁路檢查改成不分腳序。
  - verify 加一條：ILM 只接一顆電阻到 GND，值在 487–5000 Ω（p5 表 7.3）；dVdt 只接一顆 ≥ 3300 pF 電容到 GND；EN 分壓上下都存在，算出的 UVLO 在合理範圍。
  - IN/OUT 對調要變成明確的 FAIL，不是 crash。

主要-4　觸摸溫度：報告自己的數字是不合格；「10 s–1 min 合格、剩 1.5 °C」不能當作合格。（要你裁決，不擋 PCB）

- **證據**
  - `analysis_r7f/thermal/results_r7f.json`，f1r7f_asbuilt、S 負載：上蓋 49.5 °C、底殼 60.9 °C（25 °C 室溫）；63.6 / 75.3 °C（40 °C）。我核對過，和 R7F_REPORT §6 的表一致。
- **問題**
  1. 1.5 °C 的餘裕比模型自己的不確定度小很多。THERMAL_REPORT 第 69、328 行：功率 ±30% → 表面約 ±6.5 °C。
  2. 觸摸溫度要用產品宣告的最高使用環境溫度來判。如果宣告 40 °C，上蓋 63.6 °C 連 1–10 s 的金屬限值（60 °C）都超過。限值引用自熱報告，我沒有查 IEC 62368-1 原文。
  3. 底殼（塑膠）在 25 °C 時已經超過 10 s–1 min 塑膠的 60 °C。
- **報告有寫清楚的部分**：被動散熱做不到 48 °C、需要風扇或降功率或改宣告。這點寫得很誠實。
- **要你決定**：產品宣告的使用環境溫度與接觸時間；要不要加熱表面警告標示、加風扇，或限制負載。

次要

次要-1　5V 主電流路徑比 TI 建議的「至少 2 倍滿載電流」窄。

- **證據**

    - U16.5 → 0.4 mm B.Cu（0.45 mm 長）→ 兩顆 0.25 mm 過孔 → In2 0.5 mm（In2 銅厚 0.0152 mm）→ **一顆** 0.25 mm 過孔 (114.75, 106.30) → B.Cu 0.6 mm 到 U2。
    - r7e 同一段是三顆過孔加 0.6 mm 外層。
- **規格書依據**：SLVSE57C p34 §11.1：「sized to carry at least twice the full-load current」。
- **我算的**
    - 滿載 1.51 A 時，In2 段約 9 mΩ、壓降 14 mV、約 21 mW。
    - 那顆過孔約 1.2 mΩ、約 3 mW。
    - 線段很短，兩側都是平面，溫升估計只有幾 °C。
- **結論**：電氣與熱上都可以接受。r8 在 (114.75, 106.3) 旁多加一顆 5V 過孔即可。

次要-2　R80/R81（0201）手焊風險：幾何符合條件，剩下的是製程風險。

- **我獨立量的距離**
    - R80/R81 每個焊盤到 U1.24/U1.25 焊盤、到 J6.3/J6.4 焊盤都是 0.387 mm。
    - R80–R81 焊盤之間 0.160 mm。
    - 防焊壩 = 焊盤間距（pad_to_mask_clearance 0）。
    - hand_solder_gap.py 的數字正確。
- **剩下的風險**
    - 模組邊緣在 x 109.5，U1 焊盤外露 0.75 mm，0201 就在外露端再過去 0.39 mm。烙鐵一定會把 0201 的焊點一起熔掉，可能讓它移位或立碑。
    - 和同網路焊盤連錫無害（只是把 33 Ω 短路掉）。
    - 跨網路的斜向距離：U1.25 到 R80.1 是 0.43 mm（CLK 與 DIN），U1.24 到 R81.2 是 0.48 mm。
    - R80/R81 之間 0.16 mm（DIN 與 CLK_J），連錫就是 LCD 訊號短路。
- **建議**
    - 照 R7F_REPORT §7 的手焊注意事項做：細尖頭、低溫、不拖焊。
    - 焊完用放大鏡檢查 R80/R81 兩端與兩顆之間。
    - LCD 不亮時先查這裡。
- **其他**
    - R79 離 U1.70 焊盤 0.89 mm，可接受。
    - `hand_solder_gap.py` 只看離每個 0201 焊盤最近的那一顆 U1 焊盤；因為最近的都 ≥ 0.387 mm，這個簡化不影響結果。

次要-3　三個安裝孔的鍍銅環離板邊只有 0.218 mm。

- **證據**：我用 Edge.Cuts 自己算的。H1 (118,82)、H3 (118,123)、H4 (82,123)：銅環（Ø3.1）到倒角邊 0.218 mm，孔壁到板邊 0.668 mm。H2 是 0.450 mm。板上規則是 0.2 mm。
- **影響**
    - 銅是 GND，外露也沒有電氣問題。
    - JLC 的外形公差一般是 ±0.2 mm，可能把銅環邊緣銑到、露銅或起毛邊。
    - JLC DFM 有可能提出疑問。
- **修正**：可以接受。r8 把銅環縮到 Ø2.9 mm，或倒角改小。

次要-4　`kicad/mini.pretty`（交付用的 KiCad 專案）少了 4 個封裝。

- **證據**
    - 我在 `REVIEW_r7f/work/` 用 `kicad/` 的檔案跑 ERC：5 個 footprint_link_issues 警告（C69 CP_7343、U16 WSON-8_2x2_EP、D1 X1SON-2_0.6x1、R80/R81 R0201）。
    - `out/mini.pretty` 是完整的，所以設計者在 `out/` 跑 ERC 是 0。
    - CP_7343 在 r7e 就已經缺。
- **影響**：不影響 Gerber。但別人打開 `kicad/` 專案做「從庫更新封裝」時會出錯。
- **修正**：r7f_release.sh 複製 `out/mini.pretty` 到 `kicad/`。

- **附帶**：電路圖符號 S_U16 的腳名只有數字（1–9），電路圖 PDF 上看不到 dVdt / EN / ILM / FLT。腳的電氣型態是對的（EN input、FLT open collector、IN / OUT power）。

次要-5　U16 的散熱焊盤沒有過孔，錫膏開口 100%。

- **證據**
  - 封裝 `WSON-8_2x2_EP`：EP 1.6 × 0.9 mm，B.Paste 整片。
  - TI DSG0008A 範例 land（`datasheets_r7f/tps2595_land_47.png`）有兩顆 Ø0.2 過孔。
  - EP 用 0.4 mm 走線接到 (117.4, 103.2) 的 GND 過孔。
- **影響**
  - 熱上沒問題：1.5 A 時 I^2R 約 0.1 W；開機斜坡 2.7 W × 12 ms 遠低於 TI 圖 59 在 85 °C 的關斷曲線（約 3 W 時大於 1 秒）。
  - 100% 錫膏可能讓小 WSON 浮起或偏移。
- **修正**：可接受。r8 可改成 4 格窗格、約 70% 錫膏。

次要-6　R72.1 / C70.1 的 GND 焊盤離 J5 外殼腳焊盤（J5.3，GND）只有 0.112 / 0.324 mm；R71.1（VBUS_IN）0.62 mm。

- **影響**
  - 同網路連錫無害。
  - J5 外殼腳若由 JLC 手焊或選擇焊，焊錫可能流到這幾顆 0402。
  - R71.1 是 VBUS_IN，0.62 mm 夠，但收板時要看一眼。
- **修正**：不用改，收板檢查。

次要-7　冷啟動模型有一個假設方向不保守，而且「湧浪」只比了前 339 µs。

- **開通延遲**
  - `coldstart.py` 用 289 µs，那是 CdVdt = 3300 pF 的值（SLVSE57C p8 表 7.6）。開路時是 149 µs，表示延遲會隨 CdVdt 變大。100 nF 時很可能是數毫秒。
  - 這不影響插上瞬間的結論（那段只由 C70 1 µF 決定），只會讓開機時間晚一點。
- **湧浪比較範圍**
  - USB 參考負載的比較只算 eFuse 導通前的 339 µs。
  - 之後 12 ms 斜坡期間，從 J5 拉 0.61 A（開機負載）/ 1.51 A（滿載）。
  - 這是系統本來就有的耗電，r7e 一樣；只是不要把「湧浪不比參考負載差」解讀成整個上電過程都在 USB 2.0 的 100 mA 範圍內。
- **其他**：全負載在 1.0 A 埠起不來，r7e 也一樣（coldstart_r7f.txt：CHIP_PU never），不是這次退步。

次要-8　C70 是 0402 X5R 1 µF 25 V（C52923，Samsung CL05A105KA5NQNC），直流偏壓後實際容量會低於 1 µF。

- USB 2.0 要求 VBUS 旁路至少 1 µF。
- 模型已用 50–85% 降額算過振鈴（最高 10.3 V，IN 絕對最大 20 V）。
- 可接受。要嚴格符合，可改 0603 2.2 µF。

---

2. 我核對過、沒有問題的項目（附依據）

eFuse 電路（TI SLVSE57C）

- **版本**
  - TPS259531 是 5.7 V typ 鉗位、熱關斷自動重試、EN 高有效（p3 表 5）。
  - 輸出鉗位 5.2–5.7 V（p7）。
  - U2 SY8089 輸入在 5.7 V 以下。

- **腳位**：見主要-1。FLT 開汲極、不用可空接。
- **UVLO**：式 1，R71/R72 = 100k/47k → 開 1.2 × 147/47 = 3.75 V，關 1.1 × 3.128 = 3.44 V（p8 VUVLO 1.2/1.1 V typ）。
- **EN 腳**：VBUS_IN 20 V（IN 絕對最大）時 EN 6.4 V，仍低於 EN 絕對最大 7 V；推薦上限 6 V 在 VBUS_IN ≤ 18.8 V 內成立。
- **ILIM**：式 4，RILM = 2000/(ILIM − 0.04) → 1 kΩ = 2.04 A。RILM 在 487–5000 Ω 推薦範圍內（p5 表 7.3）。
- **dV/dt**：式 3，C = 42000/SR → 100 nF = 0.42 V/ms。CdVdt ≥ 3300 pF、耐壓 ≥ 4 V 都符合（C1525 是 16 V）。
- **開機熱應力**：2.7 W × 12 ms，對照圖 59，85 °C 時離關斷很遠。
- **反向**：TPS2595 沒有反向阻擋，但 HDMI_5V、HOST_VBUS 都是獨立網路，不會倒灌（板檔核對）。

其他新零件

- **D1 TPD1E10B06 land**：0.3 × 0.5 mm，間距 0.7 mm，和 TI DPY0002A（`tpd_land_20.png`）完全一致。雙向元件，沒有方向問題。
- **D1 的 ESD 路徑**：J2.13 → 1.5 mm B.Cu → 過孔 → 0.7 mm 到 D1 → GND 過孔。12 pF 對 CEC 沒有影響。
- **U16 land**：焊盤 0.25 × 0.5 mm、列距 1.9、EP 1.6 × 0.9 mm，和 DSG0008A（`tps2595_land_47.png`）一致（旋轉 90°）。
- **LCSC 料號**（以 LCSC 公開頁面核對，由輔助代理讀取）：
  - C2155674 = TPS259531DSGR（WSON-8-EP 2×2）
  - C48260 = TPD1E10B06DPYR（X1SON-2 0.6×1）
  - C320843 = FH RC-01W33R0FT（0201 33 Ω 1%）
  - C52923 = 1 µF 25 V X5R
  - C25092 = 22 Ω、C25792 = 47k、C1525 = 100 nF 16 V
  - 都對得上。庫存數字頁面沒有顯示，沒驗到。
- **CPL**：14 顆新的雙腳零件（C70、C71、R71–R81、D1），CPL 角度和板上焊盤的軸向都一致（0/180 = 水平、90/270 = 垂直），座標和焊盤中心一致。

沒有退步（對 r7e）

- **DRC**：我自己跑 kicad-cli（`work/my_drc.json`）：0 error、0 未連線、0 電路圖不一致；警告 29 個（courtyard 25、starved thermal 4）。和設計者的接受清單一致。r7e 的 J5.A1B12 starved thermal 消失，其餘相同。
- **規則檔**：`.kicad_dru` 和專案的 design_settings 與 r7e 完全相同，沒有放寬規則。
- **網路差異**（`work/diff_boards.py`，輸出 `diff_r7e_r7f.txt`）
  - 只有預期的變化：5V/VBUS_IN、EF_*、SD 六線拆成 SD_x/SD_x_C、LCD_DIN/CLK 拆成 _J、HDMI_CEC 多一段到 D1、J6 移位帶動的 LCD_CS/DC/RST/3V3 出線、VDD_MIPI 一顆過孔。
  - 沒有新增或刪除其他網路，板框相同。
- **CSI**
  - 我用獨立腳本（`work/csi.py`）量 r7e 與 r7f：每一對的長度、組內差都相同，CSI 銅一段都沒變。
  - 最近的非 GND 過孔是 0.654 mm（移過的 VDD_MIPI 過孔），和 csi_via.py 一致。我的解析器數到的 CSI 線段（93）和過孔（318）數量也和它相同；板上沒有圓弧線段，所以 csi_via 不讀圓弧不影響這片板。
- **TMDS / USB**：參考層缺口取樣數和 r7e 完全相同（USB_HS 13、USB_FS 1537，都是既有狀態）；組內差、線距相同。
- **鋪銅**：In1/In4 GND 面積增加約 21 mm²，沒有被切斷；In3 3V3 少掉的是四個安裝孔改鍍通後的避讓。
- **SI 模型的板子**：`analysis_r7f/si/board_r7f.kicad_pcb` 和 release 板的零件、網路、走線、過孔逐項相同（只有鋪銅填充的雜湊不同）。SI 是用實際幾何抽出的，不是理想化。

- **SD 線長**：我量的焊盤→電阻→卡座長度和 R7F_REPORT 第 1 節表一致（CLK 3.31 + 13.15、CMD 8.79 + 15.45、D0 1.73 + 17.70、D1 1.51 + 17.29、D2 1.77 + 4.33 mm）。
- **Gerber**
  - PTH 鑽孔檔：0.2 mm × 305、0.25 mm × 13（= 板上過孔數）、2.2 mm × 4（四個安裝孔），NPTH 是空的。
  - U16、R80/R81、D1 都在對應的防焊與錫膏層。

外殼檢查的修改是合理的，不是放寬

- `check_case.py` 把 J6 螺絲間隙從「x 方向間隙」改成「螺絲軸到 J6 外框的 2-D 距離」。
- 我自己用 J6 courtyard（x 111.225–116.975、y 107.8–118.8）和 H3 (118, 123) 算：$\sqrt{(1.025^2 + 4.2^2)} - 1.0 =$ **3.32 mm**，和設計者一致。
- 螺絲在 J6 末端外 4.2 mm，兩者的 y 範圍沒有重疊，所以舊的 x 間隙本來就沒有物理意義。新算法是正確的距離。
- 新突變（J6 往螺絲方向 x 0.8、y 3.6 mm）會 FAIL，門檻 0.2 mm 沒變。
- J6 插頭與線材的禁區在 y 108.8–118.8，螺絲柱在 y 120 以外，也沒有衝突。

新增的檢查工具

- **hand_solder_gap.py**：量法正確，數字我獨立驗證過。會 FAIL：設計者的兩個突變，加上 pad_to_mask_clearance 變大時防焊壩會變負。限制是它只看 U1，不看 J6；這是需求本身的範圍，J6 由 JLC 回焊，沒有手焊問題。
- **csi_via.py**：沒有例外清單，抓得到放回 r7d 位置的過孔。限制：只看線段不看圓弧，正規式依賴 KiCad 的欄位順序。目前板子沒有圓弧，數量和我的獨立解析一致。
- **verify 的 host VBUS 檢查**：改成 host VBUS 不能碰到 VBUS_IN 或 5V，兩腳順序都會檢查，是對稱的。

---

3. 沒能驗證的事

- **U16 與其他 16 顆極性零件的 JLC 擺件角度**：EasyEDA API 回 403，只能在 JLC 預覽核對。
- **新料的 JLC 庫存與擴充料費**：LCSC 頁面沒有顯示數量；R7F_REPORT 寫 U16 只有 1,225 顆，我沒驗到。
- **JLC 0201 製程規則**：最小焊盤、元件間距、是否需要標準 PCBA。我沒有查到 JLC 的現行文件；板子雙面都有零件，本來就是標準 PCBA。
- **銅到板邊 0.2 mm 是否符合 JLC 現行規則**（次要-3）。
- **TPS2595 在 CdVdt 100 nF 時的開通延遲**：規格書沒給。
- **實體量測**：沒有打板、焊接、上電。冷啟動、熱插拔、SI 過衝、溫度、RSSI 全是模型。我沒有重跑熱模型和 SI 模擬，只核對了輸入（板子幾何、功率加 U16）和輸出表一致。
- **IEC 62368-1 觸摸限值**：沿用熱報告引用的數字，沒有查標準原文。
- **陽極處理廠的實際做法**：有些廠預設會遮蔽螺牙，但不會遮蔽端面。

---

4. 證據檔（`REVIEW_r7f/work/`）

檔案	內容
`my_drc.json`、`my_erc.json`	我自己跑的 KiCad DRC / ERC（板檔複本）
`diff_boards.py`、`diff_r7e_r7f.txt`	r7e → r7f 零件、焊盤網路、走線、鋪銅差異
`csi.py`、`csi_r7e.txt`、`csi_r7f.txt`	CSI / TMDS / USB 長度、組內差、參考層、回流過孔
`area.py`、`netpath.py`	區域傾印、網路路徑長度（U16 周邊、R80/R81、SD）
`my_mutate.py`、`my_mutate2.py`、`my_mutate.txt`、`mut/`	我的故障注入與結果（主要-3）

檔案	內容
`eda_fetch.py`	EasyEDA 封裝讀取嘗試（403）
`gb/`	解開的 Gerber，用來核對鑽孔
`tps_p5.png`、`tps_p29.png`、`tps_p30.png`、`tps_p34.png`	規格書頁面截圖（推薦工作條件、圖 59、Layout 指引）