

Problem E:

Early Floorplanning with Global Route

(MediaTek)

Q&A

Q1. 閱讀目前公布的題目說明後，對部分評分規則與執行環境仍有一些不確定之處，想請教如下：

1. 關於 Channel overflow 的懲罰機制

我們目前的理解是，Channel overflow 指的是某個 channel 的 wire density 超過題目中允許的上限（25 nets/um）。

例如，若某條 channel 寬度為 80 um，則其可容納的 net 數上限應為 2000；若實際配置為 2200，是否即視為 overflow？

想請問在此情況下，評分上會如何處理？是固定 penalty、依 overflow 程度比例扣分，還是直接視為 fail？

2. 關於 Feedthrough overflow 的懲罰機制

我們目前的理解是，Feedthrough overflow 指的是 soft block 的 feedthrough 數量與其面積擴增不一致，也就是說，若路徑使用了 feedthrough，但輸出的 block 面積沒有依規則正確增加，則可能構成 overflow。

例如，某 soft block 穿越了 3500 條 nets，理論上應依對應 conversion rate 擴增面積；若輸出結果中的 block 尺寸未正確反映此增量，是否就會被判定為 Feedthrough overflow？

想請問此情況的懲罰機制為何？是固定 penalty、依誤差程度扣分，還是直接視為 fail？

3. 關於測資數量與規模

想請問本次競賽在兩小時內總共會有幾筆測資？

此外，未來是否會再提供更多公開測資供參賽者測試？

若可以公開，也想請問測資規模的大致上限，例如：block 數量上限、connection / net 數量上限、outline 或其他 relevant size scale。

4. 關於執行環境是否允許使用 GPU

想請問本次競賽的執行環境是否允許使用 GPU 進行運算？

例如，若參賽程式在 global routing 或 cost evaluation 階段使用 GPU 加速，是否符合規範？若允許的話，也想了解是否對 GPU 型號、CUDA 環境或相關 library 使用有所限制。

這一點會影響我們是否能參考一些以 CPU-GPU acceleration 為方向的 global routing 方法與論文來設計演算法。

由於上述資訊會直接影響我們對 legality checking、cost modeling、演算法設計與實作方向的規劃，因此希望能先確認清楚。非常感謝您撥冗協助回覆。

A1.

1. 是，若超過 channel 可容納的線數的上限值，將視為 overflow，會依 overflow 程度比例扣分，不會視為 fail.
2. 面積沒有依公式計算應增加的面積，懲罰機制為以誤差程度扣分，不會視為 fail
3. 未來會再公開另外七組測資，預計五月底前公布，overall BLK 數量<#50
4. 測試環境不支援 GPU 加速

Q2. 為了確保我們開發的 solver 在本地端的優化結果能與官方評分標準一致，想請教官方是否能提供官方評分程式碼（Evaluator）或相關 cost function 的詳細定義。若能取得此工具或更完整的評分說明，將有助於我們更精確地校準演算法效能與實驗結果。

A2. 不會提供評分程式碼，但有 cost function 定義在題目中，cost function 中的 α 值，請設定為 user define 的變數，default 值為 1，我們會再公布 α 的定值

Q3. 關於「單方向走向在 1um 的寬度內，只允許走 25 條線」的確切影響

1. 假設有兩個左右向的 Z shaped path 經過同一個 channel，但他們的 y 範圍不重疊，則該 channel 的 density 該如何計算？如一個有 100nets 並占用 y 範圍 0-200，一個有 200nets 並占用 y 範圍 300-500，則他們對該 channel 寬度的佔用的 density 是 0、 $\max(100,200)$ 還是 100+200？
2. 對於在一個 channel 內經過的 path，其所謂「單方向」，是指若該 path 純水平或純鉛直走向，則其產生的 density 只會分別對應到該 channel 的寬與高，還是會受制於 $\min(\text{寬}, \text{高})$ ？他們對 channel 的 density 總占用，是需要加總還是個別方向計算？對於 L 或 Z 型，則是兩個方向都會占用，還是單純看穿過的數字？
3. 假設有一個 PATH 100 ... BLK01 3 CH1 1 ...，但 BLK01 右側與 CH1 左側相鄰部分僅 3um 高（但 BLK01 及 CH1 本身寬／高度都足夠）則是否構成 density overflow?

A3.

1. 走線的概念如同水流過水管，水管的容量是否足夠承擔相同時間下的水流量。您的問題中少定義了 X 範圍是否不重疊，以一個 channel 看，相同 x 往上看 y 有多少空間可以容納走線走過，early route 的概念，是以一個空間看，不論 y 被占用的範圍是哪個區段，“所有占用區段的加總數量，是否超過容納”為 overflow 的條件，您問題上的答案應為 100+200

2. 對 channel 為個別方向計算，

讓我們假設一個例子，Channel 寬為 100，高為 120，在單個 channel 內同時有 L shape 與 Z shape，

L shape 為從 channel 左進下出的繞線路徑，net 數量為 2500 條，走 channel Y 座標 範圍的 0-100

而 Z shape 為左進右出，中間轉折的繞線路徑，net 數量為 500 條，走在 channel Y 座標 範圍的 100-120

上述狀況下，沒有 overflow，因為 L shape 走下方，Z shape 走上方，等於 channel 以水平切割為上下兩個空間，下方走 L shape，高 0-100 以及寬度 0-100 剛好走滿 2500 條線

而上方走 Z shape，高 100-120 走滿 500 條線 及寬度 0-100 可以容納 500 條線 密度 $((500/25)/100)$

但若兩者皆走同一個空間，中間有路徑交錯，L shape 走 Y 座標範圍的 20-120 轉彎走到 channel 下方 edge，Z shape 走 Y 座標左進 0-20 向上走到右側 edge 座標 100-120 出 channel，

這個例子，高沒有 overflow，但 channel 肚子的垂直繞線的最大數量為 2500+500，需要 120un，但 channel 寬度只有 100，寬度的部分出現 overflow

3. 是，overflow.

Q4. 關於 nets 的 path 拆分

1. 對於同一個 block 出發的 net，是否有強制要求必須從同一個邊出發？如參考 sample case 與 figure13 的 floorplan，對於 BLK06->BLK02 = 700 及 BLK06->BLK04=200，以下的 path 分配是否為合法的？

PATH 200 BLK06 4 BLK04 2

PATH 700 BLK06 1 CH8 3 CH8 1 CH6 3 CH6 1 BLK02 3

2. 對於同樣起訖點的 nets，是否要求全部都走同一 path? 例如，假設有 net blk3->blk2 = 1000，我是否能將其拆成多條 path (如 blk3->ch1->blk2=500 及 blk3->blk1->blk2=500) ?

A4.

1. 同一個 block 出發的 net 不需要強制由同一個邊出發

但你提到一個很好的點, edge block 只能由靠近 chip 中心側出 port (走線), 我們將在題目中新增 constraint. 針對 edge block 的出 port edge.

2. 可拆

Q5. 請問 channel 的 capacity 是 "水平走線有自己的 density，垂直走線有自己 density"，還是 "只要走線跨度到此 channel，總 capacity 就加一，不用分垂直、水平"

A5.

水平垂直有自己的容量上限

須要注意的是線走到 channel 後，能不能走得出去的問題，題目所訂的 1um 寬度可以走 25 條線，

假設 channel 為長方形，寬為 50um，高為 100um，走線為 2500 條

於上述前提下，線可以通過水平方向，往左右走，剛好占滿水平方向的繞線 容量

若此時有另一組線，線數為 40，從垂直方向進 channel 後往上走，此時是合法的，但若這組 40 條的線走進 channel 後，轉彎往左右走，走 L shape，此時水平方向的容量已滿，再容納這 40 條走線，則為 overflow.

Q6. 請問如果 block1 -> block2 有大量走線需求，可以進行 "分流" 嗎，假設 demand 是 1000 條線，path1 先送 500、path2 送 300、path3 送 200，請問可以嗎？

A6. 可以

Q7. 想詢問 Problem E 中 edge block 的擺放位置限制的細節。有以下幾個問題:

1. 有兩個限制的 edge block 一定在角落?

2. 有一限制為'BM'的 edge block 寬為 100，且擺放 outline width 為 900。則其 left edge 的 x 座標限制為[350, 450]還是[250, 550]還是(150, 650)?(正中間左右移 50，完全在中間部分左右移 50，和中間有重疊再左右移 50)

A7. 1. 取消位移 50um 的限制，更新題目，edge block 只需要擺放的位置壓到 testcase 所定義的 LOCATION 範圍內即可，譬如定義 TL,LT 則 edge block 的 edge 需貼在 TL“與”LT 的邊上

2. 取消位移 50um 的限制，更新題目，edge block 只需要擺放的位置壓到 testcase 所定義的 LOCATION 範圍內即可，譬如定義 TL,LT 則 edge block 的 edge 需貼在 TL“與”LT 的邊上

Q8. 關於 LOCATION 欄位的語義

在測資中，我們看到 Edge Block 的 LOCATION 欄位有類似「TL,LT」的寫法，想請問這代表的是 OR（兩個位置擇一皆可）還是 AND（必須同時滿足兩個條件）？

A8. AND，若題目定義兩個 LOCATION，則表示 edge 須貼於這兩個定義的 LOCATION，(主要為貼 corner)

Q9. 關於 50um 移動範圍的基準點

題目說明中提到 Edge Block 允許在邊界上移動 50um，但未說明此 50um 的量測基準為何。請問是從角落（corner）量起、從指定區域的邊界量起，還是從某個預設初始位置量起？

A9. 取消位移 50um 的限制，更新題目，edge block 只需要擺放的位置壓到 testcase 所定義的 LOCATION 範圍內即可，譬如定義 TL,LT 則 edge block 的 edge 需貼在 TL“與”LT 的邊上

Q10. 關於 12 個區域的邊界劃分方式

題目定義了 TL、TM、TR、BL、BM、BR、LT、LM、LB、RT、RM、RB 共 12 個區域，但未說明各區域之間的分界線如何定義。請問各區域是等分切割，還是有其他劃分規則？

A10. 等分切割

Q11. 關於 Edge Block 尺寸超出指定區域的情況

若某 Edge Block 的尺寸較大，貼齊邊界擺放後，其部分面積延伸至相鄰區域（例如指定 TL 但部分進入 TM），請問此情況是否合法？

A11. 依 testcase 定義，若只有定義 TL，則只能擺放在 TL，若 edge block 貼 boundary 邊常已超過所定義的區域長度，表示題目出錯了

Q12. 關於「貼齊」邊界的定義

請問「貼齊 chip layout 邊界」是指 Edge Block 的外側那一面需完全 flush with chip outline，還是允許存在一定的 offset？

A12. 完全貼合 chip layout boundary, no offset, 原因一是 Edge block 視為為含 io 的 analog macro, io pad 要打線出去的 pad, 貼齊 boundary, 原因二，若有 offset, boundary 到 edge block 的側邊空間是完全無法繞線且用不到的面積，實作上也會盡量避免這種畸零地

Q13. 關於 12 個區域劃分的基準

請問 Edge Block 的位置限制（12 個區域的劃分）是相對於 output 中自行宣告的 outline，還是相對於 input 給定的 MAX outline？

A13. Edge block 的座標是已 whole chip 左下角為原點，相對的 x 與 y。12 個區域的劃分只在檢查程式時會使用，檢查 edge block 的位移量。因為從 die 往外 bond 線的相對關係，存在於受限的移動距離，所以才會有這類的檢查機制。

另外提醒, max outline 指的是這個 case 最大可以使用的 outline, 最大可以使用的 chip 長與寬，可以更小但不能更大。最後評分擺盤後使用到的 outline 面積(output file 中所記錄的)，是評分的要項。

Q14. 在 Q&A 有提到，EDGE block 只能從靠近 chip 中心的邊出線，具體是如何判斷最靠近 chip 中心的邊的？若 EDGE block 位於角落，例如 TL,LT，請問合法 routing port 是哪一邊？

A14. edge block 的長邊，譬如 testcase1 中的 BLK04, width 665, height 600, 出 pin 在 width 665, chip outline boundary 的對面那側的 edge

Q15. MACRO/EDGE block 是否允許旋轉？若一個 block 原始尺寸為 width = 100, height = 200，是否可以在輸出時放成 width = 200, height = 100（如輸出 BLOCK B1 0 0 200 100）？

A15. 不允許

Q16. 關於輸入格式 題目文件中僅提及 Google 試算表上的一份 xlsx 檔案，並未說明輸入會以何種形式提供。想請問是否會提供更明確的文字檔或 CSV 等格式作為輸入？

A16. 網頁上已經有一個 testcase... 網址如下

<https://docs.google.com/spreadsheets/d/1eUPiNGsctnUmiVfVwZcF3KFKcCFVnpXT/edit?usp=sharing&ouid=100933007612030222278&rtpof=true&sd=true>

Q17. 是否允許多個 Block 被指定在同一個 Location？

例如某筆測資中是否可能出現 BLK01 與 BLK02 同時被指定為 LT 的 Edge Block？

A17. 所有 block 皆不能 overlap, 但有機會被指定在九宮格的同一個區塊中

Q18. 關於 Edge Location 貼齊規則，以及 case00 中 BLK01 的高度是否必定會碰到 LM：

QA7、QA9 提到，Edge Block 只需要擺放的位置壓到 testcase 所定義的 LOCATION 範圍內即可；

QA11 則提及可能的情況，當 Edge Block 尺寸較大時，貼齊擺放可能會延伸到相鄰區域。

case00 的 BLK01 即為此例：該 Block 標記為 TL,LT，會被擺放於左上轉角處，但其高度固定為 843，

而 Max Outline 的高度為 2220，其 1/3 為 740 < 843。這意味著即使採用最大 Outline，BLK01 也必然會向下延伸到 LM 區域。

想請問是否僅要求碰到指定的 TL 與 LT 兩個邊，因此延伸到相鄰區域是可接受的？或者如 QA11 所說，這屬於題目本身的錯誤？

A18. case00 的 BLK01 定義的”LOCATION”為 TL, LT, 在這個定義下, 必定會貼在左上角的 corner 處, 但不限於是否 touch 到 LM 所以您說的是對的 “僅要求碰到指定的 TL 與 LT 兩個邊, 因此延伸到相鄰區域是可接受的”

Q19. 關於 Corner Block 的區域範圍限制

根據 A11 的說明, edge block 貼齊邊界後, 其尺寸不得超出所定義的區域長度。然而, 我們在 testcase00 中觀察到以下情況:

BLK01 (LOCATION: TL, LT) 的 HEIGHT 為 843um, 但 outline

HEIGHT 為 2220um, LT 區域的高度為 $2220 / 3 = 740\text{um}$,

BLK01 的 HEIGHT 已超出 LT 區域範圍。

請問這是否為測資的筆誤? 或者對於 corner block (同時具有兩個 LOCATION 限制的 block), 其區域範圍的檢查規則與單側 edge block 有所不同?

A19. 更新 edge block 貼邊規則: 取消位移 50um 的限制, 更新題目, edge block 只需要擺放的位置壓到 testcase 所定義的 LOCATION 範圍內即可, 譬如定義 edge block BLK02, location 為 LM, 而 BLK02 邊長大於 LM 高度, 則 BLK02 edge 只需要與 LM 有 overlap 即可, 不須完全包含在 LM 的高度內

Q20. 關於區域限制的檢查維度

承上, 請問 edge block 的區域限制是「只檢查沿邊界方向 (1D) 的範圍」, 還是「整個 block 都必須落在對應的 2D 區域內」?

以 TM 為例:

- 1D 解讀: 只要 block 的寬度 (x 範圍) 落在 TM 的 x 區間內即可, block 往晶片內部延伸的高度不受限制

- 2D 解讀: block 的寬與高都必須完全落在 TM 區域的範圍內

若為 2D 解讀, 請問 y 方向的區域邊界如何定義?

A20. 1D, 只沿邊界方向檢查

Q21. 關於 Corner Block 的合法 Routing Port

根據 Q14 的說明, edge block 的 port 位於長邊中與 chip boundary 相對的那一側。然而此規則在 corner block 的情況下存在模糊之處: corner block 有兩個面分別貼齊不同的 chip boundary, 請問此時合法的 routing port 是哪一個 edge? 是否仍以長邊方向作為判斷基準?

以 testcase00 的 BLK01 (width=419.5, height=843, LOCATION: TL,LT) 為例，長邊為 height 方向，套用規則後 port 應為右側 (edge 3)。請問此理解是否正確？

A21. testcase 更新為 新增 port edge 欄位, block 的 edge 從左側開始, 以順時鐘方向定義 1->2->3->4, 若 port edge 無定義, 則 port 不限於出於哪側的 edge

Q22. 想詢問 block edge 編號相關事宜。5/25 更新的部分表示右側為 1，並依照順時針標記。而 routing 的表示法中，如圖中所示，似乎有矛盾之處也與 port edge 標示不同。想詢問確切要求與定義。

- 每個 block/channel rectangle 的 edge，逆時針從 1 開始編號。
左為編號 1，上為編號 2，右為編號 3，下為編號 4

此外，想詢問 edge block 出 pin 點是否全部在同一條邊上，也想請出題方更新輸入的檔案，以確認格式。

A22. 以上述定義，左側編號 1，依照順時針方向定義 1->2->3->4
edge 的 pin 依照 testcase 更新的 format, port edge 欄位，定義在對應的邊上

Q23. 關於 testcase 的 input file 的 .csv 檔案的格式。請問是否只要將公開的 test 00 的 .xlsx 檔下載後轉換成 .csv，即可作為正確格式使用，還是另有其他格式要求？

A23. testcase 更新為 csv 檔案

Q24. 關於測資中 Net 數量的上限

承目前 Q&A 中的說明，block 數量上限為 50。請問 net 數量是否也有上限？

A24. 500000

Q25. 關於 Cost Function 中 OutlineArea 的定義

請問 Cost Function 中的 OutlineArea，是指 output 中自行宣告的 outline 面積，還是包含 top net routing 後可能擴張的面積？以及對應到輸出格式中的 top outline 是否也應包含 top routing channel？

A25. output 中的 outline 面積, 必定必須包含 channel 與 top net routing, FT impact 後的面積, outline 等於是 die size