Linux PCIe
开发指南

版本号: 1.7

发布日期: 2025.10.30

广州星翼电子科技有限公司zdyzlinux

版本历史

版本号	日期	制/修订人	内容描述
1.0	2023.02.14	XAA0228	初始版本。
1.1	2023.12.27	AWA1927	增加 combophy 节点配置说明、RC SSD 应用案例、日志分析。
1.2	2024.01.19	XAA0228	更新 2.2 章节内容。
1.3	2024.03.13	XAA0228	更改 3.2 章节内容，优化 config 配置和 dts 配置指导。
1.4	2024.08.29	AWA1927	更新适用范围和模式属性配置。
1.5	2024.09.26	XAA0228	增加 ID 值说明章节。
1.6	2025.02.12	XAA0228	补充模块快速配置方法章节。
1.6	2025.09.15	AWA1979	更新文档结构及内容
1.7	2025.10.30	AWA1927	增加以太网应用场景测试。

广州星翼电子科技有限公司zdyzlinux

版权所有 © 珠海全志科技股份有限公司。保留一切权利

目　录

1 概述 **1**
1.1 编写目的 1
1.2 相关人员 1
1.3 相关术语介绍 1
1.4 适用范围 1

2 模块介绍 **3**
2.1 模块功能介绍 3
2.1.1 PCIe 简介 3
2.2 模块快速配置方法 3
2.2.1 menuconfig 配置说明 3
2.2.2 DTS 配置说明 4
2.2.2.1 pcie 配置说明 4
2.2.2.2 phy 配置说明 4
2.3 PCIe 源码结构 5

3 关于 ID 值说明 **6**

4 PCIe 应用案例 **7**
4.1 PCIe RC 模式 7
4.1.1 支持 NVMe SSD 固态硬盘 7
4.1.2 支持 PCIE 转以太网 8

5 PCIe 常用调试手段 **10**
5.1 PCIe 常用调试工具 10
5.1.1 lspci 10
5.2 PCIe 通用排查手段 11
5.2.1 常用软件排查手段 11
5.2.2 常用硬件排查手段 11
5.3 PCIe 常见问题排查流程 12
5.3.1 链路训练失败 12

6 日志分析 **13**
6.1 PCIe RC 日志分析 13

版权所有 © 珠海全志科技股份有限公司。保留一切权利

1 概述

1.1 编写目的

介绍 PCIe 模块配置及调试方法，为 PCIe 模块开发提供参考。

1.2 相关人员

PCIe 模块开发/维护人员。

1.3 相关术语介绍

表 1-1: PCIe 相关术语介绍

术语	解释说明
SUNXI	Allwinner 一系列 SOC 硬件平台
PCIe	Peripheral Component Interconnect Express，高速串行计算机扩展总线，简称 PCIe
PHY	物理收发器
RC	Root Complex，根复合体
EP	EndPoint，终端设备
DM	DualMode，双重模式，可以既做 RC 也做 EP（同一时间只能选一种）

1.4 适用范围

版权所有 © 珠海全志科技股份有限公司。保留一切权利

表 1-2: 适用产品及信息

产品名称	内核版本	驱动版本	接口数量	接口规格	PHY 厂家
A523	Linux-5.15	v210	1	PCIe2.1 RC x1	INNO
A527	Linux-5.15	v210	1	PCIe2.1 RC x1	INNO
T527	Linux-5.15	v210	1	PCIe2.1 RC x1	INNO
MR527	Linux-5.15	v210	1	PCIe2.1 RC x1	INNO
H728	Linux-5.15	v210	1	PCIe2.1 RC x1	INNO
AI985	Linux-5.15	v210	1	PCIe2.1 RC x1	INNO
MR536	Linux-5.15	v210-v2	1	PCIe2.1 DM x1	INNO
T536	Linux-5.10	v210-v2	1	PCIe2.1 DM x1	INNO
A733	Linux-5.15/6.6	v300	1	PCIe3.0 DM x1	CADENCE
T736	Linux-5.15/6.6	v300	1	PCIe3.0 DM x1	CADENCE
A537	Linux-5.15/6.6	v210-v3	1	PCIe2.1 RC x1	SYNOPSYS

广州星翼电子科技有限公司zdyzlinux

版权所有 © 珠海全志科技股份有限公司。保留一切权利

2 模块介绍

2.1 模块功能介绍

2.1.1 PCIe 简介

PCI Express，简称PCI-E，官方简称PCIe，是计算机总线的一个重要分支，它沿用既有的 PCI 编程概念及信号标准，并且构建了更加高速的串行通信系统标准。目前这一标准由PCI-SIG组织制定和维护。 与 PCI 总线不同，PCIe 总线使用端到端的连接方式，在一条链路上的两端只能各连接一个设备，这两个设备互为数据发送端和接收端，所以 PCIe 总线的物理链路的一个数据通路为一 Lane，就有两组差分信号，及共 4 根信号线； 其高带宽就由多条 lane 组成，目前 PCIe 链路可以支持 1、2、4、8、16 和 32 个 Lane，即 x1、x2、x4、x8、x16、x32 宽度的 PCIe 链路，每一个 Lane 上使用的总线频率与 PCIe 总线使用的版本相关。PCIe 不断完善和发展的新版本支持的理论带宽可满足多种高带宽要求的场合。

2.2 模块快速配置方法

2.2.1 menuconfig 配置说明

- PHY 配置说明

根据适用范围中的 PHY 厂家，打开对应的内核配置（选择下面其中一个即可，切记不要全部打开）

```
CONFIG_AW_INNO_COMBOPHY
CONFIG_AW_CADENCE_COMBOPHY
CONFIG_AW_SYNOPSYS_COMBOPHY
```

- RC 模式配置

```
CONFIG_AW_PCIE_RC
```

- EP 模式配置

```
CONFIG_AW_PCIE_EP
```

注意

客户可根据实际需求，配置成 *build-in* 或者配置成 *ko* 均可；若配置成 *ko*，需要先 *insmod* 加载 *phy* 驱动

版权所有 © 珠海全志科技股份有限公司。保留一切权利

2.2.2 DTS 配置说明

2.2.2.1 pcie 配置说明

```
&pcie {
    reset-gpios = <&pio PI 10 GPIO_ACTIVE_HIGH>;
    wake-gpios = <&pio PI 11 GPIO_ACTIVE_HIGH>;
    pcie1v8-supply = <&reg_cldo1>;
    pcie3v3-supply = <&reg_cldo3>;
    status = "okay";
};
```

- reset-gpios（可选）：RC 对 EP 进行复位操作的引脚
- wake-gpios（可选）：EP 通知 RC 唤醒信息的引脚
- pcie1v8-supply（可选）：PCIE 的 1.8V 供电，若没有对应 regulator 可不写
- pcie3v3-supply（可选）：PCIE 的 3.3V 供电，若没有对应 regulator 可不写
- max-link-speed（可选）：默认在 dtsi 中会配置为规格上限，一般不需要改动。若想手动限制，则可以根据速率进行修改，gen1/gen2/gen3 对应 1/2/3，以此类推
- compatible（可选）：默认在 dtsi 中会配置为 RC，一般不需要改动。若想手动修改模式，则可以根据适用范围中的驱动版本进行修改，比如 RC 为`allwinner,sunxi-pcie-{version}-rc`、EP 为`allwinner,sunxi-pcie-{version}-ep`

注意

1. 由于不同用户的板级 *PCB* 的 *gpio* 会不一样，请用户先查看原理图确认`reset-gpios`和`wake-gpios`
2. 其他配置项均为常规参数配置，我们默认已配置正常，上述几项参数均为客户需要知晓的配置，若还有其他配置需要客户关注，会像上述参数一样针对性说明，并及时更新本文档。

2.2.2.2 phy 配置说明

可参考如下示例，快速使用：

注意

由于 *PCIe* 和 *USB3* 大部分情况下是共用一套 *phy*，所以在需要使用 *PCIe* 时需要关闭 *USB3*，请在 *dts* 中做如下修改：将 *usbc2/xhci2/u2phy* 节点的状态都改成 *disabled*

2.2.2.2.1 INNO 厂家

```
&combophy {
    resets = <&ccu RST_BUS_PCIE_USB3>;
    phy_use_sel = <0>; /* 0:PCIE; 1:USB3 */*/
    status = "okay";
};
```

版权所有 © 珠海全志科技股份有限公司。保留一切权利

- phy_use_sel（必选）：0 表示 PHY 工作于 PCIe，1 表示 PHY 工作于 USB3

2.2.2.2.2 CADENCE 厂家

```
&serdes {
    serdes1v8-supply = <reg_cldo5>;
    status = "okay";
};
```

2.2.2.2.3 SYNOPSYS 厂家

```
&synopsys {
    status = "okay";
};
```

2.3 PCIe 源码结构

PCIe 驱动的源代码分布如下:

```
sdk
  ├──bsp/drivers/pcie/
        ├── pcie-sunxi-dma.c     // PCIe 内置DMA驱动代码
        ├── pcie-sunxi-dma.h     // PCIe 内置DMA驱动代码头文件，里面定义了一些宏、数据结构及内部接口
        ├── pcie-sunxi.h         // PCIe 驱动头文件，里面定义了一些宏、数据结构及内部接口
        ├── pcie-sunxi-plat.c    // PCIe 公共驱动，里面定义了内部接口
        ├── pcie-sunxi-ep.c      // PCIe ep模式驱动代码
        └── pcie-sunxi-rc.c      // PCIe rc模式驱动代码
```

版权所有 © 珠海全志科技股份有限公司。保留一切权利

3 关于 ID 值说明

Allwinner 各 SOC 型号的 PCIe vendor ID 值，RC 模式默认使用:**0x16c3**，Device ID 值默认为:**0xabcd**;

若客户需要开发 EP 模式驱动，可以使用 Allwinner vendor ID 值：**0x1F6D**。Device ID 值根据客户自己开发的功能驱动来自定义。

注意：若客户需要过 PCIe 产品认证，请联系我们来确认，当前使用的 ID 值是否符合规范，防止有不通过的风险。

广州星翼电子科技有限公司zdyzlinux

版权所有 © 珠海全志科技股份有限公司。保留一切权利

4 PCIe 应用案例

4.1 PCIe RC 模式

4.1.1 支持 NVMe SSD 固态硬盘

- 打开内核对应配置项

```
CONFIG_BLK_DEV_NVME=y
```

- 查看识别到的 SSD 设备

```
/ # lspci
00:00.0 PCI bridge: Device 1f6d:abcd (rev 01)
01:00.0 Non-Volatile memory controller: MAXIO Technology (Hangzhou) Ltd. NVMe SSD Controller
    MAP1202 (rev 01)
```

- 格式化并挂载文件系统

```
/ # mkfs.ext4 /dev/nvme0n1
mke2fs 1.46.5 (30-Dec-2021)
/dev/nvme0n1 contains a ext4 file system
        last mounted on /mnt/bsptest-storage on Thu Jan  1 00:00:07 1970
Proceed anyway? (y,N) y
Discarding device blocks: done
Creating filesystem with 62514774 4k blocks and 15630336 inodes
Filesystem UUID: a845d0fd-7ff8-480c-9857-5627055f4b95
Superblock backups stored on blocks:
        32768, 98304, 163840, 229376, 294912, 819200, 884736, 1605632, 2654208,
        4096000, 7962624, 11239424, 20480000, 23887872

Allocating group tables: done
Writing inode tables: done
Creating journal (262144 blocks): done
Writing superblocks and filesystem accounting information: done
/ # mkdir /mnt/nvme
/ # mount /dev/nvme0n1 /mnt/nvme/
[  168.240097] EXT4-fs (nvme0n1): mounted filesystem a845d0fd-7ff8-480c-9857-5627055f4b95 r/w
     with ordered data mode. Quota mode: disabled.
```

注：若 SSD 格式化或挂载失败，即表示 PCIe 功能异常，请参考PCIe 常用调试手段小节排查分析。

- 文件写入

版权所有 © 珠海全志科技股份有限公司。保留一切权利

```
/ # time dd if=/dev/zero of=/mnt/nvme/dd.bin bs=5M count=100 conv=fsync
100+0 records in
100+0 records out
real    0m 1.81s
user    0m 0.00s
sys     0m 1.54s
```

- 文件读取

```
/ # time dd if=/mnt/nvme/dd.bin of=/dev/null bs=5M count=100
100+0 records in
100+0 records out
real    0m 0.76s
user    0m 0.00s
sys     0m 0.74s
```

4.1.2 支持 PCIE 转以太网

- 打开内核对应配置项

```
CONFIG_R8169=y
```

- 枚举以太网设备和网卡驱动加载

```
[    2.467978] sunxi-pcie 4800000.pcie: host bridge /soc@3000000/pcie@4800000 ranges:
[    2.468015] sunxi-pcie 4800000.pcie:      err 0x0020000000..0x0020ffffff -> 0x0020000000
[    2.468037] sunxi-pcie 4800000.pcie:       IO 0x0021000000..0x0021ffffff -> 0x0021000000
[    2.468055] sunxi-pcie 4800000.pcie:      MEM 0x0022000000..0x0027ffffff -> 0x0022000000
[    2.675485] sunxi:pcie-rc-4800000.pcie:[INFO]: pcie link up success
[    2.675494] sunxi:pcie-rc-4800000.pcie:[INFO]: PCIe speed of Gen2
[    2.675635] sunxi-pcie 4800000.pcie: PCI host bridge to bus 0000:00
[    2.675643] pci_bus 0000:00: root bus resource [bus 00-ff]
[    2.675649] pci_bus 0000:00: root bus resource [??? 0x20000000-0x20ffffff flags 0x0]
[    2.675655] pci_bus 0000:00: root bus resource [io  0x0000-0xffffff] (bus address [0
x21000000-0x21ffffff])
[    2.675659] pci_bus 0000:00: root bus resource [mem 0x22000000-0x27ffffff]
[    2.675694] pci 0000:00:00.0: [1f6d:abcd] type 01 class 0x060400
[    2.675709] pci 0000:00:00.0: reg 0x10: [mem 0x00000000-0x000fffff]
[    2.675719] pci 0000:00:00.0: reg 0x38: [mem 0x00000000-0x0000ffff pref]
[    2.675787] pci 0000:00:00.0: supports D1
[    2.675791] pci 0000:00:00.0: PME# supported from D0 D1 D3hot
[    2.679794] pci 0000:01:00.0: [10ec:8125] type 00 class 0x020000
[    2.679840] pci 0000:01:00.0: reg 0x10: initial BAR value 0x00000000 invalid
[    2.679844] pci 0000:01:00.0: reg 0x10: [io  size 0x0100]
[    2.679888] pci 0000:01:00.0: reg 0x18: [mem 0x00000000-0x0000ffff 64bit]
[    2.679916] pci 0000:01:00.0: reg 0x20: [mem 0x00000000-0x00003fff 64bit]
[    2.679934] pci 0000:01:00.0: reg 0x30: [mem 0x00000000-0x0000ffff pref]
[    2.680162] pci 0000:01:00.0: supports D1 D2
[    2.680166] pci 0000:01:00.0: PME# supported from D0 D1 D2 D3hot D3cold
[    2.694851] pci 0000:00:00.0: BAR 0: assigned [mem 0x22000000-0x220fffff]
[    2.694869] pci 0000:00:00.0: BAR 8: assigned [mem 0x22100000-0x221fffff]
[    2.694876] pci 0000:00:00.0: BAR 6: assigned [mem 0x22200000-0x2220ffff pref]
[    2.694883] pci 0000:00:00.0: BAR 7: assigned [io  0x1000-0x1fff]
```

版权所有 © 珠海全志科技股份有限公司。保留一切权利

```
[    2.694895] pci 0000:01:00.0: BAR 2: assigned [mem 0x22100000-0x2210ffff 64bit]
[    2.694921] pci 0000:01:00.0: BAR 6: assigned [mem 0x22110000-0x2211ffff pref]
[    2.694929] pci 0000:01:00.0: BAR 4: assigned [mem 0x22120000-0x22123fff 64bit]
[    2.694954] pci 0000:01:00.0: BAR 0: assigned [io  0x1000-0x10ff]
[    2.694965] pci 0000:00:00.0: PCI bridge to [bus 01-ff]
[    2.694970] pci 0000:00:00.0:   bridge window [io  0x1000-0x1fff]
[    2.694975] pci 0000:00:00.0:   bridge window [mem 0x22100000-0x221fffff]
[    2.695329] r8169 0000:01:00.0: enabling device (0000 -> 0003)
[    2.714669] r8169 0000:01:00.0 eth2: RTL8125B, 1c:86:0b:20:47:dc, XID 641, IRQ 588
[    2.714683] r8169 0000:01:00.0 eth2: jumbo features [frames: 9194 bytes, tx checksumming:
    ko]
```

- 查看识别到的以太网设备

```
/ # lspci
00:00.0 PCI bridge: Device 1f6d:abcd (rev 01)
01:00.0 Ethernet controller: Realtek Semiconductor Co., Ltd. RTL8125 2.5GbE Controller (rev
    05)
```

- 查看以太网网卡设备信息

```
/ # ifconfig -a
....
eth2      Link encap:Ethernet  HWaddr 1C:86:0B:20:47:DC
        BROADCAST MULTICAST  MTU:1500  Metric:1
        RX packets:0 errors:0 dropped:0 overruns:0 frame:0
        TX packets:0 errors:0 dropped:0 overruns:0 carrier:0
        collisions:0 txqueuelen:1000
        RX bytes:0 (0.0 B)  TX bytes:0 (0.0 B)
...
```

与功能驱动 log 相符"eth2: RTL8125B, 1c:86:0b:20:47:dc"

- 测试方法

与常规以太网一样，配置 ip 等参数用 ping 或 iperf 等工具测试网络即可。

- **注**：若 ifconfig -a 未能查找到对应网卡节点，请排查是否待测设备功能驱动已支持。如上述测试设备需开启 CONFIG_R8169 宏。

版权所有 © 珠海全志科技股份有限公司。保留一切权利

5 PCIe 常用调试手段

5.1 PCIe 常用调试工具

5.1.1 lspci

主要介绍 lspci 的使用，下表为 lspci 支持的指令及对应说明（注：不同版本的 lspci 可能支持的指令不太一致）

选项	功能
-v	显示 PCIe 设备的简略信息
-vv	显示 PCIe 设备的详细信息
-vvv	显示 PCIe 设备所有可解析的信息
-s	只显示指定的 PCIe 设备，需要输入总线、插槽和功能号
-n	显示 PCIe 设备的相关表示符，包括总线、插槽、功能号、设备类标识符、制造商标识符等
-vvv	显示 PCIe 设备所有可解析的信息
-d	显示指定的 PCIe 设备，需要输入制造商标识符、设备标识符
-x	以 16 进制显示配置空间的前 64 字节
-xx	以 16 进制显示配置空间的前 256 字节
-xxx	以 16 进制显示配置空间的整个 4KB 数据

如下图是对`lspci`使用的效果：

版权所有 © 珠海全志科技股份有限公司。保留一切权利

```
/ #
/ #
/ # lspci -vvv
00:00.0 PCI bridge: Synopsys, Inc. DWC_usb3 / PCIe bridge (rev 01) (prog-if 00 [Normal decode])
        Control: I/O+ Mem+ BusMaster+ SpecCycle- MemWINV- VGASnoop- ParErr- Stepping- SERR+ FastB2B- DisINTx-
        Status: Cap+ 66MHz- UDF- FastB2B- ParErr- DEVSEL=fast >TAbort- <TAbort- <MAbort- >SERR- <PERR- INTx-
        Latency: 0
        Interrupt: pin A routed to IRQ 255
        Bus: primary=00, secondary=01, subordinate=ff, sec-latency=0
        I/O behind bridge: f000-0fff [disabled] [16-bit]
        Memory behind bridge: 22000000-220fffff [size=1M] [32-bit]
        Prefetchable memory behind bridge: 00000000fff00000-00000000000fffff [disabled] [64-bit]
        Secondary status: 66MHz- FastB2B- ParErr- DEVSEL=fast >TAbort- <TAbort- <MAbort- <SERR- <PERR-
        Expansion ROM at 22100000 [virtual] [disabled] [size=64K]
        BridgeCtl: Parity- SERR+ NoISA- VGA- VGA16- MAbort- >Reset- FastB2B-
                PriDiscTmr- SecDiscTmr- DiscTmrStat- DiscTmrSERREn-
        Capabilities: [40] Power Management version 3
                Flags: PMEClk- DSI- D1+ D2- AuxCurrent=375mA PME(D0+,D1+,D2-,D3hot+,D3cold-)
                Status: D0 NoSoftRst+ PME-Enable- DSel=0 DScale=0 PME-
        Capabilities: [50] MSI: Enable- Count=1/1 Maskable- 64bit+
                Address: 0000000000000000  Data: 0000
        Capabilities: [70] Express (v2) Root Port (Slot-), MSI 00
                DevCap: MaxPayload 1024 bytes, PhantFunc 0
                        ExtTag- RBE+
                DevCtl: CorrErr- NonFatalErr- FatalErr- UnsupReq-
                        RlxdOrd+ ExtTag- PhantFunc- AuxPwr- NoSnoop-
                        MaxPayload 128 bytes, MaxReadReq 512 bytes
                DevSta: CorrErr- NonFatalErr- FatalErr- UnsupReq- AuxPwr- TransPend-
                LnkCap: Port #0, Speed 5GT/s, Width x1, ASPM L0s L1, Exit Latency L0s unlimited, L1 <64us
                        ClockPM- Surprise- LLActRep+ BwNot+ ASPMOptComp+
                LnkCtl: ASPM Disabled; RCB 64 bytes, Disabled- CommClk+
                        ExtSynch- ClockPM- AutWidDis- BWInt- AutBWInt-
                LnkSta: Speed 5GT/s, Width x1
                        TrErr- Train- SlotClk+ DLActive+ BWMgmt+ ABWMgmt+
                RootCap: CRSVisible+
                RootCtl: ErrCorrectable- ErrNon-Fatal- ErrFatal- PMEIntEna- CRSVisible+
                RootSta: PME ReqID 0000, PMEStatus- PMEPending-
                DevCap2: Completion Timeout: Not Supported, TimeoutDis+ NROPrPrP+ LTR-
                         10BitTagComp- 10BitTagReq- OBFF Not Supported, ExtFmt- EETLPPrefix-
```

图 5-1: lspci

5.2 PCIe 通用排查手段

5.2.1 常用软件排查手段

- 检查phy配置是否正确，如是否enable，是否在 menuconfig 配置过等。
- 检查pcie3v3-supply配置是否正确，如确实需要对外设供电时，检查对应板级信息是否正确。
- 检查reset-gpios和wake-gpios配置是否正确，如确实需要对外设进行引脚控制时，检查对应板级信息是否正确。

5.2.2 常用硬件排查手段

- 检查phy供电是否正常，检查外设 EP 供电是否正常。
- 检查phy时钟波形是否正常。

版权所有 © 珠海全志科技股份有限公司。保留一切权利

5.3 PCIe 常见问题排查流程

5.3.1 链路训练失败

- 问题现象：

外设 EP 在位时，系统 log 显示错误提醒：`PCIe link failure !`。

- 问题分析：

外设供电异常或 PCB 走线问题。

- 排查步骤：

1. 检测对外设 EP 的供电是否满足外设的要求。
2. 排查外设 EP 的 PCB 走线是否异常：如连接点错误等，需要飞线解决。
3. 排查功率是否够：如外接电源测试等。

版权所有 © 珠海全志科技股份有限公司。保留一切权利

6 日志分析

本章节主要提供 kernel 阶段初始化时相关的日志，以供分析和参考。不同的平台和不同版本的 kernel 之间可能会有轻微差异，但是大致流程是不变的。

6.1 PCIe RC 日志分析

```
[5.649101] sunxi-pcie 4800000.pcie: host bridge /soc@3000000/pcie@4800000 ranges:
[5.657618] sunxi-pcie 4800000.pcie:      err 0x0020000000..0x0020ffffff -> 0x0020000000
[5.666702] sunxi-pcie 4800000.pcie:       IO 0x0021000000..0x0021ffffff -> 0x0021000000
[5.675781] sunxi-pcie 4800000.pcie:      MEM 0x0022000000..0x0028ffffff -> 0x0022000000
[5.890801] sunxi-pcie 4800000.pcie: pcie link up success
[5.896858] sunxi-pcie 4800000.pcie: PCIe speed of Gen2
[5.902780] sunxi-pcie 4800000.pcie: PCI host bridge to bus 0000:00
[5.909809] pci_bus 0000:00: root bus resource [bus 00-ff]
[5.915964] pci_bus 0000:00: root bus resource [??? 0x20000000-0x20ffffff flags 0x0]
[5.924650] pci_bus 0000:00: root bus resource [io  0x0000-0xffffff] (bus address [0x21000000
    -0x21ffffff])
[5.935476] pci_bus 0000:00: root bus resource [mem 0x22000000-0x28ffffff]
[5.943199] pci 0000:00:00.0: [16c3:abcd] type 01 class 0x060400
[5.949941] pci 0000:00:00.0: reg 0x38: [mem 0x00000000-0x0000ffff pref]
[5.957486] pci 0000:00:00.0: supports D1
[5.961979] pci 0000:00:00.0: PME# supported from D0 D1 D3hot
[5.972328] pci 0000:01:00.0: [1e4b:1202] type 00 class 0x010802
[5.979101] pci 0000:01:00.0: reg 0x10: [mem 0x00000000-0x00003fff 64bit]
[5.986940] pci 0000:01:00.0: PME# supported from D0 D3hot D3cold
[5.993819] pci 0000:01:00.0: 4.000 Gb/s available PCIe bandwidth, limited by 5.0 GT/s PCIe x1
     link at 0000:00:00.0 (capable of 31.504 Gb/s with 8.0 GT/s PCIe x4 link)
[6.022335] pci 0000:00:00.0: BAR 8: assigned [mem 0x22000000-0x220fffff]
[6.029986] pci 0000:00:00.0: BAR 6: assigned [mem 0x22100000-0x2210ffff pref]
[6.038091] pci 0000:01:00.0: BAR 0: assigned [mem 0x22000000-0x22003fff 64bit]
[6.046299] pci 0000:00:00.0: PCI bridge to [bus 01-ff]
[6.052158] pci 0000:00:00.0:   bridge window [mem 0x22000000-0x220fffff]
[6.060098] nvme nvme0: pci function 0000:01:00.0
[6.065442] nvme 0000:01:00.0: enabling device (0000 -> 0002)
```

- log 中解析出的 ranges 表示资源配置信息，由 dtsi 文件配置，分别对应配置空间、IO 空间和内存空间的资源划分。

```
[5.649101] sunxi-pcie 4800000.pcie: host bridge /soc@3000000/pcie@4800000 ranges:
[5.657618] sunxi-pcie 4800000.pcie:      err 0x0020000000..0x0020ffffff -> 0x0020000000
[5.666702] sunxi-pcie 4800000.pcie:       IO 0x0021000000..0x0021ffffff -> 0x0021000000
[5.675781] sunxi-pcie 4800000.pcie:      MEM 0x0022000000..0x0028ffffff -> 0x0022000000
```

- log 中提示链路训练完成且成功。

版权所有 © 珠海全志科技股份有限公司。保留一切权利

```
[5.890801] sunxi-pcie 4800000.pcie: pcie link up success
[5.896858] sunxi-pcie 4800000.pcie: PCIe speed of Gen2
```

- 表示 RC 下可管理 256 条 bus 总线。

```
[5.902780] sunxi-pcie 4800000.pcie: PCI host bridge to bus 0000:00
[5.909809] pci_bus 0000:00: root bus resource [bus 00-ff]
```

- 00:00.0 表示总线 0，地址 0，功能 0。type 01 表示桥设备。16c3:abcd 表示设备的 vendor 厂商号和 device 设备号。PME 表示支持的功耗管理模式。

```
[5.943199] pci 0000:00:00.0: [16c3:abcd] type 01 class 0x060400
[5.949941] pci 0000:00:00.0: reg 0x38: [mem 0x00000000-0x0000ffff pref]
[5.957486] pci 0000:00:00.0: supports D1
[5.961979] pci 0000:00:00.0: PME# supported from D0 D1 D3hot
```

- 01:00.0 表示总线 1，地址 0，功能 0。type 00 表示 EP 设备。1e4b:1202 表示设备的 vendor 厂商号和 device 设备号，PME 表示支持的功耗管理模式。通过枚举信息可以查看 EP 需要的内存空间大小是 0x00003fff，支持 x4，受限于 RC 只是 x1，带宽性能如何等信息。

```
[5.972328] pci 0000:01:00.0: [1e4b:1202] type 00 class 0x010802
[5.979101] pci 0000:01:00.0: reg 0x10: [mem 0x00000000-0x00003fff 64bit]
[5.986940] pci 0000:01:00.0: PME# supported from D0 D3hot D3cold
[5.993819] pci 0000:01:00.0: 4.000 Gb/s available PCIe bandwidth, limited by 5.0 GT/s PCIe x1
     link at 0000:00:00.0 (capable of 31.504 Gb/s with 8.0 GT/s PCIe x4 link)
```

- 通过此 log 可以看到枚举后 RC 将 SSD 的 BAR0 内存空间映射到 0x22000000-0x22003fff 范围内，且是 64bit。

```
[6.038091] pci 0000:01:00.0: BAR 0: assigned [mem 0x22000000-0x22003fff 64bit]
```

版权所有 © 珠海全志科技股份有限公司。保留一切权利

著作权声明

版权所有 ©2025 珠海全志科技股份有限公司。保留一切权利。

本文档及内容受著作权法保护，其著作权由珠海全志科技股份有限公司（“全志”）拥有并保留一切权利。

本文档是全志的原创作品和版权财产，未经全志书面许可，任何单位和个人不得擅自摘抄、复制、修改、发表或传播本文档内容的部分或全部，且不得以任何形式传播。

商标声明

ALLWINNER、ALLWINNER 全志科技、全志科技、ALLWINNER（不完全列举）均为珠海全志科技股份有限公司的商标或者注册商标。在本文档描述的产品中出现的其它商标，产品名称，和服务名称，均由其各自所有人拥有。

免责声明

您购买的产品、服务或特性应受您与珠海全志科技股份有限公司（“全志”）之间签署的商业合同和条款的约束。本文档中描述的全部或部分产品、服务或特性可能不在您所购买或使用的范围内。使用前请认真阅读合同条款和相关说明，并严格遵循本文档的使用说明。您将自行承担任何不当使用行为（包括但不限于如超压，超频，超温使用）造成的不利后果，全志概不负责。

本文档作为使用指导仅供参考。由于产品版本升级或其他原因，本文档内容有可能修改，如有变更，恕不另行通知。全志尽全力在本文档中提供准确的信息，但并不确保内容完全没有错误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或发生侵犯第三方权利事件，全志概不负责。本文档中的所有陈述、信息和建议并不构成任何明示或暗示的保证或承诺。

本文档未以明示或暗示或其他方式授予全志的任何专利或知识产权。在您实施方案或使用产品的过程中，可能需要获得第三方的权利许可。请您自行向第三方权利人获取相关的许可。全志不承担也不代为支付任何关于获取第三方许可的许可费或版税（专利税）。全志不对您所使用的第三方许可技术做出任何保证、赔偿或承担其他义务。