

产品简介

文档版本 02

发布日期 2020-08-10

版权所有 © 上海海思技术有限公司 2019。保留一切权利。

非经本公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何 形式传播。

商标声明



(上) HISILICON 、海思和其他海思商标均为海思技术有限公司的商标。

本文档提及的其他所有商标或注册商标,由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受海思公司商业合同和条款的约束,本文档中描述的全部或部分产 品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,海思公司对本文档内容不做 任何明示或默示的声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指 导,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

上海海思技术有限公司

地址: 邮编: 518129 深圳市龙岗区坂田华为总部办公楼

网址: http://www.hisilicon.com/cn/

客户服务邮箱: support@hisilicon.com



主要特点

处理器内核

- 双核 ARM Cortex-A7@ 900MHz, 32KB I-Cache, 32KB D-Cache, 256KB L2 Cache
- 支持 NEON 加速,集成 FPU 处理单元

视频编解码

- H.264 BP/MP/HP
- H.265 Main Profile
- 支持 I/P 帧,支持 Smart P 参考
- MJPEG/JPEG Baseline 编码

视频编码、解码处理性能

- H.264/H.265 编解码最大宽度 3840,最大分 辨率 3840x2160,仅支持解码自身编码码流
- H.264/H.265 多码流实时编码 (解码) 能力:
 - 3840x2160@30fps编码+1920x1080 @30fps 编码
 - 3840x2160@30fps编码+1024x576 @30fps 编码+640x360 @30fps 编码
 - 3840x2160@30fps解码
- JPEG 编码、解码能力:
 - 16M(4608x3456) @10fps
- 支持 CBR/VBR/FIXQP/AVBR/QPMAP 五种码率控制模式
- 输出码率最高 50Mbps
- 支持8个感兴趣区域 (ROI) 编码

智能视频分析

- 集成神经网络加速引擎,处理性能最高1.0Tops
- 集成智能计算加速引擎 (含跟踪、人脸校正)

视频与图形处理

- 3D 去噪、图像增强、动态对比度增强处理功能
- 视频、图形输出抗闪烁处理
- 视频、图形 1/15~16x 缩放功能

- 视频图形叠加
- 图像 90、180、270 度旋转
- 图像 Mirror、Flip 功能
- 8 个区域的编码前处理 OSD 叠加

ISP

- 3A (AE/AWB/AF) , 支持第三方 3A 算法
- 固定模式噪声消除、坏点校正
- 镜头阴影校正、镜头畸变校正、紫边校正
- 方向自适应 demosaic
- gamma 校正、动态对比度增强、色彩管理和 增强
- 区域自适应去雾
- 多级降噪(BayerNR、3DNR)、细节增强及 锐化增强
- Local Tone mapping
- Sensor built-in WDR 和 2F WDR(linebase/frame-base/DCG)
- 支持 6-DOF 防抖
- 提供 PC 端 ISP tuning tools

音频编解码

- 通过软件实现多协议语音编解码(G.711、G.726、ADPCM)
- 支持音频 3A (AEC、ANR、AGC) 功能

安全

- 支持安全启动
- 硬件实现内存隔离
- 硬件实现 AES/DES/3DES/RSA 多种加解密算法
- 硬件实现 HASH(SHA1/SHA256/HMAC_SHA/HMAC_S HA256)
- 集成硬件随机数发生机
- 集成 8K bit OTP 存储空间

视频接口

输入



- 支持两路输入
 - 第一路支持输入最大宽度3840,最大分辨率 3840x2160
 - 第二路支持输入最大宽度2560,最大分辨率 2560x1440
- 支持8/10/12/14 bit RGB Bayer DC时序视 频输入
- 支持BT.601、BT.656、BT.1120视频输入接 口
- 支持MIPI、LVDS/Sub-LVDS、HiSPi接口
- 支持与SONY、ON、OmniVision、 Panasonic等主流高清CMOS sensor对接
- 兼容多种sensor并行/差分接口电气特性
- 提供可编程sensor时钟输出
- 輸出
 - 支持1个BT.656/BT.1120 视频输出接口
 - 支持6/8bit串行、16/18/24bit RGB并行LCD 输出
 - 支持4Lane Mipi-DSI接口输出
 - 支持HDMI 1.4输出 (最大分辨率 3840x2160@30fps)

音频接口

- 集成 Audio codec, 支持 16bit 语音输入和输出
- 支持单声道 mic 差分输入,降低底噪
- 支持单端双声道输入
- 支持 I²S 接口,支持对接外部 Audio codec

外围接口

- 集成 POR
- 集成高精度 RTC
- 集成 2 通道 LSADC
- 若干 I²C、SPI、UART 接口
- 3 个 PWM 接口
- 2个 SDIO3.0接口,支持 3.3/1.8V 电平
 - 其中一个支持SD3.0卡

- 1个USB 2.0 Host/Device 接口
- 支持 RMII 模式;支持 TSO 网络加速;支持 10/100Mbps 全双工或半双工模式,提供 PHY 时钟输出

外部存储器接口

- SDRAM 接口
 - 32bit DDR3/DDR4, 最大容量支持16Gbit
 - 速率最高2133Mbps
- SPI Nor Flash 接口
 - 支持1、2、4线模式
 - 最大容量支持32MB
- SPI Nand Flash 接口
 - 最大ECC纠错能力24bit/1KB
 - 最大容量支持4Gbit
- eMMC4.5 接口
 - 4bit数据位宽

启动

 可从 SPI Nor Flash、SPI Nand Flash 或 eMMC 启动

SDK


- 提供基于 Linux-4.9 SDK 包
- 提供 H.264 的高性能 PC 解码库
- 提供 H.265 的高性能 PC, Android, iOS 解码库

芯片物理规格

- 功耗
 - 8M(3840x2160)P30, 1.8W典型功耗
- 工作电压
 - 内核电压为0.9V
 - IO电压为3.3V (+/-10%)
 - DDR3/4 SDRAM接口电压为1.5/1.2V
- 封装
 - 14mmx14mm, 367pin 0.65管脚间距, TFBGA RoHS




功能框图



Hi3516AV300作为新一代行业专用Smart HD IP摄像机SOC,集成新一代ISP、业界最新的H.265视频压缩编码器,同时集成高性能NNIE引擎,使得Hi3516AV300在低码率、高画质、智能处理和分析、低功耗等方面引领行业水平。集成POR、RTC、Audio Codec以及待机唤醒电路,为客户极大的降低了ebom成本。且与上海海思DVR/NVR芯片相似的接口设计,能方便支撑客户产品开发和量产。



Hi3516AV300 HD IP 摄像机解决方案





Acronyms and Abbreviations

3DNR three-dimensional noise reduction

6DoF six degrees of freedom

AE automatic exposure

AEC acoustic echo cancellation

AF automatic focus

ALC automatic level control

ANR audio noise reduction

AVBR adaptive variable bit rate

AWB automatic white balance

CBR constant bit rate

codec coder/decoder

DC digital camera

DCG Dual Conversion Gain

DCI dynamic contrast improvement

DDRC double data rate controller

DPC defect pixel correction

DVR digital video recorder

EBOM engineering bill of materials

ECC error-correcting code

FPN fixed pattern noise

I²C inter-integrated circuit

IR infrared radiation

LCD liquid crystal display

LDC lens distortion correction

LSADC low-speed analog-to-digital converter

LSC lens shading correction

NNIE neural network inference engine



NR noise reduction

NVR network video recorder

OSD on-screen display

OTP one-time programming

POR power-on reset

PWM pulse-width modulation

RMII reduced media-independent interface

ROI region of interest

RTC real-time clock

SDIO secure digital input/output

SoC system-on-chip

SPI serial peripheral interface

TFBGA thin & fine ball grid array

TOPS tera operations per second

UART universal asynchronous receiver transmitter

VBR variable bit rate

VENC video encoding

VI video input

VO video output

WDR wide dynamic range