

说明

本文主要介绍了 CH32 通用 MCU 系列的 12-bit ADC 的使用方法以及注意事项。ADC 主要的静态参数计算；想要在实际应用中达到标称的精度，需要在软件配置端与外围电路的设计上给予足够的重视。

适用范围

适用范围	系列
通用 MCU	CH32 通用 MCU

目录

说明	1
目录	2
表格索引	2
图片索引	2
第 1 章 ADC 功能简介	1
1.1 CH32 通用系列 ADC 简介	1
1.2 ADC 采样配置	1
1.2.1 ADC 内部通道	2
1.2.2 ADC 内部通道	2
1.2.3 ADC 静态参数	2
第 2 章 ADC 注意事项	6
2.1 ADC 使用注意事项	6
2.1.1 ADC 参考电源	6
2.1.2 ADC 输入	7
历史版本	10
声明	11

表格索引

不同型号 ADC 参数	1
最大输入阻抗	7

图片索引

时钟树框图	2
ADC 失调误差	3
ADC 增益误差	3
ADC 微分误差	4
ADC 积分误差	5
ADC 采集电压	6
供电拓扑结构	6
ADC 采样电路	7
ADC 拓扑结构	8
外部跟随器	8
跟随器输入电压与失调电压	9

第1章 ADC 功能简介

1.1 CH32 通用系列 ADC 简介

CH32 通用系列，为逐次逼近型的模拟数字转换器，可支持外部通道与内部通道信号采集源。可支持单次转换，连续转换，扫描模式，间断模式与外部触发等功能。内置 ADC 缓冲器，并能配置输入增益可调，可实现小信号放大采样。不同 CH32 通用系列芯片具有不同的 ADC 配置，可依据下表进行芯片选型。

表 1-1 不同型号 ADC 参数

芯片型号	外部通道数	ADC 最高时钟	最高采样率	分辨率	适用电压	是否有双 ADC
CH32F10x	16	14MHz	1MHz	12bit	3.0V~5.5V	N
CH32V10x	16	14MHz	1MHz	12bit	3.0V~5.5V	N
CH32F20x	16	14MHz	1MHz	12bit	2.4V~3.6V	Y
CH32F208	16	14MHz	1MHz	12bit	2.4V~3.6V	N
CH32V208	16	14MHz	1MHz	12bit	2.4V~3.6V	N
CH32V20x	10	14MHz	1MHz	12bit	2.4V~3.6V	Y
CH32V203RB	16	14MHz	1MHz	12bit	2.4V~3.6V	N
CH32V30x	16	14MHz	1MHz	12bit	2.4V~3.6V	Y
CH32V003	8	6MHz	0.43MHz	10bit	2.8V~5.5V	N
		12MHz	0.857MHz	10bit	3.2V~5.5V	
		24MHz	1.71MHz	10bit	4.5V~5.5V	
CH32V00x	8	48MHz	3MHz	12bit	4.5V~5.5V	N
			1MHz	12bit	2.4V~5.5V	
CH32L03x	10	48MHz	0.2MHz	12bit	1.8V~3.6V	N
			2.4MHz	12bit	3.0V~3.6V	
CH32X03x	14	8MHz	0.47MHz	12bit	3.0V~5.5V	N
CH32V205	16	64MHz	4MHz	12bit	2.4V~3.6V	N
CH32V203CC	16	64MHz	4MHz	12bit	2.4V~3.6V	N
CH32H41X	16	80MHz	2MHz	12bit	2.7V~3.6V	Y
			5MHz	12bit	3V~3.6V	

注：部分产品未提供内部通道与内部缓冲器，具体细节请查阅芯片手册。

1.2 ADC 采样配置

CH32 通用系列，ADC 运行不能超过允许最高时钟，每个型号最高时钟可参考表 1-1。当配置 ADC 时钟时，需要注意 ADC 时钟源与 ADC 分频系数关系。以 CH32V30x 为例，ADC 使用最高时钟为 14MHz；ADC 时钟源与 ADCCLK 与 PCLK2 同步，由 RCC_CFGR0 寄存器的 ADCPRE[1:0]域配置分频，时钟数如图 1-1 所示；可以看出 ADC 时钟最高分频为 8 分频，可以得出在正常使用 ADC 的情况下 PB2 时钟应低于 112MHz，若使用最高主频 144MHz 运行情况下，在使用 ADC 时，PB2 时钟建议 2 分频以上。

根据 ADC 时钟，转换总时间为：

$$T_{CONV} = \text{采样时间} + 12.5T_{ADCCLK}$$

其中采样时间在寄存器中的 SMPx[2:0]位更改，采集周期时钟基准为 ADCCLK，12.5T_{ADCCLK} 为固定的 12.5 周期的转换周期。

以 ADC 时钟为 12MHz，采样周期为 7.5 为例，可以算出：

采样频率为：


$$T_{SAMP} = \frac{12MHz}{7.5} = 1.6MHz$$

转换频率为：

$$T_{CONV} = \frac{12MHz}{7.5 + 12.5} = 0.8MHz$$

注：CH32V003 的 ADC 分辨率为 10bit，转换时间为 11TADCCLK。

图 1-1 时钟树框图



1.2.1 ADC 内部通道

CH32 通用系列，内置 2 个内部通道：

- 温度传感器：用来测量器件周围的温度（TA），温度传感器，转换电压（mV）与内部温度（℃）线性关系，需要参考不同芯片的应用手册。
- VREFINT 内部参考电压：用于采集芯片内部参考电压，典型电压为 1.2V，提供了一个稳定的电压用于 ADC 参考电压比较。

在使用内部通道时，需要通过设置 ADC_CTLR2 寄存器的 TSVREFE 位置 1，唤醒 ADC 内部采样通道。推荐设置采样时间大于 17.1us。

注：存在双 ADC 模块芯片，内部通道只有 ADC1 模块存在。

CH32V10x 与 CH32F10x 系列中，使用外通道时，需要关闭内部通道使能。

1.2.2 ADC 内部通道

CH32 通用系列，存在内部自校准模块，用于消除 ADC 的偏移误差。校准流程为：

(1) 通过写 ADC_CTLR2 寄存器的 RSTCAL 位置 1 初始化校准寄存器，等待 RSTCAL 硬件清 0 表示初始化完成。

(2) 置位 CAL 位，启动校准功能，一旦校准结束，硬件会自动清除 CAL 位，将校准码存储到 ADC_RDATAR 寄存器中。

1.2.3 ADC 静态参数

H32 通用系列为 12 位 ADC，转换数值范围为 2 的 12 次方，若是理想的 ADC 模块，最小的采样电压变化单位以 LSB 表示，1LSB 分辨电压为：

$$1LSB = V_{ref} / 2^{12}$$

其中 Vref 为 ADC 的参考电压，如在 3.3V 供电下，ADC 最小分辨电压为 0.805mV。

在 ADC 转换电压时会存在误差，其中典型的静态参数误差有：


(1) 失调误差

失调误差 (Offset Error)，是指 ADC 输入 0 点时所转换电压的偏移值，这个偏移量被称为失调误差 E_o ：

$$E_o = \text{实际的转换电压} - \text{理想的转换电压}。$$

失调误差反映的是第一个标值点与实际点的偏置差异，当第一个点读取数值为 4，可得出失调误差为 4，若实际出现非 0 数值，对应的标值点为 4，可得出失调误差为-3。


图 1-2 ADC 失调误差



(2) 增益误差

增益误差 (Gain error) 是指转换满值电压值与理想值之间的偏差，表示了 ADC 在将模拟输入转换为数字输出时引入的放大或缩小的误差值，用符号 EG 表示。

图 1-1-3 ADC 增益误差



若输入电压为 V_{ref} 时未获得满值 (0xffff)，则为正增益；若输入电压在未满 V_{ref} 时得到满值 (0xffff)，则为负失调，此时增益误差为实际的转换电压-理想的转换电压。如在理想值为 0xffffe 时，采集电压为 0xffff，则负失调电压为 1LSB。

(3) 微分误差

微分非线性误差 (DNL)，去除增益误差与失调误差下，每两个相邻的电压采集差，理想的 ADC 台阶宽度为 1，即 DNL 为 0，微分误差 DNL 计算为：


$$D_{NL}(i) = \frac{V_{STEP}(i) - V_{LSB}}{V_{LSB}}$$

$$V_{STEP}(i) = V_{CONV}(i) - V_{CONV}(i-1)$$

其中 DNL (i) 表示输出曲线中第 i 个微分非线性误差，VSTEP (i) 表示输出曲线中第 i 个量化区间的台阶宽度，VCONV 表示采集的电压值。VLSB 表示第 i 个理想宽度。

例如在理想 ADC 中，每个阶梯理想宽度为 1，即 VLSB=1，在第三的转换值与第三次转换值，阶梯宽度为 2，则第 3 个阶梯的微分误差为 1。

图 1-1-4 ADC 微分误差




(4) 积分误差

积分非线性误差 (INL)，为实际起点与终点之前的最大偏差，可以看作为实际起点与终点连线与理想电压线之间的最大值。

如图 1-5 所示，实际曲线为第一个实际转换值点与最后一个实际转换值点的线条。EL 值为是每个理想值与实际曲线的偏差值。

图 1-1-5 ADC 积分误差



第2章 ADC 注意事项

2.1 ADC 使用注意事项

在使用 CH32 通用系列 ADC 时，需要注意参考电压阈值，ADC 输入阻抗与电压；可用过对软件更改采样时间，更改外部输入等方式可减少因 ADC 使用不当而引起的总误差。

2.1.1 ADC 参考电源


对于 CH32 通用系列，如果为全封装芯片，存在 VREF 引脚时，VREF 引脚接入电压为 ADC 参考电压，在使用 ADC 时，参考电压不小于设计阈值；且不能高于 VDDA 供电电压。若无 VREF 引脚，参考电压供电引脚则为 VDDA，且使用 ADC 时，VDDA 供电电压最小值可参考表 1-1，这时供电关系为 $VDDA \leq VDD$ 。

为提高 ADC 采样精度，可参考供电方案：

(1) 为获得最佳的 ADC 转换精度，可使 ADC 的动态范围与供电电压相匹配：

如下图所示：

图 2-1 ADC 采集电压




若 ADC 参考电压为 3.3V，转换电压信号幅值为 2.5V，则会出现有 992 个未转换状态，也就意味着 ADC 精度受损。因此参考电压可改为转换电压峰幅值 2.5V；最小分辨电压由 0.85mV 转为 0.61mV 提高采集精度。

(2) 使用独立的外部电源作为参考电压：

如果有 Vref 或有 VDDA 独立引脚。可使用独立的参考电源，确保独立供电的稳定性。参考电压源尽量为低输出阻抗，以便以输入电压的准确性。如下图所示：

图 2-2 供电拓扑结构



若与 VDD 同一电源时，Vref 与供电端存在压降，为 $V_{ref} = VCC - I_{DD} \cdot R_{ain}$ ，其中 I_{DD} 为芯片供电电流， R_{ain} 为电源到电源引脚输入阻抗。由此可以看出当使用芯片功耗较大时，使用 Vref 与 VDD 短接

的情况下，若外部阻抗较大，势必存在较大的压差，从而影响参考电压值，导致 ADC 增益误差较大。

2.1.2 ADC 输入

当配置采样周期时需要考虑外部输入阻抗的影响，ADC 输入阻抗与采样率需要满足：

$$R_{AIN} < \frac{T_s}{f_{ADC} \times C_{ADC} \times \ln 2^{N+2}} - R_{ADC}$$


其中 R_{AIN} 为外部输入阻抗， R_{ADC} 为 ADC 开关阻抗， f_{ADC} 为 ADC 时钟频率， C_{ADC} 为内部采样电容， N 为分辨率，对于 CH32 通用芯片，为 12 位采样 ADC，即 $N=12$ 。对于常用的 CH32L103 芯片举例， $f_{ADC} = 14\text{MHz}$ 时的最大 R_{AIN} ：

表 2-1 最大输入阻抗

T_s (周期)	t_s (us)	最大 R_{AIN} (k Ω)
1.5	0.11	1.2
7.5	0.54	12.3
13.5	0.96	23.3
28.5	2.04	50
41.5	2.96	75
55.5	3.96	—
71.5	5.11	—
239.5	17.1	—

使用 ADC 常用的 ADC 采样电路常用如下图：

图 2-3 ADC 采样电路



通过电路可以看出， R_{51} 与 R_{52} 为电阻分压，其结构为并联结构，因此输入到 ADC 电压可等效电阻计算为：


$$R_{in} = R_{51} // R_{52} = R_{51} * R_{52} / (R_{51} + R_{52}) = 3.20\text{K}\Omega$$

输入 R_{53} 与输入并联等效阻抗为串联，因此 ADC 的输入端的阻抗为：

$$R_{out} = R_{in} + R_{53} = 3.20\text{K}\Omega + 1\text{K}\Omega = 4.20\text{K}\Omega。$$

在大多数情况下，为了降低外部噪声干扰，通常输入端会加入电容组成一个 RC 低通滤波器，以限制高频噪声进入。在选择电容时，通常会根据期望截止频率来选择，但在使用 ADC 采样时，选择电容大小也应考虑到充电响应时间，使用 ADC 采集拓扑结构如下图：

图 2-4 ADC 拓扑结构



其中 C_p 表示外部电容， C_{ADC} 为内部保持电容，当输入电压在采集变化时需要计算采样时间周期，以满足，采样精度的需求，电容充电时长为：

$$V(t) = V_{AIN} \times (1 - e^{-t/\tau})$$

其中 $V(t)$ 为在采样结束后，ADC 输入端的实际电压， τ 为 RC 充电参数，其 $R_{ain} * (C_p // C_{ADC})$ 。

由此可得，当变化为幅值为 V_{DD} 时，采样时长 t 需要满足：

$$t \geq R_{ain} \times (C_p // C_{ADC}) \times \ln(V_{VIN} - V(t))$$

若输入端分辨率为 $1/2LSB$ ，且输入端幅值满足 V_{ref} 最大值，可以得出，采样时应不低于：

$$T_s \geq f_{ADC} \times (R_{ain} \times C_p // C_{ADC}) \times \ln(2^{N+1})$$


其中 T_s 为 ADC 的采样周期， f_{ADC} 为 ADC 的采样频率。可得出，当采样过程中电压存在变化时，滤波电容的影响，需要调整采样周期大小，以确保 ADC 精度。

考虑输入阻抗对 ADC 精度影响，可通过以下方式进行改善：

(1) 提高采样时间：在不影响采样率的情况下，可使用提高主频，增加采样周期的方式，以解决高阻抗输入源的影响。根据 ADC 转换总时间公式；如使用 ADC 主频为 4MHz 采样周期为 3.5，则，采样时间为 0.875us。转换总时间为 4us；在此条件下采样时间不够的话，可调整为 ADC 主频为 12MHz，采样周期为 28.5，可允许外部阻抗提高；对应的转换总时间为 3.4us。

(2) 使用电压跟随器：对输入阻抗较大，可在前级增加电源跟随器，如下图所示：

图 2-5 外部跟随器




根据跟随器的特性：高阻抗输入，低阻抗输出。ADC 输入与外部负载无关，因此使用高 ADC 阻抗时，可使用电压跟随器解决这一问提。在 ADC 模块中，内部存在 PGA 模式，可通过开启 ADC_CTLR1 中 BUFEN=1 开启输入 buff，选取增益为 1 即可，但运放器存在失调误差，而运放的失调影响 ADC 的采集精度，若电压跟随器为正失调，且失调电压为 V_{OFFSET} ，则输入电压采集值为：

$$V_{in} = V_{out} + V_{OFFSET}$$

且失调电压值与输入电压具有相关性，失调电压典型模型为：

图 2-6 跟随器输入电压与失调电压



因此可选择输入电压范围来确保 ADC 采集精度。例如在 0.6V~VDD-0.6V，跟随器的失调值稳定，ADC 所采集值会出现固定偏差。以确保采集可靠性。因跟随器的失调电压有正负，因此只描述一种典型现象。

虽然电压跟随器具有输入阻抗低的特点，但并不意味着使用电压跟随器能适用于所有采样速率，在配置 ADC 采样速率时需要考虑跟随器的响应速度，采样速率应为跟随器的响应速度的几倍。如使用芯片内部跟随器，考虑到跟随器响应速度与内部寄生电容，采样时间应不低于 0.2μs。

(3) CH32 通用系列的 ADC 外设为开关电容式 ADC。开关电容为内部采样和保持电容 (C_{ADC})。如果输入阻抗较大值时，当采样结束时，内部采样电容充电不足会出现信号压降。可以在 ADC 引脚外部添加一个远大于 C_{ADC} 的电容，以达到内部采样电容 C_p 向外部电容 C_{ADC} 充放电。 C_p 选择大小，与分辨率精度需求 U_{lsb} 关系大致为：

$$C_p \geq (U_{max}/U_{lsb}) * C_{ADC}$$

如使用 CH32V20x 芯片，内部采样和保持电容 $C_{ADC}=8pF$ ，分辨率精度需求为 1LSB，若采集幅值为 VDD，则外部电压 C_{ADC} 应满足： $C_p \geq (4095/1) * 8pF = 32nF$ ，因此可选外挂电容可选用 47nF。若采集幅值非满值，则可对对应减小外部电容。

历史版本

日期	版本	变更内容
2026/7/8	V1.0	初版发行
2026/9/7	V1.1	勘误：表 1-1 中部分芯片没有双 ADC

声明

本手册仅供参考。作者在不另行通知的情况下，可随时进行修改。