# 说明

通常 EMI 是由内部或外部源产生、通过电磁感应、静电耦合或传导影响电路干扰；本文重点介绍 EMI 检测已经如何通过 PCB 板改善用以提高产品 EMI 特性。

**适用范围**

| 适用范围 | 系列 |
| --- | --- |
| 通用 MCU | CH32 通用系列 |

# 目录


说明 1
目录 2
表格索引 2
图片索引 2
第 1 章 EMI 测试 1
1. 1 EMI 检测 1
1. 1. 1 接线干扰 1
1. 1. 2 输出频率 2
1. 1. 3 输出引脚干扰 2
1. 1. 4 回路干扰 3
第 2 章 EMI 防护 5
2. 1 硬件防护 5
2. 1. 1 电源防护 5
2. 1. 2 引脚防护 5
2. 2 PCB 改善 7
2. 2. 1 信号线处理 7
2. 2. 2 PCB 布板 8
2. 3 软件处理 10
历史版本 11
声明 12


# 表格索引


不同容值典型自谐振频率 5


# 图片索引


EMI 测试图 1
EMI 接线测试对比图 1
EMI 系统主频测试对比图 2
EMI 输出引脚测试对比图 3
EMI 回路路径测试对比图 3
不同的速率参数 5
GPIO 防护示意图 6
GPIO 防护对比图 6
信号处理对比图 7
GPIO 处理结果对比图 7
双绞线示意图 8
退耦电容布局对比 9
信号端处理 9
接口信号处理 9


# 第1章 EMI 测试

这对于消费产品如温波炉、手机、笔记本电脑、卫星电视均需进行 EMI 测试，确保不会产生有害干扰，并承受干扰而不误动作。

## 1.1 EMI 检测

辐射发射测量在屏蔽室内，频率从 30MHz 起步，依据产品内部最高时钟和合适标准，可为 1GHz-6GHz 甚至更高；其峰值小于准峰值可认为通过；然而产品测试存在一些不确定性，因此测试时常常预留裕量确保产品的稳健性。测试图见下图所示：

**图 1-1 EMI 测试图**




每个正常工作的电路都会辐射 EMI。辐射 EMI 的量取决于频率、电流、信号电流环路面积和电感。每个承载开关电流源的电流环路也是一个辐射体，因此也是一个环形天线。因此，每个电路都会辐射射频能量，即 EMI。

### 1.1.1 接线干扰


当信号传播的传导路径为外接导线时，干扰能量沿着导线的电源线或者信号线以传导方式逸出。因此在接入外部导线传输时，导线的长短与路径阻抗，影响着测试结果，传导可能以下两种模式之一进行


共模：发生在噪声以相同相位出现在两根导体上时，如：信号的输出和回流。

差模：发生在噪声在两根导体上相位相反时。

由于接线端干扰路径比较单一，因此在进行 EMI 测试整改时，可以考虑去除接线，查看是否为导线干扰，在产品整改 EMI，可以看出接线对 EMI 结果对比：

**图 1-2 EMI 接线测试对比图**



| 条件 | EMI 测试图 | 结果 |
|---|---|---|
| 接入信号线 |  | 峰值过高 |

| | | |
|---|---|---|
| 断开信号线 |  | Pass |
| | | |

## 1.1.2 输出频率

对于频率影响 EMI 测试中可以可做成 2 点：1）当外部输出或当 MCU 以固定频率运行时，在扫描频率中在某个固定频率下会出现谐波，导致波峰的出现。2）引脚输出频率提高，随着信号电流的频率和变化率增加，辐射能量也随之增加。不同的频率下测试结果为：

**图 1-3 EMI 系统主频测试对比图**

| 条件 | EMI 测试图 |
|---|---|
| 系统频率 48M |  |
| 系统频率 8M |  |



可以看出：相较于 48M 系统主频，当系统 8M 系统频率运行下 EMI 测试波峰幅值有所改善；但这只是为确定 EMI 干扰源提供一种思路；在某些情况下单纯降低运行速率并非可以改善 EMI；也可以从以下条件进行考虑：1）改善电源端防护；2）减少 IO 引脚输出电流与反转速率。

## 1.1.3 输出引脚干扰

引脚输出干扰主要体现在：当 MCU 引脚输出引发的干扰，当引脚的高频开关电流，通过其所在的物理回路（信号与回流），形成有效的“无意天线”。信号电流从引脚流出，经负载后通过地平

面回流，形成一个环路，根据法拉第电磁感应定律，变化的电流环会产生辐射，因此当 PCB 产生的天线环路面积越大；天线越大，辐射发射就越大。另一方面，当输出引脚输出信号时，回路电流在接收设备的 GND 与 PCB 公共 GND 存在阻抗产生压降，会产生一个共模电流，流向所有连接到该地的外部电缆，使得形成一根高效天线。

**图 1-4EMI 输出引脚测试对比图**


| 条件 | EMI 测试图 |
| --- | --- |
| 断开发送引脚 |  |
| 连接发送引脚 |  |


如上图所示；当排查 EMI 干扰时，可翘起发送端的 GPIO，可排查是否由 GPIO 引起。

### 1.1.4 回路干扰

当传输信号与旁路的 GND 或者金属导体外壳形成非对称路径，当电流在两条路径上流入时，由于非对称结构，辐射场在远处无法相互抵消，因此导致辐射效应显著增加。

**图 1-5 EMI 回路路径测试对比图**

| 测试条件 | EMI 测试结果 |
| --- | --- |
| 旁路不接金属壳 |  |

| | |
|---|---|
| 旁路接金属壳 |  M1<br>70<br>60<br>50<br>40<br>30<br>20<br>10<br>0.0<br>30<br>50<br>100<br>200<br>400<br>600<br>800<br>1000 |

# 第2章 EMI 防护

## 2.1 硬件防护

EMI 硬件防护应按照正确的层级顺序干预；先消弱源头能量，再通过改善传播路径，最后通过防护器件进行保护改善。

### 2.1.1 电源防护

一切无意天线都需要高频电流驱动，电源作为噪声离开设备出口，是最高效的无意天线；因此降低电压与电流变化，可有效减少辐射能量。

1）电容选择

选择电容器作为噪声滤波器时，用户应始终考虑电容器的两个重要特性：最高频率限制和自谐振；当在最高频率下自谐振是电容器不再表现为电容器而更像电感器的频率，不同容值典型自谐振频率参考表：

**表 2-1 不同容值典型自谐振频率**

| 容值 | 引线式 SRF | 贴片式 SRF |
|---|---|---|
| 1 μF | 2.5 MHz | 5 MHz |
| 0.1 μF | 8 MHz | 16MHz |
| 0.01 μF | 25 MHz | 50MHz |
| 1000pF | 80 MHz | 160MHz |
| 100pF | 250MHz | 500MHz |
| 10pF | 800MHz | 1.6 GHz |

因此为了覆盖更宽频段，使用不同容值的电容并联（如 10uF//0.1uf//0.01uf）。在选择容值间隔使用十倍或者十倍以上，使各电容的容性区间尽量衔接而不在关键频段产生谐振峰。

2）降低电压

在测试过程中，MCU 供电电压由 5V 降低至 3.3V 可改善 EMI 测试结果，虽然降低电压不是改善主要因素，但也为 EMI 测试提供一种改善情况。降低电压意味着信号的摆幅越小，发射也相应减少。

3）电源防护

电源防护可选择前端串联磁珠与退耦电容端组成 LC 滤波，用于消除噪声信号。在使用磁珠时，应放在电容之前，靠近噪声源一侧，让噪声先被磁珠阻挡，再经过电容旁路。电源端除了连续的高频信号，还要面对浪涌与瞬态过压，因此可以添加 TVS 管抑制高压信号脉冲。

### 2.1.2 引脚防护


对于输出引脚防护既有共模电流干扰还会存在差模电流干扰；对于引脚输出时，其 EMI 风险主要来自引脚过快的边沿和阻抗失配引起的振铃。因此可以利用 GPIO 引脚输出端口最大速率配置用以减少引脚压摆率与驱动能力，进行限制输出跳变速率；以 CH32 通用系类为列，不同的速率参数见下图。

**图 2-1 不同的速率参数**

| MODEx[1:0]配置 | 符号 | 参数 | 条件 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|---|---|
| 10（2MHz） | $F_{max(IO)out}$ | 最大频率 | CL=50pF，$V_o$=2.7-3.6V | | 2 | MHz |
| | $t_{f(IO)out}$ | 输出高至低电平的下降时间 | CL=50pF，$V_o$=2.7-3.6V | | 125 | ns |
| | $t_{r(IO)out}$ | 输出低至高电平的上升时间 | | | 125 | ns |
| 01（10MHz） | $F_{max(IO)out}$ | 最大频率 | CL=50pF，$V_o$=2.7-3.6V | | 10 | MHz |
| | $t_{f(IO)out}$ | 输出高至低电平的下降时间 | CL=50pF，$V_o$=2.7-3.6V | | 25 | ns |
| | $t_{r(IO)out}$ | 输出低至高电平的上升时间 | | | 25 | ns |
| 11（50MHz） | $F_{max(IO)out}$ | 最大频率 | CL=30pF，$V_o$=2.7-3.6V | | 50 | MHz |
| | | | CL=50pF，$V_o$=2.7-3.6V | | 30 | MHz |
| | $t_{f(IO)out}$ | 输出高至低电平的下降时间 | CL=30pF，$V_o$=2.7-3.6V | | 5 | ns |
| | | | CL=50pF，$V_o$=2.7-3.6V | | 8 | ns |
| | $t_{r(IO)out}$ | 输出低至高电平的上升时间 | CL=30pF，$V_o$=2.7-3.6V | | 5 | ns |
| | | | CL=50pF，$V_o$=2.7-3.6V | | 8 | ns |
| | $t_{EXTIpw}$ | EXTI 控制器检测到外部信号的脉冲宽度 | | 10 | | ns |



可在引脚串联磁珠，可有效减小辐射，原理如图所示；通常 FB2 的阻抗值越大，辐射越小，但是磁珠本体部分参数需要兼顾，比如在同样的阻抗特性下，磁珠的 L 值越低越好，另外需要选好磁珠后，需要对磁珠的做个连续运行热测试和抓取下 C3 两端电容上电压过冲情况。若电压过冲较小，则 D1 可去除。R1 和 C3 组成的 RC，一方面减缓 IO 振铃，此外对 FB2 引发的过冲对 IO 进行保护。

**图 2-2 GPIO 防护示意图**




对比测试见图

**图 2-3 GPIO 防护对比图**

| 测试条件 | EMI 测试结果 |
| --- | --- |
| 去除磁珠 FB2 |  |
| 添加磁珠 FB2 |  |



## 2.2 PCB 改善

针对 EMI 的电路设计和 PCB 布局考量与功能性同等重要，尤其是需要一个完整的地；不要轻易分割地平面，高频回流走最低电感路径，地平面开槽会迫使回流，环路面具骤增。

### 2.2.1 信号线处理

经过测试由 IO 引脚产生的振铃，往往伴随在高频段出现问题，由于某些通讯的固定的通讯频率可能回引起在某个固定频率下会出现谐波，往往无法解决辐射过高的问题。因此需要在绘制 PCB 时，需要注意数据与时钟线间需要包地处理，底层有个完整的参考地平面。此外数据走线时应避免过孔从而导致传输路径阻抗不连续产生回流路径。当信号线必须过孔时，需要在信号附近放置地过孔，建议使用多个地过孔，用以减少回流阻抗。


**图 2-4 信号处理对比图**

| | |
|---|---|
| 良好的信号处理 |  |
| 不推荐的信号处理 |  |


如图所示：OUT 为输出引脚，使用连线无过孔，且下层均为完整的参考地平面，走线时，附近使用地过孔用以减少回流阻抗；不推荐的布线，数据时钟线存在过孔，且过孔附近没有地过孔；下方也没有完整参考地平面，且存在信号分支。


对于不同的走线方式使用不同的条件结果间下图：可以清楚看到无法通过测试的均出现 72M 整数倍的辐射问题，原因是原程序使用 SPI 传输，且传输时钟为 18M；因此可以看出 EMI 在整数倍的频率下存在 EMI 辐射超出阈值；且降低 GPIO 口的最高反转速率也无法改善（只消除高频情况干扰）。经过重新布局走线，消除了 EMI 干扰问题。

**图 2-5 GPIO 处理结果对比图**

| 测试条件 | EMI 测试结果 |
|---|---|
| 信号没有包地 GPIO 设置最高速率为 50M |  |


| No. | Frequency | Limit dBuV/m | Reading dBuV | Factor dB/m | Level dBuV/m | Delta dB | Detector | Polar | Height cm | Angle deg |
|---|---|---|---|---|---|---|---|---|---|---|
| !1* | 72.195MHz | 40.00 | 27.41 | 12.6 | 40.01 | 0.01 | PK | Ver | 100.0 | 345.0 |
| !2* | 144.363MHz | 40.00 | 25.89 | 17.1 | 42.99 | 2.99 | PK | Ver | 100.0 | 345.0 |
| !3* | 530.229MHz | 47.00 | 31.12 | 21.7 | 52.82 | 5.82 | PK | Ver | 100.0 | 336.0 |

<table>
<tr>
<td>信号没有包地 GPIO 设置最高速率为 2M</td>
<td>


<table>
<tr><th>No.</th><th>Frequency</th><th>Limit dBuV/m</th><th>Reading dBuV</th><th>Factor dB/m</th><th>Level dBuV/m</th><th>Delta dB</th><th>Detector</th><th>Polar</th><th>Height cm</th><th>Angle deg</th></tr>
<tr><td>1*</td><td>48.042MHz</td><td>40.00</td><td>23.91</td><td>15.4</td><td>39.31</td><td>-0.69</td><td>PK</td><td>Ver</td><td>100.0</td><td>115.0</td></tr>
<tr><td>2*</td><td>72.195MHz</td><td>40.00</td><td>28.99</td><td>12.6</td><td>41.59</td><td>1.59</td><td>PK</td><td>Ver</td><td>100.0</td><td>118.0</td></tr>
<tr><td>3*</td><td>120.307MHz</td><td>40.00</td><td>22.77</td><td>15.8</td><td>38.57</td><td>-1.43</td><td>PK</td><td>Ver</td><td>100.0</td><td>177.0</td></tr>
<tr><td>4*</td><td>144.363MHz</td><td>40.00</td><td>18.26</td><td>17.1</td><td>35.36</td><td>-4.64</td><td>PK</td><td>Ver</td><td>100.0</td><td>2.0</td></tr>
<tr><td>5*</td><td>197.034MHz</td><td>40.00</td><td>22.12</td><td>14.1</td><td>36.22</td><td>-3.78</td><td>PK</td><td>Ver</td><td>100.0</td><td>36.0</td></tr>
</table>
</td>
</tr>
<tr>
<td>信号包地 GPIO 设置最高速率为 2M</td>
<td>  </td>
</tr>
</table>

此外对于板件接口线，应考虑采用多股接地线，采用信号线之间夹载 GND 的方式使用双绞线的方式进行传输，对于接收与输出端口考虑使用添加铜箔纸，与两端参考地大面积连接，用于降低两端输入阻抗差异。

**图 2-6 双绞线示意图**



### 2.2.2 PCB 布板

1）电源信号布线


EMI辐射能量跟电流环路面积的大小呈强相关。在双层PCB上，不可能在板上的每个信号旁边都有连续不间断的接地走线，因为这会产生大的天线环路面积。天线越大，辐射发射就越大，尤其是对于高速信号。

2）退耦电容布局

对MCU 引脚电源处进行防护，磁珠必须选取高频阻抗高的规格，电容选取小封装规格，电容需和MCU 电源和GND 引脚尽可能的近，从而走线尽可能短，若PCB 贴装条件允许，各个电容的接地

引脚可放置盘内孔。


**图 2-7 退耦电容布局对比**

| | |
|---|---|
| 不推荐布局，距离MCU电源和GND 引脚较远且回路阻抗大。 |  |
| 推荐使用布局靠近MCU电源和GND 引脚各个电容的接地引脚可放置过孔。 |  |

3）面板布板


建议使用多层面板布板，使用一面铺地，去耦电容等需多过孔近距离接地。若用铝基板则非常要注意地线处理，避免形成环形天线，可使用铝基层作为地平面，若无法特殊处理，尽量使用跳线电阻等充分接地。PCB返回信号线RX建议需同样串接RC和磁珠。


**图 2-8 信号端处理**




接口板尽量避免和设备端的地之间连接，避免整个系统形成变异偶极子天线。USB 接口的外壳尽量不直接接 GND，并且尽量远离接口板的走线，比如不要在 USB 接口下方铺地等操作。如下图所示，接口板为 USB 延长接口；更改后与外壳 GND 断开；USB 接口下方不做铺地处理。

**图 2-9 接口信号处理**



此外在对差分和高速走线进行布局，在紧邻接地平面层的PCB第1层上保持差分阻抗匹配，此外确保所有时钟和高速信号走线下方具有不间断的参考接地平面，没有间隙或空洞，并且它们布线在第1层上。

## 2.3 软件处理

在对通讯没有精准的时钟要求可以使用展频技术对时钟信号进行持续、微小的调制；如SPI时钟为18M；使用内部时钟时，可以通过持续调节HSI的频率值使得SPI信号在某个区间范围进行变化，可以使能量不再集中某个单一的固定频率点，而是分散在某个频段范围内。使得峰值幅度削低从而有效抑制EMI。

# 历史版本

| 日期 | 版本 | 变更内容 |
| --- | --- | --- |
| 2026/11/06 | V1.0 | 初版发行 |

# 声明

本手册仅供参考。作者在不另行通知的情况下，可随时进行修改。