

说明

片外 FLASH 在芯片内部存储空间不足的情况使用，通常用 SPI 或者 QSP 连接。可以将一些特殊的大块数据存储起来，如图片信息等，再让芯片读取并显示。本文提到的基于现有工具，适配外部 FLASH 下载的方式，一定程度上可以有效提高效率。

适用范围

适用范围	系列
通用 MCU	CH32L103、CH32V203、CH32V205、CH32V006 等

目录

说明	1
目录	2
表格索引	2
图片索引	2
第 1 章 Link 工具实现	1
1. 1 外部 FLASH 下载原理框图	1
第 2 章 操作教程	2
2. 1 外部 FLASH 下载算法工程配置	2
2. 2 Link 外部 FLASH 配置流程	3
第 3 章 下载速度测试	4
3. 1 外部 FLASH 下载速度测试	4
历史版本	5
声明	6

表格索引

下载速度测试结果	4
----------------	---

图片索引

内部 FLASH 下载流程	1
外部 FLASH 下载流程	1
SPI 引脚映射	2
SPI 时钟分频	2
FLASH 指令	2
SPI 片选引脚	2
算法工程配置	3
Memory Type	3
芯片列表	3
算发固件添加	3
下载目标固件添加	3


第1章 Link 工具实现

外部 FLASH 下载，Link 工具实现原理，是在原有 Link 下载模式基础上，将软件上报的文件，通过 SPI/QSPI 硬件模块向外部 FLASH 中传输。

1.1 外部 FLASH 下载原理框图


首先，内部 FLASH 下载流程，参考如图 1-1 所示。单/双线连接后，进行内部 FLASH 算法下载，完成后开始目标文件的数据传输，算法接收数据通过 FLASH 寄存器控制下载并校验，校验通过即流程结束。

图 1-1 内部 FLASH 下载流程



外部 FLASH 下载流程如图 1-2 所示，部分结构有变化，首先是两线连接后的算法不同，算法使能 SPI/QSPI 功能，用于通信外部 FLASH；其次在软件开始文件传输后，因为外部 FLASH 通过 SPI/QSPI 物理连接，所以需要通过外设连接控制数据下载。

图 1-2 外部 FLASH 下载流程



第2章 操作教程

Link 下载外部 FLASH 流程，区别于下载内部 FLASH，主要在于需要添加合适的下载算法，目前支持的芯片，均提供下载算法配置工程，可以根据实际需求，配置 SPI/QSPI 参数。

2.1 外部 FLASH 下载算法工程配置

以 CH32V203 外部 FLASH 下载算法配置工程为例，可修改的配置都通过宏形式，定义在 flash_conf.h 文件中。

选择 SPI 映射引脚，如图 2-1 所示。

图 2-1 SPI 引脚映射

```
#define FLASH_SPI1_REMAP_0    0
#define FLASH_SPI1_REMAP_1    1
#define FLASH_SPI2_REMAP_0    2

#ifndef FLASH_SPI_MODE
#define FLASH_SPI_MODE    FLASH_SPI1_REMAP_0
#endif
```

选择 SPI 速度，如图 2-2 所示

图 2-2 SPI 时钟分频

```
#define FLASH_SPEED_SYSCCLK_DIV2    0
#define FLASH_SPEED_SYSCCLK_DIV4    1
#define FLASH_SPEED_SYSCCLK_DIV8    2
#define FLASH_SPEED_SYSCCLK_DIV16   3
#define FLASH_SPEED_SYSCCLK_DIV32   4
#define FLASH_SPEED_SYSCCLK_DIV64   5
#define FLASH_SPEED_SYSCCLK_DIV128  6
#define FLASH_SPEED_SYSCCLK_DIV256  7

#ifndef FLASH_SPEED_SEL
#define FLASH_SPEED_SEL    FLASH_SPEED_SYSCCLK_DIV2
#endif
```

可以根据 FLASH 芯片支持的指令选择，擦写命令，如图 2-3 所示。

图 2-3 FLASH 指令

```
#define FLASH_ERASE_SECTOR    0
#define FLASH_ERASE_BLOCK    1

#ifndef FLASH_ERASE_SEL
#define FLASH_ERASE_SEL    FLASH_ERASE_BLOCK
#endif
```

SPI 软件片选引脚自定义，如图 2-4 所示。


图 2-4 SPI 片选引脚

```
/* FLASH CS*/
#define FLASH_CS_PORT    GPIOA    //soft cs
#define FLASH_CS_PIN    (GPIO_Pin_4)

#define FLASH_CS_SET    (FLASH_CS_PORT->BSHR = FLASH_CS_PIN)
#define FLASH_CS_CLR    (FLASH_CS_PORT->BCR = FLASH_CS_PIN)
```

工程配置，勾选“Creat algorithm file”，编译后将生成目标算法文件 algorithm.bin，如图 2-5 所示。


图 2-5 算法工程配置



2.2 Link 外部 FLASH 配置流程


首先 Memory Type 选择 External 模式，如图 2-6 所示。

图 2-6 Memory Type




并选择对应的芯片系列，如图 2-7。

图 2-7 芯片列表



添加工程编译的算法工程

图 2-8 算法固件添加



添加下载固件，点击下载校验。

图 2-9 下载目标固件添加



注：若下载校验出错，建议检查算法工程的，配置是否正确，擦除指令是否支持，尝试降低 SPI 频率等

第3章 下载速度测试

3.1 外部 FLASH 下载速度测试

当前支持该功能的芯片，由于两线频率以及 SPI 频率差异，导致实际的外部 FLASH 下载速度有差异。测试 FLASH 芯片为 W25Q16，并通过与 CH347 芯片的 USB 转 SPI 测试下载速度对比。结果如下表所示。

表 1 下载速度测试结果

	SPI 下载速度	QSPI 下载速度
V006	29.15KB/s	-
L103	31.48KB/s	-
V203	53.04KB/s	-
V205	66.56KB/s	72.8KB/s
CH347	120.41KB/s	-

从结果可以看出，当前方案不同芯片的下载速度有差异的，其原因主要表现在两线速度及 SPI 速度，并且两线速度影响占比更大。如 V006 芯片最高主频低，实测整体速度会慢。此外在一些支持单双线的芯片上，双线速度比单线速度有很大提升，所以，使用时优先双线连接。

历史版本

日期	版本	变更内容
2026/7/8	V1.0	初版发行

声明

本手册版权所有为南京沁恒微电子股份有限公司（Copyright © Nanjing Qinheng Microelectronics Co., Ltd. All Rights Reserved），未经南京沁恒微电子股份有限公司书面许可，任何人不得因任何目的、以任何形式（包括但不限于全部或部分地向任何人复制、泄露或散布）不当使用本产品手册中的任何信息。

任何未经允许擅自更改本产品手册中的内容与南京沁恒微电子股份有限公司无关。

南京沁恒微电子股份有限公司所提供的说明文档只作为相关产品的使用参考，不包含任何对特殊使用目的的担保。南京沁恒微电子股份有限公司保留更改和升级本产品手册以及手册中涉及的产品或软件的权利。

参考手册中可能包含少量由于疏忽造成的错误。已发现的会定期勘误，并在再版中更新和避免出现此类错误。