

## 蓝牙芯片的电路及 PCB 设计的重要注意事项

版本：2B

<https://wch.cn>

图 1 图片来源：沁恒微电子官方 CH585 EVT 开发板：

[https://www.wch.cn/downloads/CH585EVT\\_ZIP.html](https://www.wch.cn/downloads/CH585EVT_ZIP.html)

### 1. 天线设计

天线设计注意事项：

1. 天线两边以及背部的净空很重要；
2. PIFA 天线到地的距离很关键，不要变；
3. ANT 馈线需要符合 50 欧阻抗匹配，背面需铺铜，板厚、粗细与 GND 间距都要严格按照参考设计；
4. 建议预留天线  $\pi$  型匹配，默认可 NC&短接，可用于调整射频参数。




图 1. 天线设计注意事项

天线必须要有接地端，不同板厚适用的天线都有差别，我司提供了适用于多种情况的天线模板，例如适用于 1.2mm PCB 板厚的天线：




图 2. 标准 PCB 空间天线

以及满足占用更小 PCB 空间需求的天线：




图 3. 小 PCB 空间天线

FCC 与 ESD 测试预留电路参考：




图 4. FCC 与 ESD 测试预留电路参考原理图

更多天线设计，参考 ANT-F-2. 4G-FR4. PcbDoc 文件

下载地址：<https://www.wch.cn/bbs/thread-97158-1.html>

## 2. 芯片地设计

芯片底部铺铜，打多个过孔到背部公共地，以保证良好的电流回路。

过孔大小适中，兼顾散热和焊接。

如铺铜面积较大，考虑中间留适当空隙再相连，以免焊锡分布不均影响接地。




图 5. 芯片周围地的要求

芯片周围的地尽量完整，与真实的地尽量充分相连。

### 3. 元器件布局及注意事项

外部高速晶振选型：精度需控制在 $\pm 10\text{ppm}$ 内，匹配电容  $12\text{pF}$ ，电阻  $30\Omega$ 。

所有电源的退耦电容以及天线旁边的模拟电容尽量靠近芯片不要经过过孔。外部高速晶振需做包地处理，晶振到芯片的走线平滑且尽可能短，避免干扰。

外部  $32.768\text{K}$  晶振走线以及 PWM 之类有快速电平翻转的走线，需要尽可能远离外部高速晶振，且最好用地隔开。




图 6. 晶振走线及电容摆放要求

上图中两颗退耦电容需靠近引脚放。




图 7. 电源电路设计要求

两层板的电源相关器件（VCC、DCDC 等）和走线背面需要铺完整的地，DCDC 电路周围包地。  
DCDC 的输入输出及续流回路应尽量小，元器件布局需紧凑，以减少辐射和干扰。

#### 4. 布线注意事项

高频翻转应用的 IO 信号，包含 PWM、高速通信总线、键扫、脉冲类控制信号等，在布局时需注意以下几点：

1. 控制走线长度，尽量短。
2. 不拐直角不绕圈，更不可环绕芯片，避免形成天线辐射。
3. 远离天线，且避免与天线平行走线。
4. 远离晶振信号线。
5. 远离芯片电源相关走线和元器件，且避免与电源线平行走线。
6. 远离 DCDC 电路。
7. 如不得不靠近以上元器件或走线，中间应当用地隔离。

高速晶振引脚相邻的引脚，避免用于高频翻转应用，如必须使用，需注意以下要求：

1. 最小化平行走线长度，引出后立即分开。
2. 两线之间用地隔离。




图 8. 高速晶振引脚相邻的引脚布线要求