西安交通大学
XI'AN JIAOTONG UNIVERSITY

《计算机组成与系统结构专题实验》

Experiment on Computer Organization and Architecture

计算机科学与技术学院 实验中心

2026年11月

实验内容

实验二 时序逻辑设计

实验内容：

- 锁存器、触发器的设计与测试
- 寄存器、计数器的设计与测试
- 状态机的设计与测试

实验要求：

- 掌握Vivado与Logisim开发工具的使用，可选用其中一种完成实验；
- 掌握Verilog程序结构和风格，观察分析仿真波形，注重输入输出之间的时序关系；
- 或者在Logisim中完成设计并验证真值表。


西安交通大学 XI'AN JIAOTONG UNIVERSITY


实验内容

实验二 时序逻辑设计 SR锁存器

时序逻辑：输出取决于当前和之前的输入值，具有记忆功能。

锁存器：能够存储一位状态。





情 况	S	R	Q	~Q
IV	0	0	Q_{prev}	$\sim Q_{prev}$
I	0	1	0	1
II	1	0	1	0
III	1	1	0	0

保持当前状态


复位


置位

无意义

实验二 时序逻辑设计 D锁存器

将数据与时间分开考虑：数据输入D控制下一个状态的值，时钟CLK控制状态发生改变的时间，CLK=1时更新状态。





CLK	D	~D	S	R	Q	~Q
0	X	~X	0	0	Q_{prev}	$\sim Q_{prev}$
1	0	1	0	1	0	1
1	1	0	1	0	1	0


保持当前状态


置位

实验二 时序逻辑设计 锁存器

```
module D_latch(Q, QN, D, EN, RST);  //锁存器
    output reg  Q, QN;  //状态信号Q，~Q
    input D;            //激励信号
    input EN, RST;      //使能型号EN，复位信号RST


    //敏感信号EN,RST,D发生变化时触发，电平敏感
    always @(EN, RST, D) begin
        if(RST) begin   //复位优先
        //阻塞赋值语句，顺序执行
            Q = 0;
            QN = 1;
        end
        else if(EN) begin //使能有效，赋值
```







实验二 时序逻辑设计 D触发器

D触发器在时钟上升沿时，将D值复制到Q，在其他时间保持原有的状态。









CLK	D	Q	~Q
-	-	Q_{prev}	$\sim Q_{prev}$
↑	0	0	1
↑	1	1	0


实验内容

实验二 时序逻辑设计 带使能端的触发器

使能端的作用：确定在时钟沿是否载入数据。









实验内容

实验二 时序逻辑设计 带复位功能的触发器

复位功能：将输出复位为0。







选做：

同步复位与异步复位的区别？


如何实现使能+复位？哪个优先级更高？


实验内容

实验二 时序逻辑设计 触发器

```
module D_ff(Q, QN, D, EN, RST, CLK);
    output reg  Q, QN;  //状态信号
    input D;            //激励信号
    input EN, RST, CLK; //使能信号EN，复位信号RST，时钟信号CLK

    //边沿敏感，posedge上升沿，negedge下降沿
    always @ (posedge CLK) begin//复位与CLK同步，同步复位
    //always @ (posedge CLK, posedge RST) begin//复位与CLK无关，异步复位
        if(RST) begin Q <= 1'b0; QN <= 1'b1; end
        else if(EN) begin Q <= D; QN <= ~D;end
    en
endmod
```






西安交通大学 XI'AN JIAOTONG UNIVERSITY

实验内容

实验二 时序逻辑设计 寄存器

N位的寄存器由共享统一时钟的一排N个触发器组成，寄存器的所有位同时被更新。




……


实验内容

实验二 时序逻辑设计 寄存器

```
module register(Q, D, OE, CLK);
    parameter N = 8;        //参数化位宽8
    output reg [N-1:0] Q;   //输出Q
    input [N:1] D;   //输入D
    input OE, CLK;   //三态输出控制OE，时钟信号CLK

    //CLK，OE边沿敏感触发
    always @ (posedge CLK or posedge OE)
        if (OE) Q <= 8'bzzzz_zzzz;   //使能无效，输出高阻态
        else Q <= D;          //存入和读出数据
endmodule
```






实验内容

实验二 时序逻辑设计 移位寄存器

```
module shift_register(S1, S0, D, Dsl, Dsr, Q, CLK, CR);
    parameter N = 4;          //参数化位宽
    input S1, S0;             //控制输入
    input Dsl, Dsr;           //串行输入端
    input CLK, CR;            //时钟及异步清零
    input [N-1:0] D;          //并行置入端
    output [N-1:0] Q;         //寄存器输出
    reg [N-1:0] Q;

    always @ (posedge CLK or posedge CR)
        if(CR) //异步清零
            Q <= 0;
        else
endmodule
```


CLK	~CR	S1 S0	功能	Q值
X	0	X	清零	Q = 0
X	1	00	保持	Q <= Q
↑	1	01	右移	Q[N-1:0] <= {Dsr, Q[N-1:1]}
↑	1	10	左移	Q[N-1:0] <= {Q[N-2:0], Dsl}
↑	1	11	并行输入	Q <= D




实验内容

实验二 时序逻辑设计 移位寄存器

测试Logisim的移位寄存器，掌握各输入/输出信号作用，观察验证时序图。






实验内容

实验二 时序逻辑设计 计数器 N(学号后2位)进制计数器

```
module counter74x161(CEP, CET, PE, CLK, CR, D, TC, Q);
    parameter N = 8;
    parameter M = 16;
    input CEP, CET, PE, CLK, CR;  //控制信号输入
    input [N-1:0] D;              //并行数据输入
    output reg TC;                //进位输出
    output reg [N-1:0] Q;         //数据输出

    wire CE;        //中间变量
    assign CE = CEP & CET;  //CE=1时，计数器计数
    always @(posedge CLK, negedge CR)
        if(~CR) begin Q <= 0; TC = 0;end  //异步清零
        else if(~PE) Q <= D;  //PE=0，同步装入输入数据
        else if(Q
            if(Q
                T
                Q
            end
            else
        end
        else Q <=
endmodule
```


CP	~CR	~PE	CEP CET	功能	Q值
X	1	X	X X	异步清零	Q = 0
↑	0	1	X X	同步输入	Q <= D
↑	0	0	1 1	计数	Q <= Q+1
X	0	0	0 X	保持	Q <= Q
X	0	0	X 0	保持	Q <= Q




实验内容

实验二 时序逻辑设计 计数器 N(学号后2位)进制计数器

测试Logisim的计数器，掌握各输入/输出信号作用，观察验证时序图。实现各自学号后2位进制计数器（回馈清零）。







实验二 时序逻辑设计 状态机

状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。有限状态机简写为FSM（Finite State Machine），主要分为2大类：

第一类，若输出只和状态有关而与输入无关，则称为Moore状态机；



第二类，输出不仅和状态有关而且和输入有关系，则称为Mealy状态机。




实验内容

实验二 时序逻辑设计 状态机

N分频计数器，每循环N个时钟后，产生一个周期的高电平信号。

3分频计数器状态转换图：





```
module FSM_case(input clk,
                input reset,
                output y);
    reg[2:0] state, nextstate;
    //state register
    always @(posedge clk, posedge reset) begin
        if(reset) begin
            state = 3'b001;
            nextstate = 'b010;
        end
        else state = nextstate;
    end
    //next state logic
    always@(posedge clk)
    case(state)
        'b001: nextstate = 'b010;
        'b010: nextstate = 'b100;
        'b100: nextstate = 'b001;
        default: nextstate = 'b001;
     endcase
     //output state
     assign y = (state=='b001);
endmodule
```

西安交通大学 XI'AN JIAOTONG UNIVERSITY


实验内容

实验二 时序逻辑设计 状态机

仿真结果：




仿真结果无法观测出内部状态转换过程，可在左侧Scope窗口展开模块层级结构，将FSM_case模块的内部变量state和nextstate添加至仿真波形窗口：




实验内容

实验二 时序逻辑设计 状态机


通过上侧的调试按钮，先将仿真恢复至0时刻，再执行指定时间：



将state和nextstate调整为2进制显示，便于观察。




新的仿真波形中可以观察到内部状态的转换过程：





实验内容

实验二 时序逻辑设计 状态机

利用D触发器的置位(s)和复位(r)功能，实现独热编码3分频计数器。








实验内容

实验二 时序逻辑设计 状态机

检测2进制数序列(如：时钟边沿取样1001101)中的01子序列，检测到01后输出1。

状态转换图：




```
module FSM_cf(input clk,
                    input reset,
                    input a,
                    output y);
      reg[1:0] state, nextstate;
      //state register
      always @(posedge clk, posedge reset) begin
          if(reset) begin
                state = 2'b00;
                nextstate = 2'b00;
          end
          else state = nextstate;
      end
      //next state logic
      always@(posedge clk)
      case(state)
           'b00: if(a) nextstate = 'b00;
                  else nextstate = 'b01;
           'b01: if(a) nextstate = 'b10;
                  else nextstate = 'b01;
           'b10: if(a) nextstate = 'b00;
                  else nextstate = 'b01;
           default: nextstate = 'b00;
       endcase
       //output state
       assign y = (state=='b10);
endmodule
```

西安交通大学 XI'AN JIAOTONG UNIVERSITY


实验内容


实验二 时序逻辑设计 状态机

当前状态S	输入A	下一状态S'	输出Y
00	0	01	0
00	1	00	0
01	0	01	
01	1	10	
10	0	01	
10	1	00	

$S'=\{S_0A, \sim A\}$

$Y=S_1$





谢谢！

