

SHANDONG UNIVERSITY

密码工程第三次实验报告

姓名: 谢子洋

学院: 网络空间安全学院 (研究院)

专业: 网络空间安全 学号:202100460116

2023年11月28日

目录

1	实验	原理	2
	1.1	SIMON 分组密码	2
	1.2	SIMON 轮函数	2
	1.3	SIMON 密钥生成	3
2	实验	过程	4
	2.1	模块输入输出	4
	2.2	轮函数	4
	2.3	密钥生成	5
		2.3.1 针对硬件实现简化	5
		2.3.2 轮密钥更新	5
	2.4	完整实现	6
3	实验	结果	4
参	考文南	就	9
A	code		9

1 实验原理

1.1 SIMON 分组密码

SIMON 是一种硬件实现友好的轻量化分组密码, 其分组长度和密钥长度灵活多样, 适用范围广.

表 1: SIMON family

block	key	word	key	const	rounds
size 2n	size mn	size n	words m	seq	T
32	64	16	4	z0	32
48	72	24	3	z0	36
	96	4	z1	36	
64	96	32	3	z2	42
	128	4	z 3	44	
96	96	48	2	z2	52
	144	3	z3	54	
128	128	64	2	z2	68
	192	3	z3	69	
	256	4	z4	72	

本文选择 SIMON128/128 进行硬件实现.

1.2 SIMON 轮函数

SIMON 密码的轮函数只存在如下三种组件,逻辑简单,易于硬件实现.

- ⊕, 按位异或.
- &, 按位与.
- *S^j*,循环左移 j bit.




图 1: SIMON 轮函数

算法伪代码如下:

Algorithm 1 RoundFunction

Input:

```
x, y
```

1: **for** $i = 0 \cdots 67$ **do**

- 2: tmp = x.
- 3: $x = y \oplus (Sx \& S^8 x) \oplus S^2 x \oplus k[i].$
- 4: y = tmp.
- 5: end for

1.3 SIMON 密钥生成

SIMON 密钥拓展同样只用到了上述三种组件, 便于硬件实现. 首先将初始向量 IV 加载到寄存器中, 每轮更新寄存器 k_i 和 k_{i+1} , 以寄存器 k_i 中的值作为当前轮的轮密钥.

电路原理图如下:




图 2: SIMON 密钥拓展

其中, 对于 SIMON128/128, 参数 z_i 选择 62bit 长的

算法伪代码如下:

Algorithm 2 KeySchele

Input:

 $k[i], 0 \le i \le 67$

- 1: **for** $i = 2 \cdots 67$ **do**
- 2: $tmp = S^{-3}k[i-1].$
- 3: $tmp = tmp \oplus S^{-1}tmp$.
- 4: $k[i] = k[i-2] \oplus tmp \oplus z_2[(i-2)mod62] \oplus 3.$
- 5: end for

2 实验过程

2.1 模块输入输出

设定模块输入输出. 明文和密钥分别对应输入 plain 和 key. clk 信号控制加密速度, 每当 clk 经过上升沿时进行一次完整的 SIMON 加密. 加密后 128bit 密文输出到 cipehr. 输出 valid 表示是否已完成加密.

2.2 轮函数

设定 128bit 寄存器 state, 用以保存每轮过论函数的结果, 初始值赋为明文, 经 68 次轮函数后值即为密文. 使用逻辑电路表示轮函数, 计算新的 state, 并拆分为两部分 L 和 R. 在每次过轮函数时, 利用一 64bit 临时寄存器更新 state 状态, 更新 68 次后得到最后的密文.




图 3: SIMON 轮函数

```
1 reg [0:127]state;
2 wire[0:63]L;
3 wire[0:63]R;
4 reg [0:63]median;
5 assign R=state[0:63];
6 assign L=({state[1:63],state[0]}
           &{state[8:63],state[0:7]})
           ^({state[2:63],state[0:1]})
           ^(state[64:127])
9
           ^(ki);
11 assign cipher=state;
12 integer i ;
13 always @(posedge clk) begin
           #10;
14
           valid=0;
15
```

```
{ki1,ki}=key;
16
17
            state=plain;
            for (i=0; i<68; i=i+1) begin
                     #10 ;
20
                     median=L;
21
                     state[64:127]=R;
                     state[0:63]=L;
22
23
24
            end
            valid=1;
26 end
```

2.3 密钥生成

2.3.1 针对硬件实现简化

原算法中使用62bit长的常二进制串 z_2 ,在第i轮密钥拓展中使用

$$z_2[(i-2) \bmod 62], \ 2 \le i \le 67.$$

即

$$z_2[0], z_2[1], \dots, z_2[60], z_2[61], z_2[0], z_2[1], z_2[2], z_2[3].$$

为简化设计并减少门电路开销,本文将 62bit 长的 z_2 拓展到 66bit 长,在原 z_2 基础上添加了 z_2 的前 4bit.同时为了程序一般适用性,又添加了 2bit 0 无效数据.

$$z_2 \leftarrow \{z_2, z_2[0:3], 0b00\}$$

设定 68bit 寄存器"z2" 保存该常量.

2.3.2 轮密钥更新

设定 3 个 64bit 长寄存器 ki,ki1 和 ki2_reg, 前两者用来保存当前轮和下一轮的轮密钥, 而 ki2_reg 用以暂存数据更新前两者. 每次执行一轮轮函数更新 state 后, 还需要更新轮密钥 ki 和 ki1. 因此使用逻辑电路提前计算出下下轮的轮密钥, 即 ki2_wire, 在进行一轮时先更新 ki2_reg<=ki2_wire, 再依次更新 ki 和 ki1.




图 4: SIMON 密钥拓展

```
1 reg [0:67]z2=128'b101011111011100000011010010011000/
2
                    1010000100011111110010110110011 1010 00;
3 reg [0:63]ki;
4 reg [0:63]ki1;
5 reg [0:63]ki2_reg;
6 reg zimm;
7 wire[0:63]temp;
8 wire[0:63]ki2_wire;
9 assign temp=({ki1[61:63],ki1[0:60]});
10 assign ki2_wire={temp[63],temp[0:62]}^temp
                  ^(¬ki)
                  ^{{62{1'b0}},2'b11}
12
13
                   ^{{63{1'b0}},zimm};
14 integer i ;
15 always @(posedge clk) begin
           valid=0;
17
           {kil,ki}=key;
          state=plain; #10;
18
           for (i=0; i<68; i=i+1) begin
19
20
                  zimm=z2[i];#10 ;
                  ki2_reg=ki2_wire;
                  ki=ki1;
                  ki1=ki2_reg;
25
          end
          valid=1;
26
27 end
```

2.4 完整实现

对于硬件实现,密钥拓展和轮函数应同步进行,以此节约硬件开销并提高运行效率.

首先定义好所有的连线 (wire 变量) 及其连续赋值, 硬件中连线的传播速度可近似认为无限快, 无需考虑等待.

随后我们只需考虑 always 语句中的过程性赋值, 因为寄存器赋值操作需要一定时间完成, 所以我们需要仔细考虑语句之间的同步问题. 在程序中我们使用时延操作确保硬件时序同步.

每当检测到'clk' 信号的上升沿,always 块内语句开始执行. 首先初始化寄存器 ki,kil 和 state, 将初始向量 IV 和明文 plain 分别赋值到对应寄存器内. 随后执行 for 循环, 每次循环会先执行轮函数更新密文, 再对密钥进行更新. 经过 68 次循环后,state 寄存器中保存的值即为密文, 同时标志信号'valid' 会置为 1 表明加密结束.

综上给出完整代码:

```
8 );
9 // 1. 密钥生成部分
11 reg [0:63]ki;
12 reg [0:63]ki1;
13 reg [0:63]ki2_reg;
14 reg zimm;
15 wire[0:63]temp;
16 wire[0:63]ki2_wire;
17 assign temp=({ki1[61:63],ki1[0:60]});
18 assign ki2_wire={temp[63],temp[0:62]}^temp
19
                 ^(¬ki)
                 ^{{62{1'b0}},2'b11}
20
21
                ^{{63{1'b0}},zimm};
23 // 2. 轮函数部分
24 reg init=1'b0;
25 reg [0:127]state;
26 wire[0:63]L;
27 wire[0:63]R;
28 reg [0:63] median;
29 assign R=state[0:63];
30 assign L=({state[1:63],state[0]}
         &{state[8:63],state[0:7]})
31
          ^({state[2:63],state[0:1]})
32
          ^(state[64:127])
33
         ^(ki);
35 assign cipher=state;
36 // 3. 进行68轮更新
37 integer i ;
38 always @(posedge clk) begin
         // 3.1 初始化
39
          #10;
40
41
         valid=0;
         {ki1,ki}=key;
42
43
          state=plain;
          #10;
44
          for (i=0; i<68; i=i+1) begin
45
                // 3.2 先进行密文更新
                 #10 ;
                median=L;
48
49
                state[64:127]=R;
                 state[0:63]=L;
50
                 // 3.3 再进行密钥更新
51
52
                 zimm=z2[i];#10 ;
53
                 ki2_reg=ki2_wire; #30;
                 ki=ki1;#10 ;
54
55
                ki1=ki2_reg;#20 ;
         end
56
         valid=1;
57
58 end
59 endmodule
```

3 实验结果

己知 SIMON 算法的一对明密文及其加密密钥如下,可用以验证 SIMON 硬件实现的正确性.

表 2: 测试实例

block size 128 key size 128 key 0x0f0e0d0c0b0a09080706050403020100 plaintext 0x63736564207372656c6c657661727420 ciphertext 0x49681b1e1e54fe3f65aa832af84e0bbc

编译并运行 SIMON 模块的 testench, 得到波形图如下所示.




图 5: 波形图

观察硬件实现波形图可知, 当 clk 信号为上升沿时模块开始进行一次完整的 SIMON128/128 加密, 直到 valid 信号变为 1 说明加密结束.



图 6: 波形图

此时查看 cipher 输出的值, 发现为 0x49681b1e1e54fe3f65aa832af84e0bbc, 和理论值相同.

参考文献

[1] R. Beaulieu, S. Treatman-Clark, D. Shors, B. Weeks, J. Smith and L. Wingers, "The SIMON and SPECK lightweight block ciphers," 2015 52nd ACM/EDAC/IEEE Design Automation Conference (DAC), San Francisco, CA, USA, 2015, pp. 1-6, doi: 10.1145/2744769.2747946.

A code

module code.

```
//orgaworl@outlook.com
    module Grain128(
2
                    // 输入时钟
3
    input clk,
    input [0:127] key, // 输入key
    input [0:127] plain, // 输入IV
    output[0:127] cipher,// 输出密钥流
    output reg valid // 密钥流是否有效
    // 1. 密钥生成部分
        reg [0:63]ki;
12
    reg [0:63]ki1;
13
14
    reg [0:63]ki2_reg;
    reg zimm;
16
    wire[0:63]temp;
17
    wire[0:63]ki2_wire;
    assign temp=({ki1[61:63],ki1[0:60]});
18
    assign ki2_wire={temp[63],temp[0:62]}^temp
19
                  ^(¬ki)
20
21
                  ^{{62{1'b0}},2'b11}
22
                  ^{{63{1'b0}},zimm};
23
    // 2. 轮函数部分
24
   reg init=1'b0;
25
26
   reg [0:127]state;
   wire[0:63]L;
   wire[0:63]R;
    reg [0:63]median;
29
    assign R=state[0:63];
    assign L=({state[1:63],state[0]}
31
32
           &{state[8:63],state[0:7]})
33
           ^({state[2:63],state[0:1]})
           ^(state[64:127])
34
35
           ^(ki);
   assign cipher=state;
36
    // 3. 进行68轮更新
    integer i ;
    always @(posedge clk) begin
          // 3.1 初始化
           #10;
41
42
           valid=0;
           {kil,ki}=key;
43
```

```
state=plain;
44
45
            #10;
            for (i=0; i<68; i=i+1) begin
46
                    // 3.2 先进行密文更新
47
                    #10 ;
48
49
                    median=L;
                    state[64:127]=R;
50
                    state[0:63]=L;
51
                    // 3.3 再进行密钥更新
52
53
                    zimm=z2[i];#10;
                    ki2_reg=ki2_wire; #30;
54
                    ki=ki1;#10 ;
55
                    ki1=ki2_reg;#20 ;
56
57
            end
58
            valid=1;
     end
    endmodule
```

testbench code.

```
//orgaworl@outlook.com
    `timescale 1ns / 1ps
2
   `include"SIMON.v"
    module tb_Grain128;
5
    parameter PERIOD = 10;
    req clk
                                              = 0;
6
    reg [0:127] key
                                              = 0;
7
                                              = 0;
    reg [0:127] plain
    wire [0:127] cipher
9
                                             ;
10
    wire valid
                                              ;
11
    Grain128 u_Grain128 (
       .clk
                                ( clk
12
                                                ),
                                ( key [0:127] ),
13
        .key
                                ( plain [0:127] ),
14
        .plain
15
                                (cipher [0:127]),
16
        .cipher
17
        .valid
                                ( valid
18
    ):
    initial begin
19
       $dumpfile("wave.vcd");
20
21
        $dumpvars;
        clk=0;#50
        key=128'h0f0e0d0c0b0a09080706050403020100;
23
        plain=128'h63736564207372656c6c657661727420;
24
        clk=1;
25
        #10000;
26
27
28
        // clk=0;#50
        // key=128'h0f0e0d0c0b0a09080706050403020100;
29
        // plain=128'h63736564207372656c6c657661727420;
30
        // clk=1;#2500;
31
        $finish;
32
33
    end
     endmodule
```